TW201330203A - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TW201330203A
TW201330203A TW101100274A TW101100274A TW201330203A TW 201330203 A TW201330203 A TW 201330203A TW 101100274 A TW101100274 A TW 101100274A TW 101100274 A TW101100274 A TW 101100274A TW 201330203 A TW201330203 A TW 201330203A
Authority
TW
Taiwan
Prior art keywords
substrate
package structure
conductive element
electrical contacts
pads
Prior art date
Application number
TW101100274A
Other languages
English (en)
Other versions
TWI453881B (zh
Inventor
詹前峰
林畯棠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101100274A priority Critical patent/TWI453881B/zh
Priority to CN2012100155802A priority patent/CN103199076A/zh
Publication of TW201330203A publication Critical patent/TW201330203A/zh
Application granted granted Critical
Publication of TWI453881B publication Critical patent/TWI453881B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

一種封裝結構及其製法，該封裝結構係包括第一基板、第二基板與第一導電元件，該第一基板係具有複數第一銲墊，該第二基板係具有複數第二銲墊，該第一導電元件係對應連接各該第二銲墊與各該第一銲墊，且該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度。相較於習知技術，本發明之封裝結構具有自我對準之優點，而能有效對位並接合，俾成為高信賴性之封裝結構。

Description

封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具有高密度的輸入/輸出端之封裝結構及其製法。
隨著半導體晶片的封裝技術愈趨進步，電子產品的尺寸愈趨輕薄短小，及高效能晶片的需求隨之上升，又高效能晶片的輸入/輸出(I/O)端的數量也變得愈來愈多，造成輸入/輸出(I/O)端之間的間距愈來愈小，亦即金屬凸塊也必須隨之縮小，而晶片接合(die bonding)的困難度也愈來愈高。
請參閱第1A、1B與1B’圖，係習知晶片接合之作法的剖視圖，其中，第1B’圖係為第1B圖的另一情況。
如第1A圖所示，提供高效能之第一晶片11與第二晶片12，其表面分別具有複數第一電性接點111與第二電性接點121，且各該第二電性接點121上係形成有金屬凸塊13。
如第1B與1B’圖所示，開始進行晶片接合製程，即以該金屬凸塊13對應接合於該第二電性接點121，但由於該第一電性接點111與第二電性接點121之間的間距狹小，因此即使對位上僅有些許偏差，即有可能形成假銲點或是銲點受到應力集中的影響而斷裂，引起信賴性(reliability)問題，如第1B圖所示；或者，銲點錯位，而造成錯誤的接合結果，如第1B’圖所示。
因此，如何避免上述習知技術中之種種問題，俾解決晶片接合時的對位問題，進而提升封裝結構的信賴性，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝結構，係包括：第一基板，係具有複數第一銲墊；第二基板，係具有複數第二銲墊；以及第一導電元件，係對應連接各該第二銲墊與各該第一銲墊，且該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度。
本發明復提供另一種封裝結構，係包括：第一基板，係具有複數第一銲墊及複數第一電性接點；第二基板，係具有複數第二銲墊及複數第二電性接點；第一導電元件，係對應連接各該第二銲墊與各該第一銲墊；以及第二導電元件，係對應連接各該第一電性接點與各該第二電性接點，其中，該第一導電元件係大於第二導電元件。
本發明復提供一種封裝結構之製法，係包括：提供一具有複數第一銲墊的第一基板與具有複數第二銲墊的第二基板，於各該第二銲墊上具有第一導電元件，且該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度；以及令各該第二銲墊藉由該第一導電元件對應電性連接各該第一銲墊。
本發明復提供另一種封裝結構之製法，係包括：提供一具有複數第一銲墊及第一電性接點的第一基板與具有複數第二銲墊及第二電性接點的第二基板，且於各該第二銲墊上具有第一導電元件，各該第一電性接點或第二電性接點上具有第二導電元件；連接該第一基板與第二基板，僅使該第二銲墊上之第一導電元件接觸該第一銲墊；回銲該第一導電元件，使該第一導電元件連接該第一銲墊，藉由該第一導電元件提供一拉力，使該第一基板與第二基板相對地移動；以及藉由該第二導電元件連接該第一電性接點與第二電性接點，以使該第一基板電性連接至該第二基板。
由上可知，因為本發明係於待接合之兩基板上巧妙設計銲墊與其對應之導電元件，俾使於合理對位偏離範圍內，藉由該導電元件與銲墊的作用力而自動對位與校正位置，減少接合對位之偏移，並增進封裝結構的可靠度，進而可利用低精度的接合機台實現高精度的接合，以減少設備成本的支出。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「平面」、「凸」、「頂」、「凹」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2D圖，係本發明之封裝結構及其製法的剖視圖，其中，第2A’至2D’圖分別係第2A至2D圖的局部俯視圖，第2A”圖係第2A圖之第一基板的俯視圖，第2A-1、2A-2、2A-3與2A-4圖係第2A圖的不同實施態樣。
首先，如第2A與2A’圖所示，提供第一基板21與第二基板22，該第一基板21係具有複數第一銲墊211、複數第一電性接點212及形成於該第一電性接點212上的第二導電元件24，該第二基板22係具有複數第二銲墊221、複數第二電性接點222及形成於該第二銲墊221上之第一導電元件23，且該第一導電元件23的連接該第二銲墊221部份之平面投影寬度D小於該第一銲墊211的平面投影寬度L，且該第一導電元件23之平面投影寬度大於該第二導電元件24之平面投影寬度；其中，該第一導電元件23與第二導電元件24可為銲球，該第一基板21與第二基板22可各別為半導體晶圓、半導體晶片、玻璃基板、矽基板或封裝基板，該第一導電元件23之寬度係較佳大於該第二導電元件24之寬度，該第一導電元件23之熔點係較佳大於或等於該第二導電元件24之熔點。
於本實施例中，該第一導電元件23與第二導電元件24為無鉛銲錫；於其他實施例中，該第一導電元件23可以是無鉛銲錫，該第二導電元件24可以是具有一層無鉛銲錫層與其上之一層銅導電柱之金屬凸塊，且該第二導電元件24之無鉛銲錫層之熔點較佳者係大於或等於第一導電元件23之熔點；接著，進行初步的對位步驟，該第一導電元件23接觸到該第一基板21之第一銲墊211，於此情況下，該第一導電元件23並未經過回銲之步驟，此時當機台之精度較低時，會造成中間之該第二導電元件24無法準確地對準該第二電性接點222，此時該第一基板21與第二基板22並無法完全對齊。
第2A’圖所示係為第2A圖於該第一銲墊211區域的俯視圖，該第一銲墊211上更具有一定位標記2110。於本實施例中，該第一銲墊211為金屬材質，可以為鎳、鎳/金、銅、鋁、錫/銀、錫/鉛、錫/銀/銅等單層或多層金屬合金結構，該第一銲墊211可以是經由電鍍、無電電鍍、濺鍍、印刷或其他相似之方式形成，該定位標記2110為設置於該第一銲墊211中的十字形之缺口，該定位標記2110亦可以是介電層材質或是與該第一銲墊211不同材質之金屬層，以作為該第一基板21與第二基板22接合時之定位使用。另外，如第2A”圖所示，係為該第一基板21的俯視圖，該第一銲墊211係可分佈於該第一基板21的角落處，於本實施例中，該第一銲墊211分別設置該第一基板21之四角落處，以於該第一基板21與第二基板22發生X-Y軸之偏移或角度旋轉偏移時，可以進行後續之自動對位而提供該第一基板21與第二基板22相對位置偏移的回正，且該等第二導電元件24係可矩陣排列於該第一基板21的中心處。於其他實施例中(未圖示)，該第一基板21與第二基板22係為晶圓，具有複數個晶片單元設至於晶片設置區中，而銲墊係設置於晶圓之非晶片設置區。
接著，如第2B至2D與2B’至2D’圖所示，藉由回銲或熱處理以熔化該第一導電元件23，該第一導電元件23逐漸熔融成液體後，並連接至該第一銲墊211時，因該第一導電元件23上與第一銲墊211之潤濕(wetting)而使該第一導電元件23逐漸覆蓋整個該第一銲墊211，如第2C圖所示。之後，如第2D圖所示，該第一導電元件23全部覆蓋於該第一銲墊211，由於該第一導電元件23的內聚力，因而提供一拉力，同時帶動該第一基板21與第二基板22水平相對移動直至對齊彼此，藉由此拉力將原本該第一基板21與第二基板22的X-Y軸偏移或角度旋轉偏移之位置拉回至該第二導電元件24能到達預定接合之位置，且該第一導電元件23的高度因熔化而降低，使得該第二導電元件24對齊並對應連接該第二電性接點222，最終完成兩基板的自對準(self-align)與接合，而成為一封裝結構。
要注意的是，本發明之實施除了第2A圖之態樣外，亦可變換該第一導電元件23與第二導電元件24的位置，如第2A-1圖所示；或者，該第二基板22上可具有複數微機電(MEMS)元件25，如第2A-2圖所示；或者，該第一基板21可形成有複數貫穿通孔210與複數凸部213，令各該第一銲墊211位於各該凸部213之頂面上，且該第一基板21上並設有封蓋該通孔210並電性連接第一基板21的半導體晶片26，且該第二基板22係為透明材質所構成，如第2A-3圖所示；或者，該第一基板21可形成有複數凹部214，以令各該第一銲墊211設置於各該凹部214上，因此在該第一基板21與第二基板22對位後，且該第一導電元件23的高度因熔化而降低，回銲後之該第一基板21與第二基板22間之高度與原先未進行回銲之高度相比，下沉約8%～75%，使得該第二導電元件24對齊並對應連接該第二電性接點222，最終完成兩基板的自對準(self-align)與接合，該凹部結構能增加自對準之準確性以及降低整體封裝結構之體積，如第2A-4圖所示。
此外，第2A’圖所示者係該第一銲墊211與第一導電元件23處的俯視圖，此處顯示該第一銲墊211中復包括一定位標記2110，該定位標記2110係可呈十字形的缺口，但該定位標記2110亦可呈L字形、圓形、矩形或五角形的缺口，如第3A至3D圖所示；又該第二銲墊221係可呈矩形、八角形、圓形或長條膠囊形，如第4A至4D圖所示，當然，該第二銲墊221亦可呈橢圓形(未圖示此情況)。
綜上所述，相較於習知技術，由於本發明係於待接合之兩基板上巧妙設計銲墊與其對應之導電元件，俾使於合理對位偏離範圍內，藉由該導電元件與銲墊的作用力而自動對位與校正位置(進行平移或旋轉)，減少接合對位之偏移，並增進封裝結構的可靠度，進而可利用低精度的接合機台實現高精度的接合，以減少設備成本的支出。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
11．．．第一晶片
111．．．第一電性接點
12．．．第二晶片
121．．．第二電性接點
13．．．金屬凸塊
21．．．第一基板
210．．．通孔
211．．．第一銲墊
2110．．．定位標記
213．．．凸部
214．．．凹部
212．．．第一電性接點
22．．．第二基板
221．．．第二銲墊
222．．．第二電性接點
23．．．第一導電元件
24．．．第二導電元件
25．．．微機電元件
26．．．半導體晶片
D,L．．．平面投影寬度
第1A、1B與1B’圖係習知晶片接合之作法的剖視圖，其中，第1B’圖係為第1B圖的另一情況；
第2A至2D圖係本發明之封裝結構及其製法的剖視圖，其中，第2A’至2D’圖分別係第2A至2D圖的局部俯視圖，第2A”圖係第2A圖之第一基板的俯視圖，第2A-1、2A-2、2A-3與2A-4圖係第2A圖的不同實施態樣；
第3A至3D圖係本發明之封裝結構之第一銲墊的不同實施態樣；以及
第4A至4D圖係本發明之封裝結構之第二銲墊的不同實施態樣。
21．．．第一基板
211．．．第一銲墊
2110．．．定位標記
212．．．第一電性接點
22．．．第二基板
221．．．第二銲墊
222．．．第二電性接點
23．．．第一導電元件
24．．．第二導電元件

Claims (25)

  1. 一種封裝結構，係包括：第一基板，係具有複數第一銲墊；第二基板，係具有複數第二銲墊；以及第一導電元件，係對應連接各該第二銲墊與各該第一銲墊，且該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度。
  2. 一種封裝結構，係包括：第一基板，係具有複數第一銲墊及複數第一電性接點；第二基板，係具有複數第二銲墊及複數第二電性接點；第一導電元件，係對應連接各該第二銲墊與各該第一銲墊；以及第二導電元件，係對應連接各該第一電性接點與各該第二電性接點，其中，該第一導電元件係大於第二導電元件。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該第一基板上並具有複數第一電性接點及形成於該第一電性接點上的第二導電元件，該第二基板上並具有複數第二電性接點，使各該第一電性接點係藉由該第二導電元件對應電性連接各該第二電性接點。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該第一基板上形成有複數第一電性接點，該第二基板上並形成有複數第二電性接點及形成於該第二電性接點上的第二導電元件，使各該第二電性接點係藉由該第二導電元件對應電性連接各該第一電性接點。
  5. 如申請專利範圍第2項所述之封裝結構，其中，該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度。
  6. 如申請專利範圍第1或2項所述之封裝結構，其中，該第一導電元件係為銲塊。
  7. 如申請專利範圍第2、3或4項所述之封裝結構，其中，該第二導電元件係為銲塊。
  8. 如申請專利範圍第1或2項所述之封裝結構，其中，該第一基板係為半導體晶圓、半導體晶片、玻璃基板或封裝基板，且該第二基板係為半導體晶片或封裝基板。
  9. 如申請專利範圍第1或2項所述之封裝結構，其中，該第二銲墊係呈矩形、八角形、圓形、長條膠囊形或橢圓形。
  10. 如申請專利範圍第1或2項所述之封裝結構，其中，該第一銲墊中復包括一定位標記。
  11. 如申請專利範圍第10項所述之封裝結構，其中，該定位標記係呈L字形、圓形、多邊形或十字形的缺口。
  12. 如申請專利範圍第1或2項所述之封裝結構，其中，該第一基板係形成有複數貫穿通孔與複數凸部，令各該第一銲墊位於各該凸部之頂面上，且該第一基板上並設有封蓋該通孔並電性連接第一基板的半導體晶片。
  13. 如申請專利範圍第1或2項所述之封裝結構，其中，該第一基板係形成有複數凹部，以令各該第一銲墊設置於各該凹部上。
  14. 一種封裝結構之製法，係包括：提供一具有複數第一銲墊的第一基板與具有複數第二銲墊的第二基板，於各該第二銲墊上具有第一導電元件，且該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度；以及令各該第二銲墊藉由該第一導電元件對應電性連接各該第一銲墊。
  15. 如申請專利範圍第14項所述之封裝結構之製法，其中，該第一導電元件係為銲球。
  16. 如申請專利範圍第14項所述之封裝結構之製法，其中，該第一基板上並具有複數第一電性接點及形成於該第一電性接點上的第二導電元件，該第二基板上並具有複數第二電性接點，使各該第一電性接點係藉由該第二導電元件對應電性連接各該第二電性接點。
  17. 如申請專利範圍第14項所述之封裝結構之製法，其中，該第一基板上形成有複數第一電性接點，該第二基板上並形成有複數第二電性接點及形成於該第二電性接點上的第二導電元件，使各該第二電性接點係藉由該第二導電元件對應電性連接各該第一電性接點。
  18. 如申請專利範圍第16或17項所述之封裝結構之製法，其中，該第二導電元件係為銲球。
  19. 如申請專利範圍第14項所述之封裝結構之製法，其中，該第二銲墊係呈矩形、八角形、圓形、長條膠囊形或橢圓形。
  20. 如申請專利範圍第14項所述之封裝結構之製法，其中，該第一銲墊中復包括一定位標記。
  21. 如申請專利範圍第20項所述之封裝結構之製法，其中，該定位標記係呈L字形、圓形、多邊形或十字形的缺口。
  22. 一種封裝結構之製法，係包括：提供一具有複數第一銲墊及第一電性接點的第一基板與具有複數第二銲墊及第二電性接點的第二基板，且於各該第二銲墊上具有第一導電元件，各該第一電性接點或第二電性接點上具有第二導電元件；連接該第一基板與第二基板，僅使該第二銲墊上之第一導電元件接觸該第一銲墊；回銲該第一導電元件，使該第一導電元件連接該第一銲墊，藉由該第一導電元件提供一拉力，使該第一基板與第二基板相對地移動；以及藉由該第二導電元件連接該第一電性接點與第二電性接點，以使該第一基板電性連接至該第二基板。
  23. 如申請專利範圍第22項所述之封裝結構之製法，其中，且該第一導電元件的平面投影寬度小於該第一銲墊的平面投影寬度。
  24. 如申請專利範圍第14或22項所述之封裝結構之製法，其中，該第一基板係形成有複數凹部，以令各該第一銲墊設置於各該凹部上。
  25. 如申請專利範圍第22項所述之封裝結構之製法，其中，該第一導電元件之平面投影寬度小於該第二導電元件之平面投影寬度。
TW101100274A 2012-01-04 2012-01-04 封裝結構及其製法 TWI453881B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101100274A TWI453881B (zh) 2012-01-04 2012-01-04 封裝結構及其製法
CN2012100155802A CN103199076A (zh) 2012-01-04 2012-01-18 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100274A TWI453881B (zh) 2012-01-04 2012-01-04 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201330203A true TW201330203A (zh) 2013-07-16
TWI453881B TWI453881B (zh) 2014-09-21

Family

ID=48721528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100274A TWI453881B (zh) 2012-01-04 2012-01-04 封裝結構及其製法

Country Status (2)

Country Link
CN (1) CN103199076A (zh)
TW (1) TWI453881B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113692115A (zh) * 2021-07-09 2021-11-23 平头哥(上海)半导体技术有限公司 封装结构和电子装置
TWI765944B (zh) * 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN115172310B (zh) * 2022-09-05 2022-11-29 江苏长晶浦联功率半导体有限公司 三维立体封装结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
KR0157896B1 (ko) * 1995-09-14 1998-12-01 문정환 반도체 패키지 실장방법
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
CN1221027C (zh) * 2001-05-21 2005-09-28 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN1216418C (zh) * 2001-11-29 2005-08-24 矽品精密工业股份有限公司 可设置无源组件的基板
CN100473259C (zh) * 2004-04-13 2009-03-25 纬创资通股份有限公司 电路板组装方法与结构及用以组装该结构的工装用具
CN101123234B (zh) * 2006-08-11 2010-05-12 日月光半导体制造股份有限公司 封装结构及其制造方法
JP2008124363A (ja) * 2006-11-15 2008-05-29 Nec Electronics Corp 半導体装置
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765944B (zh) * 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
CN113692115A (zh) * 2021-07-09 2021-11-23 平头哥(上海)半导体技术有限公司 封装结构和电子装置

Also Published As

Publication number Publication date
CN103199076A (zh) 2013-07-10
TWI453881B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
JP6408986B2 (ja) Ｂｖａインタポーザ
TW201911508A (zh) 電子封裝件
US9953958B2 (en) Electronic component device
TWI485829B (zh) Lead frame and wafer flip chip package using this lead frame
TW201340267A (zh) 形成於半導體基板上之導電凸塊及其製法
TWI453881B (zh) 封裝結構及其製法
JP2013021058A (ja) 半導体装置の製造方法
JP2011228704A (ja) マクロピンハイブリッド相互接続アレイ及びその製造方法
TW200947644A (en) Electronic carrier board
TW201521164A (zh) 封裝堆疊結構及其製法
TWI549203B (zh) 防止中介導體橋接之半導體封裝件立體堆疊方法
US20120086119A1 (en) Chip stacked structure
TWI585925B (zh) 基板結構
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
TW201739024A (zh) 基板結構
TWI480992B (zh) 維持焊接定位之覆晶封裝構造
JP5187341B2 (ja) 半導体装置の製造方法
TWI760629B (zh) 電子封裝件及其導電基材與製法
TW201108370A (en) Flip-chip package structure and aligning method thereof
JP2011086879A (ja) 半導体フリップチップ構造体
TWI337401B (en) Side surface mounting device of multi-chip stack
TWI609471B (zh) 半導體封裝組合及其製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
KR100309460B1 (ko) 적층형칩사이즈패키지및그제조방법
TWI259565B (en) Wafer level chip scale package structure and method thereof