CN101123234B - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN101123234B
CN101123234B CN 200610109632 CN200610109632A CN101123234B CN 101123234 B CN101123234 B CN 101123234B CN 200610109632 CN200610109632 CN 200610109632 CN 200610109632 A CN200610109632 A CN 200610109632A CN 101123234 B CN101123234 B CN 101123234B
Authority
CN
China
Prior art keywords
projection
substrate
chip
projections
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200610109632
Other languages
English (en)
Other versions
CN101123234A (zh
Inventor
王颂斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610109632 priority Critical patent/CN101123234B/zh
Publication of CN101123234A publication Critical patent/CN101123234A/zh
Application granted granted Critical
Publication of CN101123234B publication Critical patent/CN101123234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

一种封装结构，此封装结构包括一芯片、一基板及一焊料。芯片包括一凸块，设置于芯片的表面上。基板包括了一焊垫及一焊罩层。焊垫对应凸块设置于基板的表面，焊罩层设置于基板的表面。焊罩层具有一开口，开口暴露出焊垫。开口的宽度与凸块直径的比值实质上介于1至1.5之间。焊料设置于开口内，且焊料包覆凸块的周围。焊料、凸块及焊垫相互焊接，用以电性连接芯片及基板。

Description

封装结构及其制造方法
【技术领域】
本发明是有关于一种封装结构，且特别是有关于一种稳固芯片与基板之间的接点的封装结构。
【背景技术】
随着现今电子产品的推陈出新，电子产品的功能也渐趋多样化。就电子产品中封装件的封装技术而言，为了使产品具有较佳的效能、较小的封装体积，倒装芯片(flipchip)封装技术是一般常见的选择。
请同时参照第1图及第2图。第1图示出芯片的下视图，第2图标出传统封装结构的侧视图。在第1图中，芯片100的表面上形成了多个凸块120。在第2图中，封装结构150包括了基板110及上述的芯片100，且芯片100与基板110倒装芯片接合。
请参照第3图，其示出示出第2图的封装结构的局部放大图。封装结构150中的基板110上涂布一焊罩层130。焊罩层130具有一开口132，此开口132内填充了一焊料140。焊料140与凸块120焊接后形成一接点，用以电性连接芯片100及基板110。
然而，芯片100与基板110的热膨胀系数(Coefficientof Thermal Expansion，CTE)并不相同。若芯片100在温度多变化的环境下运作，芯片100上的凸块120会因相异的热膨胀系数而产生热应力集中的现象，导致凸块120与基板110间的接点破坏，而丧失其功能。
如第2图所示，尤其是具有凸块120外密内疏设计的封装结构150，应力更易集中在分布于中央区域的凸块120上，造成凸块120与基板110之间的接点损坏。因此，如何提供一具有稳固的接点的封装结构，实为目前极待解决的重要问题之一。
【发明内容】
有鉴于此，本发明的目的就是在提供一种封装结构，其焊罩层开口的宽度与凸块的直径的比值实质上介于1至1.5之间。此开口能容纳较多的焊料，而焊料可爬升至凸块侧面，并包覆凸块。使得焊料与凸块形成一直筒式结构、一倒角状结构或其它形状的结构。藉此增加凸块与基板之间的结合力，也避免因应力所造成的凸块与基板间的接点破坏，提高了封装结构的寿命。
根据本发明的目的，提出一种封装结构，包括一芯片、一基板、数个焊料.芯片包括了数个第一凸块及数个第二凸块.此些第一凸块分布于芯片的表面的四周区域，此些第二凸块分布于芯片的表面的中央区域，且第一凸块较第二凸块密集.基板包括了数个第一焊垫、数个第二焊垫、一焊罩层.第一焊垫，对应第一凸块设置于基板的表面，第二焊垫对应第二凸块设置于基板的表面.一焊罩层，设置于基板的表面，此焊罩层具有数个第一开口及数个第二开口.第一开口暴露出第一焊垫，第二开口暴露出第二焊垫，且第二开口的宽度与第二凸块的直径的比值实质上介于1至1.5之间.焊料设置于第一开口及第二开口内.焊料、第一凸块及对应的第一焊垫相互焊接.焊料、第二凸块及对应的第二焊垫相互焊接，用以电性连接芯片及基板.
根据本发明另一目的，提出一种封装结构，此封装结构包括一芯片、一基板及一焊料。芯片包括一凸块，设置于芯片的表面上。基板包括了一焊垫及一焊罩层。焊垫对应凸块设置于基板的表面，焊罩层设置于基板的表面，焊罩层具有一开口，开口暴露出焊垫，开口的宽度与凸块直径的比值实质上介于1至1.5之间。焊料设置于开口内，且焊料包覆凸块的周围。焊料、凸块及焊垫相互焊接，用以电性连接芯片及基板。
根据本发明的再一目的，提出一种封装结构的制造方法，包括以下步骤。首先提供一芯片，芯片包括一凸块。接着提供一基板，基板包括一焊垫及一焊罩层，焊垫对应于凸块设置于基板的表面，焊罩层设置于基板的表面，焊罩层具有一开口，开口暴露出焊垫，开口的宽度与凸块的直径的比值实质上介于1至1.5之间。设置一焊料于开口中。然后置放芯片于基板上，凸块对应于开口。接着回流芯片及基板，以焊接凸块、焊料及焊垫。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
【附图说明】
第1图示出芯片的下视图；
第2图标出传统封装结构的侧视图；
第3图标出第2图的封装结构的局部放大图；
第4A图示出乃依照本发明的第一实施例的封装结构侧视图；
第4B图示出第4A图的芯片的下视图；
第5A图示出第4A图的第二凸块的局部放大图；
第5B图示出第5A图的宽度w与直径d的比值为1的示意图；
第6图，示出第4A图的第一开口的宽度与第一凸块的直径的比值为1的示意图；
第7图示出依照本发明的第一实施例的封装结构制造方法的流程图；以及
第8图示出依照本发明的第二实施例的封装结构的侧视图。
【主要组件符号说明】
100、200、300：芯片
150、250、250’、350：封装结构
110：基板
120、320：凸块
220a：第一凸块
220b：第二凸块
130、230：焊罩层
245：凸块下金属层
140、240：焊料
132、332：开口
201：有源表面
211：表面
232a：第一开口
232b：第二开口
242：焊垫
242a：第一焊垫
242b：第二焊垫
252：封胶材料
d：直径
w：宽度
【具体实施方式】
第一实施例
请同时参照第4A图及第4B图。第4A图示出乃依照本发明的第一实施例的封装结构的侧视图。第4B图示出第4A图的芯片的下视图。在第4A图中，封装结构250包括芯片200、基板210及焊料240。芯片200包括数个第一凸块220a及数个第二凸块220b。芯片200更包括数个凸块下金属层(Under Bump Metallurgy，UBM)245，设置于第一凸块220a及第二凸块220b与芯片200的有源表面201之间。其中，第一凸块220a分布于芯片200的有源表面201的四周区域，第二凸块220b分布于芯片200的有源表面201的中央区域，且第一凸块220a较第二凸块220b密集，如第4B图所示。
请参照第4A图，基板210包括数个第一焊垫242a、数个第二焊垫242b及焊罩层230。焊罩层230涂布于基板210的表面211上，此焊罩层230具有第一开口232a、第二开口232b。第一开口232a暴露出第一焊垫242a，第二开口232b暴露出第二焊垫242b。其中第一焊垫242a对应第一凸块220a设置于基板210的表面211，第二焊垫242b对应第二凸块220b设置于基板210的表面211。而第二开口232b的宽度w与第二凸块220b的直径d的比值实质上介于1至1.5之间。在本实施中，宽度w与直径d的比值以1.5为例作说明。另外，焊料240设置于第一开口232a与第二开口232b内，第一凸块220a、对应的第一焊垫242a与焊料240相互焊接，且第二凸块220b、对应的第二焊垫242b与焊料240相互焊接，用以电性连接芯片200及基板210。
此外，封装结构250更包括一封胶材料252，设置于芯片200的有源表面201及基板210的表面211之间，用以包覆相互焊接及电性连接的第一凸块220a、第二凸块220b、第一焊垫242a及第二焊垫242b。焊料240、第一凸块220a及第二凸块220b的材质可以是无铅合金、锡铅合金或高铅合金，焊料240、第一凸块220a及第二凸块220b的材质并非用以限定本发明的技术范围。
请参照第5A图，其示出第4A图的第二凸块的局部放大图。在第5A图中，第二开口232b的宽度w与第二凸块220b的直径d的比值为1.5。因此第二开口232b可填入较多的焊料240，焊料240可爬升至第二凸块220b的侧面，并稳固地包覆第二凸块220b。当第二凸块220b与焊料240焊接后，第二凸块220b与焊料240形成第5A图中的稳固的倒角状结构。
请参照第5B图，其示出第5A图的宽度w与直径d的比值为1的示意图.如第5B图所示，若第二开口232b的宽度w与第二凸块的直径d的比值为1时，焊料240可爬升至第二凸块220b的侧面，稳固地包覆第二凸块220b.在第二凸块220b与焊料240焊接后即形成第5B图中的直筒状结构.不论第二凸块220b与焊料240形成倒角状结构或直筒状结构，均可保护第二凸块220b，且增加第二凸块220b与基板210之间的结合力，使其不易在芯片与基板受热膨胀时，由于两者的热膨胀系数(Coefficient of ThermalExpansion，CTE)不同而造成第二凸块220b与基板210的接点破坏。然而，只要是第二开口232b的宽度w与第二凸块220b的直径d的比值实质上介于1至1.5间的封装件结构，皆具有稳固接点的功效。本实施例的倒角状结构及直筒状结构并非用以局限本发明的技术范围。
请参照第6图，其示出乃第4A图的第一开口的宽度与第一凸块的直径的比值为1的示意图。虽然本实施例以第二开口232b的宽度w与第二凸块220b的直径d的比值为1至1.5为例作说明。然第一开口232a的宽度w与第一凸块220a的直径d的比值亦可以为1至1.5。如第6图所示，另一封装结构250’的第一凸块220a及第二凸块220b的直径分别与第一开口232a及第二开口232b的宽度w的比值皆为1.5。使得第一凸块220a及第二凸块220b分别与焊料240形成倒角状结构。此倒角状结构使得第一凸块220a及第二凸块220b与基板210具有较大的结合力，避免第一凸块220a及第二凸块220b与基板210间的接点破坏。也就是说，此封装结构250’同时具有稳固的第一凸块220a及第二凸块220b与基板210间的接点。
请同时参照第5A图及第7图，第7图示出依照本发明的第一实施例的封装结构制造方法的流程图。首先，于步骤10中，提供一芯片，此芯片包括一凸块。在此以芯片200及第二凸块220b说明。接着，进入步骤20中，提供一基板，此基板包括一焊垫及一焊罩层。在此以基板210、第二焊垫242b及焊罩层230说明。第二焊垫242b对应于第二凸块220b设置于基板210的表面211。而焊罩层230设置于基板210的表面211，焊罩层230具有一第二开口232b，此第二开口232b暴露出上述的第二焊垫242b，且第二开口232b的宽度w与第二凸块220b的直径d的比值实质上介于1至1.5之间。然后，进入步骤30中，设置一焊料于第二开口232b中。在此以焊料240为例。接着于步骤40中，置放芯片200于基板210上，第二凸块220b对应于第二开口232b。然后在步骤50中，回焊芯片200及基板210，以焊接第二凸块220b、焊料240及第二焊垫242b。
第二实施例
请参照第8图，其示出依照本发明的第二实施例的封装结构的侧视图。本实施例的封装结构350与第一实施例的封装结构250不同处在于凸块320分布于芯片300的有源表面201的位置。其余相同的处沿用相同标号，并不再赘述。在本实施例中，芯片300的有源表面201上设置数个凸块320，且数个凸块320的间距实质上相同。芯片300上的凸块320所对应的开口332的宽度w与直径d的比值皆为1.5，且开口332暴露出焊垫242，其对应凸块320设置于基板210的表面211。当焊料240填入开口332中，焊料240可爬升至凸块320的侧面，稳固地包覆凸块320。藉此提高凸块320与基板210间的结合力，也使得凸块320不易有接点破坏的问题。本实施例中的宽度w与直径d的比值虽以1.5为例作说明，然其并非用以限缩本发明的范围。只要是开口332的宽度w与凸块320的直径d的比值介于1至1.5之间即可具有上述的功效。
本发明上述实施例所揭露的封装结构，其焊罩层开口的宽度与凸块的直径的比值实质上介于1至1.5之间.此开口能容纳较多的焊料，而焊料可爬升至凸块侧面，并包覆凸块.使得焊料与凸块形成一直筒式结构、一倒角状结构或其它形状的结构.藉此增加凸块与基板之间的结合力，也避免因应力所造成的凸块与基板间的接点破坏，提高了封装结构的寿命.
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中任何具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求所界定者为准。
说明书附图中的繁体字”习知技艺”应译为：公知技术。

Claims (8)

1.一种封装结构，包括：
一芯片，包括：
多个第一凸块，该多个第一凸块分布于该芯片的表面的四周区域；及
多个第二凸块，该多个第二凸块分布于该芯片的表面的中央区域，该多个第一凸块较该多个第二凸块密集；
一基板，包括：
多个第一焊垫，对应该多个第一凸块设置于该基板的表面；
多个第二焊垫，对应该多个第二凸块设置于该基板的表面；
一焊罩层，设置于该基板的表面，该焊罩层具有多个第一开口及多个第二开口，该多个第一开口暴露出该多个第一焊垫，该第二开口暴露出该多个第二焊垫，该多个第二开口的宽度与该多个第二凸块的直径的比值介于1至1.5之间；以及
多个焊料，设置于该多个第一开口及该多个第二开口内，该多个焊料、该多个第一凸块及对应的该多个第一焊垫相互焊接，该多个焊料、该多个第二凸块及对应的该多个第二焊垫相互焊接，且该多个焊料包覆该多个第二凸块，该多个焊料与该多个第二凸块形成直筒状结构或倒角状结构，用以电性连接该芯片及该基板。
2.如权利要求1所述的封装结构，其中该多个第一开口的宽度与该多个第一凸块的直径的比值介于1至1.5之间，且该多个焊料包覆该多个第一凸块，该多个焊料与该多个第一凸块形成直筒状结构或倒角状结构。
3.如权利要求1所述的封装结构，其中该芯片更具有多个凸块下金属层，设置于该芯片的表面与该多个第一凸块或该多个第二凸块之间。
4.如权利要求2所述的封装结构，其中该多个焊料为无铅合金、锡铅合金或高铅合金。
5.如权利要求1所述的封装结构，其中该多个第一凸块和该多个第二凸块为无铅合金、锡铅合金或高铅合金。
6.一种封装结构，包括：
一芯片，包括：
一凸块，设置于该芯片的表面上；
一基板，包括：
一焊垫，对应该凸块设置于该基板的表面；及
一焊罩层，设置于该基板的表面，该焊罩层具有一开口，该开口暴露出该焊垫，该开口的宽度与该凸块直径的比值介于1至1.5之间；以及
一焊料，设置于该开口内，且该焊料包覆该凸块，该焊料与该凸块形成直筒状结构或倒角状结构，该焊料、该凸块及该焊垫相互焊接，用以电性连接该芯片及该基板。
7.如权利要求6所述的封装结构，其中该芯片更具有一凸块下金属层，设置于该芯片的表面及该凸块之间。
8.一种封装结构的制造方法，包括：
提供一芯片，该芯片包括一凸块；其中，该凸块为一无铅合金、一锡铅合金或一高铅合金；
提供一基板，该基板包括一焊垫及一焊罩层，该焊垫对应于该凸块设置于该基板的表面，该焊罩层设置于该基板的表面，该焊罩层具有一开口，该开口暴露出该焊垫，该开口的宽度与该凸块的直径的比值介于1至1.5之间；
设置一焊料于该开口中；其中该焊料为一无铅合金、一锡铅合金或一高铅合金；
置放该芯片于该基板上，该凸块对应于该开口；以及回流该芯片及该基板，以焊接该凸块、该焊料及该焊垫，使得该焊料包覆该凸块，该焊料与该凸块形成直筒状结构或倒角状结构。
CN 200610109632 2006-08-11 2006-08-11 封装结构及其制造方法 Active CN101123234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610109632 CN101123234B (zh) 2006-08-11 2006-08-11 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610109632 CN101123234B (zh) 2006-08-11 2006-08-11 封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101123234A CN101123234A (zh) 2008-02-13
CN101123234B true CN101123234B (zh) 2010-05-12

Family

ID=39085487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610109632 Active CN101123234B (zh) 2006-08-11 2006-08-11 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101123234B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771015B (zh) * 2008-12-31 2011-10-12 奇景光电股份有限公司 晶片结构以及晶片封装结构
CN102064135B (zh) * 2010-10-21 2015-07-22 日月光半导体制造股份有限公司 具有金属柱的芯片及具有金属柱的芯片的封装结构
TWI453881B (zh) * 2012-01-04 2014-09-21 矽品精密工業股份有限公司 封裝結構及其製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641865A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 覆晶封装体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641865A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 覆晶封装体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-357714A 2000.12.26
JP特开2000-77554A 2000.03.14

Also Published As

Publication number Publication date
CN101123234A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
TWI431701B (zh) 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
TWI508241B (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
TWI395279B (zh) 微凸塊結構
JP2017022408A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US20080251942A1 (en) Semiconductor Device and Manufacturing Method Thereof
TWI639201B (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
JP6282454B2 (ja) 半導体パッケージの製造方法
US8742578B2 (en) Solder volume compensation with C4 process
JP6242231B2 (ja) 半導体装置及びその製造方法
US8637391B2 (en) Flip chip semiconductor assembly with variable volume solder bumps
TWI294151B (en) Wafer structure and method for fabricating the same
CN103917040B (zh) 电路基板、电路基板的制造方法和电子组件
JP3836010B2 (ja) 半導体装置
EP1739739A1 (en) Through wiring board and method for producing the same
CN101123234B (zh) 封装结构及其制造方法
CN107564878B (zh) 凸点增强型封装结构
KR100457029B1 (ko) 랜드 그리드 어레이형 반도체장치 및 그의 실장방법
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
CN206259345U (zh) 环绕密封环的凸点结构
JP2007250999A (ja) 半導体装置の製造方法
US7176580B1 (en) Structures and methods for wire bonding over active, brittle and low K dielectric areas of an IC chip
CN102487049A (zh) 半导体基板及其制法
TWI311791B (en) Wire-bounding method adapted to substrate boards with protective layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant