CN115172310A - 三维立体封装结构及其制作方法 - Google Patents

三维立体封装结构及其制作方法 Download PDF

Info

Publication number
CN115172310A
CN115172310A CN202211075697.XA CN202211075697A CN115172310A CN 115172310 A CN115172310 A CN 115172310A CN 202211075697 A CN202211075697 A CN 202211075697A CN 115172310 A CN115172310 A CN 115172310A
Authority
CN
China
Prior art keywords
layer
metal
package structure
semiconductor package
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211075697.XA
Other languages
English (en)
Other versions
CN115172310B (zh
Inventor
杨国江
高军明
于世珩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Changjing Pulian Power Semiconductor Co ltd
Original Assignee
Jiangsu Changjing Pulian Power Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjing Pulian Power Semiconductor Co ltd filed Critical Jiangsu Changjing Pulian Power Semiconductor Co ltd
Priority to CN202211075697.XA priority Critical patent/CN115172310B/zh
Publication of CN115172310A publication Critical patent/CN115172310A/zh
Application granted granted Critical
Publication of CN115172310B publication Critical patent/CN115172310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的目的是提供准积木堆迭式的三维立体封装结构、半导体封装结构、与三维立体封装结构的制作方法，以解决现有封装的体积利用率低，响应时间长等问题。三维立体封装结构包含：N层，每一层包含至少一个半导体封装结构，该半导体封装结构还包含：基板；多个金属凸块；至少一个微电子元器件装贴至该基板；在该基板之上的填充料层，用于封装包覆该至少一个微电子元器件；在该填充料层之上的多个金属焊垫与多个上表面对位结构，其中上一层的该金属凸块与下一层的该金属焊垫相连接，其中上一层的至少一个该下表面对位结构与该下一层的至少一个该上表面对位结构相连接。

Description

三维立体封装结构及其制作方法
技术领域
本发明属于微电子与半导体领域，涉及三维堆迭的封装结构及其封装方法。
背景技术
传统封装以单面贴装为主，占据了较大的贴装面积。不管有没有引脚，封装的连接处都集中在封装结构的边缘或外侧，不能有效利用封装的整个底部区域与顶部区域。
近来引入了集成电路的三维立体封装，使得芯片可以立体地堆迭起来，增加单位体积内的电路密度。然而，每一层芯片的连接必须以客制化的方式连接，无法如堆迭积木一样将多层芯片组合起来。设计层与层之间的特定链接接口耗费大量时间与制作成本。
发明内容
本发明是为了解决现有技术中的不足而提出的一种三维封装，目的是提供标准积木堆迭式的三维立体封装结构、半导体封装结构、与三维立体封装结构的制作方法，以解决现有封装的体积利用率低，响应时间长等问题。
为了实现上述目的，本发明采用了如下技术方案：
根据本申请的一实施例，提供一种三维立体封装结构，其特征在于，包含：第一层，该第一层包含至少一个第一半导体封装结构，该第一半导体封装结构还包含：第一基板，其中该第一基板之中包含第一互连结构；多个第一金属凸块，分别连接至该第一互连结构所包含的电路；至少一个第一微电子元器件，该至少一个第一微电子元器件装贴至该第一基板，该至少一个第一微电子元器件的电路连接至该第一互连结构所包含的电路；在该第一基板之上的第一填充料层，用于封装包覆该至少一个第一微电子元器件；在该第一填充料层之上的多个第一金属焊垫与多个第一上表面对位结构；以及在该第一填充料层之中的多个第一垂直穿孔与其中的金属，用于连接该多个第一金属焊垫与该第一互连结构所包含的电路；以及第二层，该第二层包含至少一个第二半导体封装结构，该第二半导体封装结构还包含：第二基板，其中该第二基板之中包含第二互连结构与多个第二下表面对位结构；多个第二金属凸块，分别连接至该第二互连结构所包含的电路；至少一个第二微电子元器件，该至少一个第二微电子元器件装贴至该第二基板，该至少一个第二微电子元器件的电路连接至该第二互连结构所包含的电路；在该第二基板之上的第二填充料层，用于封装包覆该至少一个第二微电子元器件；在该第二填充料层之上的多个第二金属焊垫与多个第二上表面对位结构；以及在该第二填充料层之中的多个第二垂直穿孔与其中的金属，用于连接该多个第二金属焊垫与该第二互连结构所包含的电路，其中该第二层的至少一个该第二金属凸块与该第一层的至少一个该第一金属焊垫相连接，其中该第二层的至少一个该第二下表面对位结构与该第一层的至少一个该第一上表面对位结构相连接。
较佳地，为了提供更高的面积利用率与封装密度，所述的三维立体封装结构，其特征在于，还包含：第三层至第N层，其中N为大于或等于3的正整数，其中该第三层至该第N层当中的第i层，包含至少一个该第二半导体封装结构，i为3至N之间的正整数，其中该第i层的至少一个该第二金属凸块与第i-1层的至少一个该第二金属焊垫相连接，其中该第i层的至少一个该第二下表面对位结构与该第i-1层的至少一个该第二上表面对位结构相连接。
较佳地，为了让微电子元器件的电路无须再绕经底下的互连结构才能连接到上方的金属焊垫，至少一个该第一垂直穿孔与其中的金属用于连接该第一金属焊垫与该至少一个第一微电子元器件的上面的电路。
较佳地，为了让微电子元器件的电路无须再绕经底下的互连结构才能连接到上方的金属焊垫，其中至少一个该第二垂直穿孔与其中的金属用于连接该第二金属焊垫与该至少一个第二微电子元器件的上面的电路。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第一金属焊垫的数量等于该多个第一金属凸块的数量。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二金属焊垫的数量等于该多个第二金属凸块的数量。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第一金属焊垫之间的第一金属焊垫距离等于在第二轴相邻的任两个该第一金属焊垫之间的第二金属焊垫距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第一金属凸块之间的第一金属凸块距离等于在第二轴相邻的任两个该第一金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第一金属焊垫之间的第一金属焊垫距离等于在该第一轴相邻的任两个该第一金属凸块之间的第一金属凸块距离。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第二轴相邻的任两个该第一金属焊垫之间的第二金属焊垫距离等于在该第二轴相邻的任两个该第一金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第二金属凸块之间的第一金属凸块距离等于在第二轴相邻的任两个该第二金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第二金属焊垫之间的第一金属焊垫距离等于在该第一轴相邻的任两个该第二金属凸块之间的第一金属凸块距离。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第二轴相邻的任两个该第二金属焊垫之间的第二金属焊垫距离等于在该第二轴相邻的任两个该第二金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个第二金属焊垫的数量不同于该多个第二金属凸块的数量。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该第一上表面对位结构的形状或指向不同。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该第二下表面对位结构的形状或指向不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二上表面对位结构的数量与该多个第二下表面对位结构的数量相同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个第二上表面对位结构的数量与该多个第二下表面对位结构的数量不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第一金属焊垫与该多个第一上表面对位结构具有一对一的对应关系。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二金属焊垫与该多个第二上表面对位结构具有一对一的对应关系。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二金属凸块与该多个第二下表面对位结构具有一对一的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个第二金属焊垫与该多个第二上表面对位结构具有一对多的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个第二金属凸块与该多个第二下表面对位结构具有一对多的对应关系。
较佳地，为了结合上下层，该多个第一上表面对位结构为第一突起结构，该多个第二下表面对位结构为相应于该第一突起结构的第一凹陷结构。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二上表面对位结构为该第一突起结构。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个第二上表面对位结构为不同于该第一突起结构的第二突起结构。
较佳地，为了提供积木式的封装结构堆迭，该第二层的一个该第二半导体封装结构堆迭于该第一层的两个该第一半导体封装结构之上。
较佳地，为了提供积木式的封装结构堆迭，该第i层的一个该第二半导体封装结构堆迭于该第i-1层的两个该第二半导体封装结构之上。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该第二层所包含的两个第二半导体封装结构的厚度不同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该第N层所包含的两个第二半导体封装结构的厚度不同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该第一层的厚度与该第二层的厚度不同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，在该N层当中有两层的厚度不同。
较佳地，为了确保电连接，在互相连接的至少一个该第一金属焊垫与至少一个该第二金属凸块之间具有导电胶。
较佳地，为了确保电连接，在互相连接的第i-1层的至少一个该第二金属焊垫与第i层的至少一个该第二金属凸块之间具有导电胶。
较佳地，为了确保电连接，在多个该第一金属焊垫与该第一填充料层的上表面之间具有多个预留空间，以放置至少一个该第二金属凸块与该导电胶。
较佳地，为了确保电连接，至少一个该第二金属焊垫与该第二填充料层的上表面之间具有预留的空间，以放置至少一个该第二金属凸块与该导电胶。
较佳地，为了确保电连接，该多个第一金属焊垫与该多个第二金属凸块的形状相应。
较佳地，为了确保电连接，该第i-1层所包含的该多个第二金属焊垫与该第i层所包含的该多个第二金属凸块的形状相应。
根据本申请的一实施例，提供一种半导体封装结构，其特征在于，包含：基板，其中该基板之中包含互连结构；该基板之下的多个金属凸块，分别连接至该互连结构所包含的电路；至少一个微电子元器件，该至少一个微电子元器件贴装至该基板，该至少一个微电子元器件的电路连接至该互连结构所包含的电路；在该基板之上的填充料层，用于封装包覆该至少一个微电子元器件；在该填充料层之上的多个金属焊垫与多个上表面对位结构；以及在该填充料层之中的多个垂直穿孔与其中的金属，用于连接该多个金属焊垫与该互连结构所包含的电路。
较佳地，为了结合上下层，该基板还包含多个下表面对位结构。
较佳地，为了让微电子元器件的电路无须再绕经底下的互连结构才能连接到上方的金属焊垫，其中至少一个该垂直穿孔与其中的金属用于连接该金属焊垫与该至少一个微电子元器件的上面的电路。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个金属焊垫的数量等于该多个金属凸块的数量。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该金属焊垫之间的第一金属焊垫距离等于在第二轴相邻的任两个该金属焊垫之间的第二金属焊垫距离，其中该第一轴垂直于该第二轴与该垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该金属凸块之间的第一金属凸块距离等于在第二轴相邻的任两个该金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该金属焊垫之间的第一金属焊垫距离等于在该第一轴相邻的任两个该金属凸块之间的第一金属凸块距离。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第二轴相邻的任两个该金属焊垫之间的第二金属焊垫距离等于在该第二轴相邻的任两个该金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该垂直穿孔。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个金属焊垫的数量不同于该多个金属凸块的数量。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该上表面对位结构的形状或指向不同。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该下表面对位结构的形状或指向不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个上表面对位结构的数量与该多个下表面对位结构的数量相同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个上表面对位结构的数量与该多个下表面对位结构的数量不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个金属焊垫与该多个上表面对位结构具有一对一的对应关系。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个金属凸块与该多个下表面对位结构具有一对一的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个金属焊垫与该多个上表面对位结构具有一对多的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个金属凸块与该多个下表面对位结构具有一对多的对应关系。
较佳地，为了结合上下层，该多个上表面对位结构为突起结构，该多个下表面对位结构为相应于该突起结构的凹陷结构。
较佳地，为了确保电连接，在多个该金属焊垫与该填充料层的上表面之间具有多个预留空间，用以放置另一个该半导体封装结构的该多个金属凸块与导电胶。
根据本申请的一实施例，提供一种三维立体封装结构的制作方法，其特征在于，包含：提供第一层，其中该第一层包含至少一个第一半导体封装结构，其中该至少一个第一半导体封装结构之上具有多个第一金属焊垫与多个第一上表面对位结构，该至少一个第一半导体封装结构之下具有多个第一金属凸块；提供第二层，其中该第二层包含至少一个第二半导体封装结构，其中该至少一个第二半导体封装结构之上具有多个第二金属焊垫与多个第二上表面对位结构，该至少一个第二半导体封装结构之下具有多个第二金属凸块与多个第二下表面对位结构；以及将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之上，其中该第二层的至少一个该第二金属凸块与该第一层的至少一个该第一金属焊垫相连接，其中该第二层的至少一个该第二下表面对位结构与该第一层的至少一个该第一上表面对位结构相连接。
较佳地，为了确保电连接，在将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之前，更包含在该第一金属焊垫所相应的预留空间中放置导电胶。
较佳地，为了逐步测试封装结构以尽早发现问题，在将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之后，更包含对该三维立体封装结构进行测试。
较佳地，为了提供更高的面积利用率与封装密度，该三维立体封装结构的制作方法，其特征在于，更包含：提供第三层至第N层，其中N为大于或等于3的正整数，其中该第三层至该第N层包含至少一个该第二半导体封装结构；以及将该第三层至该第N层当中的每一个第i层所包含的该第二半导体封装结构放置与连接第i-1层的第二半导体封装结构之上，其中i为3至N当中的正整数；其中每一个该第i层的至少一个该第二金属凸块与该第i-1层的至少一个该第二金属焊垫相连接，其中每一个该第i层的至少一个该第二下表面对位结构与该第i-1层的至少一个该第二上表面对位结构相连接。
较佳地，为了逐步测试封装结构以尽早发现问题，其特征在于，在将该每一个第i层所包含的该第二半导体封装结构放置与连接该第i-1层的第二半导体封装结构之后，更包含对该三维立体封装结构进行测试，当测试不通过时，进行报警。
较佳地，为了增进三维立体封装结构的保护，减少后续水气或外界对其影响，该三维立体封装结构的制作方法，其特征在于，更包含：将该三维立体封装结构进行塑封。
较佳地，为了尽早解决问题，当测试异常时，进行快速的进行相关部件的更换动作。
由于采用上述方案，本发明的有益效果为：本申请提供可实现包含多个封装结构的三维堆迭封装结构，提高了封装密度，减少了贴装的面积，降低了贴片难度。由于半导体封装结构的设计规格的一致性，可以实现多类芯片、集成电路或微电子元器件不同组合的三维立体封装结构。结合之后，通过金属与金属键合、回流或回流焊等方式，实现两个以上的半导体封装结构的直接互连互通。最后，还可以通过塑封体将整个三维立体封装结构保护起来，减少后续水气或外界对其影响。
附图说明
图1A至图1G分别为根据本申请一实施例的三维立体封装结构100的剖面示意图。
图2A为根据本申请一实施例的半导体封装结构110的俯视示意图。
图2B为根据本申请一实施例的半导体封装结构110的俯视示意图。
图2C为根据本申请一实施例的半导体封装结构110的仰视示意图。
图2D为根据本申请一实施例的半导体封装结构110的仰视示意图。
图3为根据本申请一实施例的三维立体封装结构300的俯视示意图。
图4为根据本申请一实施例的三维立体封装结构400的俯视示意图。
图5A为根据本申请一实施例的半导体封装结构的金属焊垫与上表面对位结构的俯视示意图。
图5B为根据本申请一实施例的半导体封装结构的金属焊垫与上表面对位结构的俯视示意图。
图5C为根据本申请一实施例的半导体封装结构的金属焊垫与上表面对位结构的俯视示意图。
图6为根据本申请一实施例的半导体封装结构110的一剖面示意图。
图7为根据本申请一实施例的半导体封装结构120的一剖面示意图。
图8为根据本申请一实施例的半导体封装结构的制作方法900的一流程示意图。
图9为根据本申请一实施例的半导体封装结构的制作方法1000的一流程示意图。
图10为根据本申请一实施例的三维立体封装结构的制作方法1100的一流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本创作中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本创作所保护的范围。
本创作之说明书和权利要求以及图式中的术语“第一”“第二”“第三”等（如果存在）系用于区别类似之对象，而不必用于描述特定的顺序或先后次序。应当理解，该等描述之对象在适当情况下可以互换。在本创作之描述中，“复数个”之含义是两个或两个以上，除非另有明确具体地限定。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。图式中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现该等功能实体，或在一个或复数个硬件电路或集成电路中实现该等功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现该等功能实体。
在本创作之描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示之方位或位置关系为基于附图所示之方位或位置关系，仅是为了便于描述本创作和简化描述，而不是指示或暗示所指之装置或组件必须具有特定之方位、以特定之方位构造和操作，是故不能理解为对本创作之限制。
在本创作之描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，亦可以系可拆卸连接，或一体地连接；可以系机械连接，亦可以系电连接或可以相互通讯；可以系直接相连，亦可以藉由中间媒介间接相连，可以系两个组件内部之连通或两个组件之相互作用关系。对于本领域之普通技术人员而言，可以根据具体情况理解前述术语在本创作中之具体含义。
为使本创作之目的、特征和优点能够更加明显易懂，下面结合图式和具体实施方式对本创作作进一步详细之说明。
本创作所欲提供的是一种三维立体封装结构，该三维立体封装结构包含至少两个堆迭层，或包含N个堆迭层。在每一堆迭层当中，至少包含一个半导体封装结构。为了方便说明起见，将最下方的堆迭层称之为第一层。相邻于第一层之上的堆迭层称为第二层。依此类推，第N层位于第N-1层之上，其中N为大于或等于2的正整数。
在一实施例当中，以第i层所属的半导体封装结构而言，其下表面包含有多个第i金属凸块或金属垫，可以形成二维度的第i金属凸块阵列，用于和第i-1层所属的半导体封装结构的电路相连。上述的i可以是2至N-1的正整数。
第i层所属的半导体封装结构的下表面还包含多个第i下表面对位机构，用于和第i-1层所属的半导体封装结构的多个第i-1上表面对位机构彼此结合，用于固定第i层所属的半导体封装结构与相应的第i-1层所属的半导体封装结构，使其不会彼此滑动。本领域普通技术人员可以理解到，由于下方已经没有相应的半导体封装结构，最下方的第一层所属的半导体封装结构的下表面可以不包含多个第一下表面对位机构。
类似地，第i层所属的半导体封装结构的上表面包含多个金属焊垫，可以形成二维度的第i金属焊垫阵列，用于和第i+1层所属的半导体封装结构的第i+1金属凸块阵列相连。在每一个该第i金属焊垫之上，可以具有预留的空间容纳相应的第i+1金属凸块。在一实施例当中，该预留的空间较相应的金属凸块还要稍大。该预留的空间还可以容纳少许的导电胶(例如银胶)或焊料以便连接该金属凸块与金属焊垫。
第i层所属的半导体封装结构的上表面还包含多个第i上表面对位机构，用于和第i+1层所属的半导体封装结构的多个第i+1下表面对位机构彼此结合，用于固定第i层所属的半导体封装结构与相应的第i+1层所属的半封装导体结构，使其不会彼此滑动。
第i层所属的每一个半导体封装结构当中可以包含一或多个微电子元器件。这些微电子元器件可以包含但不限于下列：主动微电子元器件、被动微电子元器件、集成电路等。上述的微电子元器件可以贴装在一基板之上，并且位于一填充料层之内，被该填充料层包封保护。
该基板当中具有一个互连结构。该互连结构用于连接至少一部份的该第i金属凸块阵列、上述的微电子元器件、以及至少一部分的第i金属焊垫阵列。本领域普通技术人员可以理解到，上述的互连结构可以包含多个重布线层(RDL，Re-Distribution Layer)。上述的互连结构可以包含一或多层金属层，每一层金属层皆具有电路。相邻的金属层之间具有绝缘层。互连结构内具有穿过绝缘层的垂直电路，用于连接两个金属层之间的电路。
该填充料层当中可以具有多个垂直穿孔，内有电路用于连接上述的第i金属焊垫与该互连结构当中的电路。此外，上述的垂直穿孔内的电路也可以用于连接上述的第i金属焊垫与微电子元器件的电路接口。
微电子元器件可以具有多个电路接口，利用多种方式之一来连接该互连结构当中的电路。例如元器件具有多个引脚，或具有球格阵列的焊垫，可以焊接到该互连结构当中的焊垫。又例如元器件可以利用金属打线的方式，来连接到该互连结构当中的电路。
本领域普通技术人员可以理解到，在一范例当中，微电子元器件的电路可以直接透过向上的垂直穿孔，连接到第i金属焊垫。在另一范例当中，微电子元器件的电路可以先经过互连结构的电路，再透过向上的垂直穿孔，连接到第i金属焊垫。
在一实施例当中，第i+1层的半导体封装结构的电路，可以依序经由第i金属焊垫、第i层的半导体封装结构的垂直穿孔、第i层的半导体封装结构的互连结构、与第i金属凸块，连接到第i-1层的半导体封装结构的电路。这连续的电路之间并不经过第i层的半导体封装结构内的微电子元器件。
在另一实施例当中，第i+1层的半导体封装结构的电路，可以依序经由第i金属焊垫、第i层的半导体封装结构的垂直穿孔、第i层的半导体封装结构内的微电子元器件、第i层的半导体封装结构的互连结构、与第i金属凸块，连接到第i-1层的半导体封装结构的电路。
在更一实施例当中，第i+1层的半导体封装结构的电路，可以依序经由第i金属焊垫、第i层的半导体封装结构的垂直穿孔、第i层的半导体封装结构的互连结构、第i层的半导体封装结构内的微电子元器件、第i层的半导体封装结构的互连结构、与第i金属凸块，连接到第i-1层的半导体封装结构的电路。
请参考图1A所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。该三维立体封装结构100包含上下两层，下方的第一层具有单一个半导体封装结构110。上方的第二层具有两个半导体封装结构121与122。在未堆迭结合之前，第一层半导体封装结构110与第二层半导体封装结构121的厚度可以是相等的。半导体封装结构121与122的厚度可以是相等的。半导体封装结构121与122分别连接了不同数量的第一金属焊垫。在一范例当中，半导体封装结构110的所有第一金属焊垫均连接到第二层的半导体封装结构121与122。半导体封装结构121与122可以是相邻的。本领域普通技术人员可以理解到，虽然图1A所示的第二层只有两个半导体封装结构121与122，但本申请并不限定每一层的半导体封装结构的数量。
请参考图1B所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。和图1A所示的实施例相比，图1B所示的半导体封装结构123与122并非相邻的。半导体封装结构110的所有第一金属焊垫并未全部连接到第二层的半导体封装结构123与122。半导体封装结构123并未贴齐半导体封装结构110的边界。换言之，第二层的平面投影面积，可以小于第一层的平面投影面积。推广来说，第i+1层的平面投影面积，可以小于第i层的平面投影面积。
请参考图1C所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。和图1A所示的实施例相比，图1C所示的第二层的半导体封装结构124与125的厚度要小于第一层的半导体封装结构110。本领域普通技术人员可以理解到，任两层的半导体封装结构厚度可以是不同的，但同一层的多个半导体封装结构的彼此厚度可以是相同的。
请参考图1D所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。和图1A所示的实施例相比，图1D所示的第二层的半导体封装结构127与122的厚度是不同的。在一实施例当中，最上一层的多个半导体封装结构厚度可以是不同的。在另一实施例当中，当第i+1层的半导体封装结构未堆迭到第i层的某一个半导体封装结构时，该半导体封装结构的厚度可以与第i层的其他半导体封装结构厚度不同。
请参考图1E所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。和图1A所示的实施例相比，图1E所示的第一层包含两个半导体封装结构111与112。第二层的半导体封装结构128同时连接到第一层的两个半导体封装结构111与112。如上所述，第二层的平面投影面积，可以小于第一层的平面投影面积。推广来说，第i+1层的平面投影面积，可以小于第i层的平面投影面积。
请参考图1F所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。和图1E所示的实施例相比，图1F所示的第一层包含两个不相邻的半导体封装结构111与112。第二层的半导体封装结构128同时连接到第一层不相邻的两个半导体封装结构111与112。当上一层的半导体封装结构128的强度够大时，可以出现下方是空隙的情况。
请参考图1G所示，其为根据本申请一实施例的三维立体封装结构100的剖面示意图。和图1A所示的实施例相比，图1G所示的实施例还包含了第三层。第三层包含了三个半导体封装结构131、132与133。如前所述，本领域普通技术人员可以理解到，本申请所包含的三维立体封装结构100可以包含多层结构，可以不只三层。
请参考图2A所示，其为根据本申请一实施例的半导体封装结构110的俯视示意图。该半导体封装结构110的上表面包含多个金属焊垫220与多个上表面对位结构210。如图2A所示，该多个金属焊垫220组成一个二维金属焊垫阵列。图2A的水平轴或称为第一轴，图2A的垂直轴或称为第二轴，第一轴与第二轴彼此垂直。该二维金属焊垫阵列相应于该第一轴与该第二轴，该半导体封装结构110的边缘为矩形，也分别平行于该第一轴与该第二轴。
如图2A所示，每一个该金属焊垫220的面积可以是相同的。该金属焊垫220的形状可以是圆形，也可以是矩形、正方形、菱形或其他的形状。任两个相邻的金属焊垫220在第一轴的第一金属焊垫距离221是相同的。同样地，任两个相邻的金属焊垫220在第二轴的第二金属焊垫距离222是相同的。在一实施例当中，第一金属焊垫距离221与第二金属焊垫距离222通常也是相同的。
如图2A所示，该多个上表面对位结构210也形成一个对位结构阵列。该对位结构阵列相应于该第一轴与该第二轴。任两个相邻的对位结构210在第一轴的第一对位结构距离211是相同的。同样地，任两个相邻的对位结构210在第二轴的第二对位结构距离212是相同的。在一实施例当中，第一对位结构距离211与第二对位结构距离212通常也是相同的。
图2A所示的金属焊垫与对位结构具有一对一的相应关系。第一金属焊垫距离221可以等于第一对位结构距离211。第二金属焊垫距离222可以等于第二对位结构距离212。然而，在其他实施例当中，金属焊垫与对位结构可以具有一对多的相应关系。
请参考图2B所示，其为根据本申请一实施例的半导体封装结构110的俯视示意图。和图2A所示的实施例相比，图2B所示的实施例具有两种对位结构210，在第一轴或第二轴上相邻的对位结构210可以具有不同的形状。本领域普通技术人员可以理解到，尽管图2B使用正方形与三角形来表示不同的对位结构210，但本申请并不限定对位结构210的立体形状，也不限定对位结构210是突起的还是凹陷的，只需要该对位结构210可以与上一层的对位结构结合即可。
请参考图2C所示，其为根据本申请一实施例的半导体封装结构110的仰视示意图。该半导体封装结构110的下表面包含多个金属凸块230，形成一个二维的金属凸块阵列，相应于上述的第一轴与第二轴。在第一轴上任两个相邻的两个金属凸块230间隔皆为第一金属凸块距离231。在第二轴上任两个相邻的两个金属凸块230间隔皆为第二金属凸块距离232。
如图2A与图2C所示，该半导体封装结构110的该金属焊垫阵列与该金属凸块阵列所包含的元素数量是相同的。第一金属凸块距离231等于第一金属焊垫距离221，第二金属凸块距离232等于第二金属焊垫距离222。每一个金属凸块230投影可以对应到一个金属焊垫220。该金属凸块230的形状可以是圆形，也可以是矩形、正方形、菱形或其他的形状。金属凸块230的形状与大小与金属焊垫220相同。
然而，本领域普通技术人员可以理解到，该半导体封装结构110的该金属焊垫阵列与该金属凸块阵列所包含的元素数量可以是不同的。第一金属凸块距离231可以不同于第一金属焊垫距离221，第二金属凸块距离232可以不同于第二金属焊垫距离222。每一个金属凸块230投影可以不对应到一个金属焊垫220。金属凸块230的形状与大小与金属焊垫220不同。
请参考图2D所示，其为根据本申请一实施例的半导体封装结构110的仰视示意图。为了方便说明起见，上表面的金属焊垫220的投影以虚线来表示。如前所述，该半导体封装结构110的该金属焊垫阵列与该金属凸块阵列所包含的元素数量可以是不同的。第一金属凸块距离231可以不同于第一金属焊垫距离221，第二金属凸块距离232可以不同于第二金属焊垫距离222。每一个金属凸块230投影可以不对应到一个金属焊垫220。金属凸块230的形状与大小与金属焊垫220不同。
请参考图3所示，其为根据本申请一实施例的三维立体封装结构300的俯视示意图。该三维立体封装结构300包含两层，第一层包含半导体封装结构110，第二层包含半导体封装结构121与122。如图3所示，半导体封装结构121与122的金属焊垫阵列的规格与半导体封装结构110的金属焊垫阵列的规格是相同的。同样地，半导体封装结构121与122的上表面对位结构阵列的规格与半导体封装结构110的上表面对位结构阵列的规格是相同的。
尽管在图3当中并未示出，半导体封装结构110的金属焊垫阵列的规格与半导体封装结构121与122的金属凸块阵列的规格是相同的。半导体封装结构121与122的上表面对位结构的规格与半导体封装结构110的下表面对位结构的规格是相同的。因此，半导体封装结构121与122才能堆迭在半导体封装结构110之上。
本领域普通技术人员可以理解到，在此提到的金属凸块阵列与金属焊垫阵列的规格，包含了任两个元素在第一轴的距离、在第二轴的距离、以及元素的投影面积的形状与大小。当这三个参数相符时，可以说它们的规格是相同的。在此提到的上表面对位结构的规格与下表面对位结构的规格相符，包含其排列的投影形状与距离相同，以及每个元素能与相对应的元素结合。
当第i+1层的半导体封装结构的金属凸块阵列与下表面对位结构的规格，和第i层的半导体封装结构的金属焊垫阵列与上表面对位结构的规格相符时，第i+1层的半导体封装结构可以堆迭在第i层的半导体封装结构之上。换言之，当第i+1层的下表面规格(金属凸块阵列与下表面对位结构的规格)与第i层的上表面规格(金属焊垫阵列与上表面对位结构的规格)相符时，第i+1层的半导体封装结构可以堆迭在第i层的半导体封装结构之上。但是第i层的半导体封装结构的上表面规格未必与下表面规格相同，例如图2D所示的实施例。
请参考图4所示，其为根据本申请一实施例的三维立体封装结构400的俯视示意图。该三维立体封装结构400包含三层，第一层包含半导体封装结构110，第二层包含半导体封装结构121与122，第三层包含半导体封装结构131。该三维立体封装结构400的第一层与第二层如该三维立体封装结构300。半导体封装结构131堆迭于半导体封装结构121与122之上。
请参考图5A所示，其为根据本申请一实施例的半导体封装结构的金属焊垫与上表面对位结构的俯视示意图。如图5A所示，一个金属焊垫220可以对应到四个上表面对位结构210。四个上表面对位结构210分别位于该金属焊垫220的上下左右等距离处。尽管在图5A当中，这四个上表面对位结构210的投影形状都相同，但在某些实施例中，这四个上表面对位结构210的投影形状或指向可以不同。例如这四个上表面对位结构210可以分别是相同形状的等腰三角形或正三角形，其中一个锐角指向金属焊垫220。在另一例当中，这四个上表面对位结构210可以分别是三角形、矩形、菱形、梯形。
请参考图5B所示，其为根据本申请一实施例的半导体封装结构的金属焊垫与上表面对位结构的俯视示意图。如图5B所示，一个金属焊垫220可以对应到八个上表面对位结构210，分别位于该金属焊垫220的八个方位。
请参考图5C所示，其为根据本申请一实施例的半导体封装结构的金属焊垫与上表面对位结构的俯视示意图。如图5C所示，一个金属焊垫220可以对应到两种上表面对位结构210A与210B。这四个上表面对位结构形成一个正方形，在第一轴相邻的两个上表面对位结构是不同的，在第二轴相邻的两个上表面对位结构是不同的。
本领域普通技术人员可以理解到，尽管图5A至图5C所示的实施例为半导体封装结构的上表面规格的一部分，但也可以对应到半导体封装结构的下表面规格的一部分，只要将金属焊垫220换成为金属凸块230，上表面对位结构换成为下表面对位结构。
请参考图6所示，其为根据本申请一实施例的半导体封装结构110的一剖面示意图。该半导体封装结构110包含基板620，与贴装在基板620之上的三个微电子元器件630、640、与650。该基板620当中具有互连结构，互连结构可以包含多个重布线层。微电子元器件630、640、与650的电路可以透过球格阵列632、金属打线634、与引脚连接到互连结构的电路。在该基板620的下方包含多个金属凸块230。这些金属凸块230也连接到上述的互连结构。
在基板之上包含填充料层660，用于包覆封装该微电子元器件630、640、与650。在填充料层600的上表面包含多个上表面对位结构210，以及多个金属焊垫220和对应的预留空间。填充料层具有一或多个垂直穿孔615，其中具有电路连接上述的金属焊垫220与互连结构的电路。填充料层具有一或多个垂直穿孔616，其中具有电路连接上述的金属焊垫220与微电子元器件650上表面的背部金属接脚。由于微电子元器件630遮挡住上方的金属焊垫220与下方的互连结构的联机，因此某些金属焊垫220并不连接到下方的互连结构。
请参考图7所示，其为根据本申请一实施例的半导体封装结构120的一剖面示意图。和图6所示的实施例不同，图7所示的半导体封装结构120的下表面规格与上表面规格不相符。半导体封装结构120包含了多个下表面对囗结构232。由于这些下表面对位结构232是凹陷的结构，基板620中的互连结构在设计时，可能需要避开这些下表面对位结构232。
请参考图8所示，其为根据本申请一实施例的半导体封装结构的制作方法900的一流程示意图。该半导体封装结构的制作方法900可以用于制作图6所示的半导体封装结构110。该半导体封装结构的制作方法900开始于步骤910。
步骤910：提供具有第一互连结构以及与该第一互连结构相连的多个第一金属凸块的第一基板。该多个第一金属凸块可以参考图6所示的金属凸块230。该第一基板可以为图6所示的基板620。
步骤920：将一或多个微电子元器件贴装到该第一基板，并且将其连接到该第一互连结构的电路。该一或多个微电子元器件可以参考图6所示的微电子元器件630、640和650。
步骤930：在该第一基板上形成第一填充料层，以及该第一填充料层之上的多个第一上表面对位结构。该第一填充料层可以参考图6所示的填充料层660。该多个第一上表面对位结构可以参考图6所示的上表面对位结构210。
步骤940：在该第一填充料层制作多个第一垂直穿孔，以连接该第一互连结构的电路或该微电子元器件，并且在该多个第一垂直穿孔内注入金属，以及在该多个第一穿孔之上形成多个第一金属焊垫与其上预留的空间。该第一金属焊垫可以参考图6所示的金属焊垫220。该多个第一垂直穿孔与金属可以参考图6所示的垂直穿孔615与616。
请参考图9所示，其为根据本申请一实施例的半导体封装结构的制作方法1000的一流程示意图。该半导体封装结构的制作方法1000可以用于制作图7所示的半导体封装结构120。该半导体封装结构的制作方法1000开始于步骤1010。
步骤1010：提供具有第二互连结构以及与该第二互连结构相连的多个第二金属凸块的第二基板。该多个第一金属凸块可以参考图7所示的金属凸块230。该第一基板可以为图7所示的基板620。
步骤1015：在该第二基板的下表面形成多个第二下表面对位结构。该第二下表面对位结构可以为图7所示的下表面对位结构232。
步骤1020：将一或多个微电子元器件贴装到该第二基板，并且将其连接到该第二互连结构的电路。该一或多个微电子元器件可以参考图7所示的微电子元器件740和750。
步骤1030：在该第二基板上形成第二填充料层，以及该第二填充料层之上的多个第二上表面对位结构。该第二填充料层可以参考图7所示的填充料层660。该多个第二上表面对位结构可以参考图7所示的上表面对位结构210。
步骤1040：在该第二填充料层制作多个第二垂直穿孔，以连接该第二互连结构的电路或该微电子元器件，并且在该多个第二垂直穿孔内注入金属，以及在该多个第二穿孔之上形成多个第二金属焊垫与其上预留的空间。该第二金属焊垫可以参考图7所示的金属焊垫220。该多个第一垂直穿孔与金属可以参考图7所示的垂直穿孔615与616。
请参考图10所示，其为根据本申请一实施例的三维立体封装结构的制作方法1100的一流程示意图。该三维立体封装结构的制作方法1100可以用于制作前述的三维立体封装结构，具有N层结构，N为大于或等于2的正整数。该三维立体封装结构的制作方法1100开始于步骤1110。本申请并不限定步骤1110与1120的先后顺序。在事先的初始化步骤当中，可以设定变量i=3，i的限制条件为小于或等于N。
步骤1110：提供第一层，该第一层包含一个以上的第一半导体封装结构。其中该第一半导体封装结构可以是由半导体封装结构的制作方法900所制作出来的产品。
步骤1120：提供第二层，该第二层包含一个以上的第二半导体封装结构。其中该第二半导体封装结构可以是由半导体封装结构的制作方法1000所制作出来的产品。
步骤1130：将该第二层的第二半导体封装结构放置与连接至该第一层的第一半导体封装结构之上。本步骤可以包含在该第一层所属的第一金属焊垫相应的预留空间中放置导电胶，以按压的方式将第二层放置上去。接着，流程可以进到步骤1140或步骤1145。
可选的步骤1140：测试既有的三维立体封装结构，判断是否测试通过。当测试通过时，流程进到步骤1145。当测试不通过时，流程进到步骤1190。
步骤1145：判断是否还有第i层需要堆迭，其中i为小于或等于N的正整数。当需要堆迭第i层时，流程进到步骤1150。否则，流程进到步骤1180。
步骤1150：提供第i层，该第i层包含一个以上的第二半导体封装结构。其中该第二半导体封装结构可以是由半导体封装结构的制作方法1000所制作出来的产品。
步骤1160：将该第i层的第二半导体封装结构放置与连接至该第i-1层的第二半导体封装结构之上。本步骤可以包含在该第i-1层所属的第二金属焊垫相应的预留空间中放置导电胶，以按压的方式将第i层放置上去。接着，流程可以进到步骤1170。
步骤1170：令i=i+1。接着流程回到步骤1140或1145。
可选的步骤1180：将完成的三维立体封装结构整体塑封。
可选的步骤1190：由于测试不通过，本步骤进行相关部件的更换动作。
根据本申请的一实施例，提供一种三维立体封装结构，其特征在于，包含：第一层，该第一层包含至少一个第一半导体封装结构，该第一半导体封装结构还包含：第一基板，其中该第一基板之中包含第一互连结构；多个第一金属凸块，分别连接至该第一互连结构所包含的电路；至少一个第一微电子元器件，该至少一个第一微电子元器件装贴至该第一基板，该至少一个第一微电子元器件的电路连接至该第一互连结构所包含的电路；在该第一基板之上的第一填充料层，用于封装包覆该至少一个第一微电子元器件；在该第一填充料层之上的多个第一金属焊垫与多个第一上表面对位结构；以及在该第一填充料层之中的多个第一垂直穿孔与其中的金属，用于连接该多个第一金属焊垫与该第一互连结构所包含的电路；以及第二层，该第二层包含至少一个第二半导体封装结构，该第二半导体封装结构还包含：第二基板，其中该第二基板之中包含第二互连结构与多个第二下表面对位结构；多个第二金属凸块，分别连接至该第二互连结构所包含的电路；至少一个第二微电子元器件，该至少一个第二微电子元器件装贴至该第二基板，该至少一个第二微电子元器件的电路连接至该第二互连结构所包含的电路；在该第二基板之上的第二填充料层，用于封装包覆该至少一个第二微电子元器件；在该第二填充料层之上的多个第二金属焊垫与多个第二上表面对位结构；以及在该第二填充料层之中的多个第二垂直穿孔与其中的金属，用于连接该多个第二金属焊垫与该第二互连结构所包含的电路，其中该第二层的至少一个该第二金属凸块与该第一层的至少一个该第一金属焊垫相连接，其中该第二层的至少一个该第二下表面对位结构与该第一层的至少一个该第一上表面对位结构相连接。
较佳地，为了提供更高的面积利用率与封装密度，所述的三维立体封装结构，其特征在于，还包含：第三层至第N层，其中N为大于或等于3的正整数，其中该第三层至该第N层当中的第i层，包含至少一个该第二半导体封装结构，i为3至N之间的正整数，其中该第i层的至少一个该第二金属凸块与第i-1层的至少一个该第二金属焊垫相连接，其中该第i层的至少一个该第二下表面对位结构与该第i-1层的至少一个该第二上表面对位结构相连接。
较佳地，为了让微电子元器件的电路无须再绕经底下的互连结构才能连接到上方的金属焊垫，至少一个该第一垂直穿孔与其中的金属用于连接该第一金属焊垫与该至少一个第一微电子元器件的上面的电路。
较佳地，为了让微电子元器件的电路无须再绕经底下的互连结构才能连接到上方的金属焊垫，其中至少一个该第二垂直穿孔与其中的金属用于连接该第二金属焊垫与该至少一个第二微电子元器件的上面的电路。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第一金属焊垫的数量等于该多个第一金属凸块的数量。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二金属焊垫的数量等于该多个第二金属凸块的数量。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第一金属焊垫之间的第一金属焊垫距离等于在第二轴相邻的任两个该第一金属焊垫之间的第二金属焊垫距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第一金属凸块之间的第一金属凸块距离等于在第二轴相邻的任两个该第一金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第一金属焊垫之间的第一金属焊垫距离等于在该第一轴相邻的任两个该第一金属凸块之间的第一金属凸块距离。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第二轴相邻的任两个该第一金属焊垫之间的第二金属焊垫距离等于在该第二轴相邻的任两个该第一金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第二金属凸块之间的第一金属凸块距离等于在第二轴相邻的任两个该第二金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该第二金属焊垫之间的第一金属焊垫距离等于在该第一轴相邻的任两个该第二金属凸块之间的第一金属凸块距离。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第二轴相邻的任两个该第二金属焊垫之间的第二金属焊垫距离等于在该第二轴相邻的任两个该第二金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个第二金属焊垫的数量不同于该多个第二金属凸块的数量。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该第一上表面对位结构的形状或指向不同。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该第二下表面对位结构的形状或指向不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二上表面对位结构的数量与该多个第二下表面对位结构的数量相同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个第二上表面对位结构的数量与该多个第二下表面对位结构的数量不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第一金属焊垫与该多个第一上表面对位结构具有一对一的对应关系。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二金属焊垫与该多个第二上表面对位结构具有一对一的对应关系。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二金属凸块与该多个第二下表面对位结构具有一对一的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个第二金属焊垫与该多个第二上表面对位结构具有一对多的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个第二金属凸块与该多个第二下表面对位结构具有一对多的对应关系。
较佳地，为了结合上下层，该多个第一上表面对位结构为第一突起结构，该多个第二下表面对位结构为相应于该第一突起结构的第一凹陷结构。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个第二上表面对位结构为该第一突起结构。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个第二上表面对位结构为不同于该第一突起结构的第二突起结构。
较佳地，为了提供积木式的封装结构堆迭，该第二层的一个该第二半导体封装结构堆迭于该第一层的两个该第一半导体封装结构之上。
较佳地，为了提供积木式的封装结构堆迭，该第i层的一个该第二半导体封装结构堆迭于该第i-1层的两个该第二半导体封装结构之上。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该第二层所包含的两个第二半导体封装结构的厚度不同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该第N层所包含的两个第二半导体封装结构的厚度不同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该第一层的厚度与该第二层的厚度不同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，在该N层当中有两层的厚度不同。
较佳地，为了确保电连接，在互相连接的至少一个该第一金属焊垫与至少一个该第二金属凸块之间具有导电胶。
较佳地，为了确保电连接，在互相连接的第i-1层的至少一个该第二金属焊垫与第i层的至少一个该第二金属凸块之间具有导电胶。
较佳地，为了确保电连接，在多个该第一金属焊垫与该第一填充料层的上表面之间具有多个预留空间，以放置至少一个该第二金属凸块与该导电胶。
较佳地，为了确保电连接，至少一个该第二金属焊垫与该第二填充料层的上表面之间具有预留的空间，以放置至少一个该第二金属凸块与该导电胶。
较佳地，为了确保电连接，该多个第一金属焊垫与该多个第二金属凸块的形状相应。
较佳地，为了确保电连接，该第i-1层所包含的该多个第二金属焊垫与该第i层所包含的该多个第二金属凸块的形状相应。
根据本申请的一实施例，提供一种半导体封装结构，其特征在于，包含：基板，其中该基板之中包含互连结构；该基板之下的多个金属凸块，分别连接至该互连结构所包含的电路；至少一个微电子元器件，该至少一个微电子元器件贴装至该基板，该至少一个微电子元器件的电路连接至该互连结构所包含的电路；在该基板之上的填充料层，用于封装包覆该至少一个微电子元器件；在该填充料层之上的多个金属焊垫与多个上表面对位结构；以及在该填充料层之中的多个垂直穿孔与其中的金属，用于连接该多个金属焊垫与该互连结构所包含的电路。
较佳地，为了结合上下层，该基板还包含多个下表面对位结构。
较佳地，为了让微电子元器件的电路无须再绕经底下的互连结构才能连接到上方的金属焊垫，其中至少一个该垂直穿孔与其中的金属用于连接该金属焊垫与该至少一个微电子元器件的上面的电路。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个金属焊垫的数量等于该多个金属凸块的数量。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该金属焊垫之间的第一金属焊垫距离等于在第二轴相邻的任两个该金属焊垫之间的第二金属焊垫距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该金属凸块之间的第一金属凸块距离等于在第二轴相邻的任两个该金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第一轴相邻的任两个该金属焊垫之间的第一金属焊垫距离等于在该第一轴相邻的任两个该金属凸块之间的第一金属凸块距离。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，在第二轴相邻的任两个该金属焊垫之间的第二金属焊垫距离等于在该第二轴相邻的任两个该金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该垂直穿孔。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个金属焊垫的数量不同于该多个金属凸块的数量。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该上表面对位结构的形状或指向不同。
较佳地，为了让上下层的结合更为紧固，相邻的任两个该下表面对位结构的形状或指向不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个上表面对位结构的数量与该多个下表面对位结构的数量相同。
较佳地，为了丰富三维立体封装结构与半导体封装结构的设计弹性，该多个上表面对位结构的数量与该多个下表面对位结构的数量不同。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个金属焊垫与该多个上表面对位结构具有一对一的对应关系。
较佳地，为了简化三维立体封装结构与半导体封装结构的设计，该多个金属凸块与该多个下表面对位结构具有一对一的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个金属焊垫与该多个上表面对位结构具有一对多的对应关系。
较佳地，为了让上下层的结合更为紧固，该多个金属凸块与该多个下表面对位结构具有一对多的对应关系。
较佳地，为了结合上下层，该多个上表面对位结构为突起结构，该多个下表面对位结构为相应于该突起结构的凹陷结构。
较佳地，为了确保电连接，在多个该金属焊垫与该填充料层的上表面之间具有多个预留空间，用以放置另一个半导体封装结构的金属凸块与导电胶。
根据本申请的一实施例，提供一种三维立体封装结构的制作方法，其特征在于，包含：提供第一层，其中该第一层包含至少一个第一半导体封装结构，其中该至少一个第一半导体封装结构之上具有多个第一金属焊垫与多个第一上表面对位结构，该至少一个第一半导体封装结构之下具有多个第一金属凸块；提供第二层，其中该第二层包含至少一个第二半导体封装结构，其中该至少一个第二半导体封装结构之上具有多个第二金属焊垫与多个第二上表面对位结构，该至少一个第二半导体封装结构之下具有多个第二金属凸块与多个第二下表面对位结构；以及将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之上，其中该第二层的至少一个该第二金属凸块与该第一层的至少一个该第一金属焊垫相连接，其中该第二层的至少一个该第二下表面对位结构与该第一层的至少一个该第一上表面对位结构相连接。
较佳地，为了确保电连接，在将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之前，更包含在该第一金属焊垫所相应的预留空间中放置导电胶。
较佳地，为了逐步测试封装结构以尽早发现问题，在将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之后，更包含对该三维立体封装结构进行测试，当测试不通过时，进行报警。
较佳地，为了提供更高的面积利用率与封装密度，该三维立体封装结构的制作方法，其特征在于，更包含：提供第三层至第N层，其中该第三层至该第N层包含至少一个该第二半导体封装结构；以及将该第三层至该第N层当中的每一个第i层所包含的该第二半导体封装结构放置与连接第i-1层的第二半导体封装结构之上，其中i为3至N当中的正整数；其中每一个该第i层的至少一个该第二金属凸块与该第i-1层的至少一个该第二金属焊垫相连接，其中每一个该第i层的至少一个该第二下表面对位结构与该第i-1层的至少一个该第二上表面对位结构相连接。
较佳地，为了逐步测试封装结构以尽早发现问题，其特征在于，在将该每一个第i层所包含的该第二半导体封装结构放置与连接该第i-1层的第二半导体封装结构之后，更包含对该三维立体封装结构进行测试。
较佳地，为了增进三维立体封装结构的保护，减少后续水气或外界对其影响，该三维立体封装结构的制作方法，其特征在于，更包含：将该三维立体封装结构进行塑封。
较佳地，为了尽早解决问题，当测试异常时，进行相关部件的更换动作。
本申请提供可实现包含多个封装结构的三维立体封装结构，提高了封装密度，减少了贴装的面积，降低了贴片难度。由于半导体封装结构的设计规格的一致性，可以实现多类芯片、集成电路或微电子元器件不同组合的三维立体封装结构。结合之后，通过金属与金属键合、回流或回流焊等方式，实现两个以上的半导体封装结构的直接互连互通。最后，还可以通过塑封体将整个三维立体封装结构保护起来，减少后续水气或外界对其影响。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (11)

1.一种三维立体封装结构，其特征在于，包含：
第一层，该第一层包含至少一个第一半导体封装结构，该第一半导体封装结构还包含：
第一基板，其中该第一基板之中包含第一互连结构；
多个第一金属凸块，分别连接至该第一互连结构所包含的电路；
至少一个第一微电子元器件，该至少一个第一微电子元器件装贴至该第一基板，该至少一个第一微电子元器件的电路连接至该第一互连结构所包含的电路；
在该第一基板之上的第一填充料层，用于封装包覆该至少一个第一微电子元器件；
在该第一填充料层之上的多个第一金属焊垫与多个第一上表面对位结构；以及
在该第一填充料层之中的多个第一垂直穿孔与其中的金属，用于连接该多个第一金属焊垫与该第一互连结构所包含的电路；以及
第二层，该第二层包含至少一个第二半导体封装结构，该第二半导体封装结构还包含：
第二基板，其中该第二基板之中包含第二互连结构与多个第二下表面对位结构；
多个第二金属凸块，分别连接至该第二互连结构所包含的电路；
至少一个第二微电子元器件，该至少一个第二微电子元器件装贴至该第二基板，该至少一个第二微电子元器件的电路连接至该第二互连结构所包含的电路；
在该第二基板之上的第二填充料层，用于封装包覆该至少一个第二微电子元器件；
在该第二填充料层之上的多个第二金属焊垫与多个第二上表面对位结构；以及
在该第二填充料层之中的多个第二垂直穿孔与其中的金属，用于连接该多个第二金属焊垫与该第二互连结构所包含的电路，
其中该第二层的至少一个该第二金属凸块与该第一层的至少一个该第一金属焊垫相连接，
其中该第二层的至少一个该第二下表面对位结构与该第一层的至少一个该第一上表面对位结构相连接。
2.如权利要求1所述的三维立体封装结构，其特征在于，还包含：
第三层至第N层，其中N为大于或等于3的正整数，其中该第三层至该第N层当中的第i层，包含至少一个该第二半导体封装结构，i为3至N之间的正整数，
其中该第i层的至少一个该第二金属凸块与第i-1层的至少一个该第二金属焊垫相连接，
其中该第i层的至少一个该第二下表面对位结构与该第i-1层的至少一个该第二上表面对位结构相连接。
3.如权利要求1所述的三维立体封装结构，其特征在于，满足下列条件其中之一：
其中至少一个该第一垂直穿孔与其中的金属用于连接该第一金属焊垫与该至少一个第一微电子元器件的上面的电路；
其中至少一个该第二垂直穿孔与其中的金属用于连接该第二金属焊垫与该至少一个第二微电子元器件的上面的电路；
其中该多个第一金属焊垫的数量等于该多个第一金属凸块的数量；
其中该多个第二金属焊垫的数量等于该多个第二金属凸块的数量；
其中在第一轴相邻的任两个该第一金属焊垫之间的第一金属焊垫距离等于在第二轴相邻的任两个该第一金属焊垫之间的第二金属焊垫距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔；
其中在该第一轴相邻的任两个该第一金属凸块之间的第一金属凸块距离等于在该第二轴相邻的任两个该第一金属凸块之间的第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔；
其中在该第一轴相邻的任两个该第一金属焊垫之间的该第一金属焊垫距离等于在该第一轴相邻的任两个该第一金属凸块之间的该第一金属凸块距离，在该第二轴相邻的任两个该第一金属焊垫之间的该第二金属焊垫距离等于在该第二轴相邻的任两个该第一金属凸块之间的该第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔；
其中在该第一轴相邻的任两个该第二金属焊垫之间的该第一金属焊垫距离等于在该第二轴相邻的任两个该第二金属焊垫之间的该第二金属焊垫距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔；
其中在该第一轴相邻的任两个该第二金属凸块之间的该第一金属凸块距离等于在该第二轴相邻的任两个该第二金属凸块之间的该第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔；
其中在该第一轴相邻的任两个该第二金属焊垫之间的该第一金属焊垫距离等于在该第一轴相邻的任两个该第二金属凸块之间的该第一金属凸块距离，在该第二轴相邻的任两个该第二金属焊垫之间的该第二金属焊垫距离等于在该第二轴相邻的任两个该第二金属凸块之间的该第二金属凸块距离，其中该第一轴垂直于该第二轴与该第一垂直穿孔；
其中该多个第二金属焊垫的数量不同于该多个第二金属凸块的数量；
其中相邻的任两个该第一上表面对位结构的形状或指向不同；
其中相邻的任两个该第二下表面对位结构的形状或指向不同；
其中该多个第二上表面对位结构的数量与该多个第二下表面对位结构的数量相同；
其中该多个第二上表面对位结构的数量与该多个第二下表面对位结构的数量不同；
其中该多个第一金属焊垫与该多个第一上表面对位结构具有一对一的对应关系；
其中该多个第二金属焊垫与该多个第二上表面对位结构具有一对一的对应关系；
其中该多个第二金属凸块与该多个第二下表面对位结构具有一对一的对应关系；
其中该多个第二金属焊垫与该多个第二上表面对位结构具有一对多的对应关系；
其中该多个第二金属凸块与该多个第二下表面对位结构具有一对多的对应关系；
其中该多个第一上表面对位结构为第一突起结构，该多个第二下表面对位结构为相应于该第一突起结构的第一凹陷结构，该多个第二上表面对位结构为该第一突起结构，该多个第二上表面对位结构为不同于该第一突起结构的第二突起结构；
其中该第二层的一个该第二半导体封装结构堆迭于该第一层的两个该第一半导体封装结构之上；
其中该第二层所包含的两个该第二半导体封装结构的厚度不同；
其中该第一层的厚度与该第二层的厚度不同；
其中在互相连接的至少一个该第一金属焊垫与至少一个该第二金属凸块之间具有导电胶，在多个该第一金属焊垫与该第一填充料层的上表面之间具有多个预留空间，以放置至少一个该第二金属凸块与该导电胶；以及
其中该多个第一金属焊垫与该多个第二金属凸块的形状相应。
4.如权利要求2所述的三维立体封装结构，其特征在于，满足下列条件其中之一：
其中该第i层的一个该第二半导体封装结构堆迭于该第i-1层的两个该第二半导体封装结构之上；
其中该第N层所包含的两个该第二半导体封装结构的厚度不同；
其中在该N层当中有两层的厚度不同；
其中在互相连接的该第i-1层的至少一个该第二金属焊垫与该第i层的至少一个该第二金属凸块之间具有导电胶，至少一个该第二金属焊垫与该第二填充料层的上表面之间具有预留的空间，以放置至少一个该第二金属凸块与该导电胶；以及
其中该第i-1层所包含的该多个第二金属焊垫与该第i层所包含的该多个第二金属凸块的形状相应。
5.一种三维立体封装结构的制作方法，其特征在于，包含：
提供第一层，其中该第一层包含至少一个第一半导体封装结构，其中该至少一个第一半导体封装结构之上具有多个第一金属焊垫与多个第一上表面对位结构，该至少一个第一半导体封装结构之下具有多个第一金属凸块；
提供第二层，其中该第二层包含至少一个第二半导体封装结构，其中该至少一个第二半导体封装结构之上具有多个第二金属焊垫与多个第二上表面对位结构，该至少一个第二半导体封装结构之下具有多个第二金属凸块与多个第二下表面对位结构；以及
将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之上，
其中该第二层的至少一个该第二金属凸块与该第一层的至少一个该第一金属焊垫相连接，
其中该第二层的至少一个该第二下表面对位结构与该第一层的至少一个该第一上表面对位结构相连接。
6.如权利要求5所述的三维立体封装结构的制作方法，其特征在于，在将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之前，更包含在该第一金属焊垫所相应的预留空间中放置导电胶。
7.如权利要求5所述的三维立体封装结构的制作方法，其特征在于，在将该第二层所包含的该第二半导体封装结构放置与连接该第一层的该第一半导体封装结构之后，更包含对该三维立体封装结构进行测试。
8.如权利要求5所述的三维立体封装结构的制作方法，其特征在于，更包含：
提供第三层至第N层，其中N为大于或等于3的正整数，其中该第三层至该第N层包含至少一个该第二半导体封装结构；以及
将该第三层至该第N层当中的每一个第i层所包含的该第二半导体封装结构放置与连接第i-1层的该第二半导体封装结构之上，其中i为3至N当中的正整数；
其中每一个该第i层的至少一个该第二金属凸块与该第i-1层的至少一个该第二金属焊垫相连接，
其中每一个该第i层的至少一个该第二下表面对位结构与该第i-1层的至少一个该第二上表面对位结构相连接。
9.如权利要求8所述的三维立体封装结构的制作方法，其特征在于，在将该每一个第i层所包含的该第二半导体封装结构放置与连接该第i-1层的该第二半导体封装结构之后，更包含对该三维立体封装结构进行测试。
10.如权利要求5或8所述的三维立体封装结构的制作方法，其特征在于，更包含将该三维立体封装结构进行塑封。
11.如权利要求7或9所述的三维立体封装结构的制作方法，其特征在于，当测试异常时，进行相关部件的更换动作。
CN202211075697.XA 2022-09-05 2022-09-05 三维立体封装结构及其制作方法 Active CN115172310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211075697.XA CN115172310B (zh) 2022-09-05 2022-09-05 三维立体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211075697.XA CN115172310B (zh) 2022-09-05 2022-09-05 三维立体封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115172310A true CN115172310A (zh) 2022-10-11
CN115172310B CN115172310B (zh) 2022-11-29

Family

ID=83481409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211075697.XA Active CN115172310B (zh) 2022-09-05 2022-09-05 三维立体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115172310B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020196440A1 (en) * 2000-12-14 2002-12-26 Steinberg Dan A. Structure for aligning chips in stacked arrangement
US20060071316A1 (en) * 2004-09-24 2006-04-06 Emory Garth Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
TW200917456A (en) * 2007-10-15 2009-04-16 Powertech Technology Inc Assembly including plural chips stacked as building blocks
TW201123322A (en) * 2009-12-18 2011-07-01 Univ Nat Pingtung Sci & Tech Sealing package method for stacked semiconductor package using solder ball aligning
JP2012114349A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 半導体装置
CN103199076A (zh) * 2012-01-04 2013-07-10 矽品精密工业股份有限公司 封装结构及其制法
CN104576579A (zh) * 2015-01-27 2015-04-29 江阴长电先进封装有限公司 一种三维叠层封装结构及其封装方法
JP2016143875A (ja) * 2015-02-05 2016-08-08 旭化成株式会社 位置合わせ方法、インプリント方法、及びインプリント装置
CN112117258A (zh) * 2020-10-14 2020-12-22 立讯电子科技（昆山）有限公司 一种芯片封装结构及其封装方法
CN113299565A (zh) * 2021-07-28 2021-08-24 江苏长晶浦联功率半导体有限公司 一种芯片封装方法和芯片封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020196440A1 (en) * 2000-12-14 2002-12-26 Steinberg Dan A. Structure for aligning chips in stacked arrangement
US20060071316A1 (en) * 2004-09-24 2006-04-06 Emory Garth Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
TW200917456A (en) * 2007-10-15 2009-04-16 Powertech Technology Inc Assembly including plural chips stacked as building blocks
TW201123322A (en) * 2009-12-18 2011-07-01 Univ Nat Pingtung Sci & Tech Sealing package method for stacked semiconductor package using solder ball aligning
JP2012114349A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 半導体装置
CN103199076A (zh) * 2012-01-04 2013-07-10 矽品精密工业股份有限公司 封装结构及其制法
CN104576579A (zh) * 2015-01-27 2015-04-29 江阴长电先进封装有限公司 一种三维叠层封装结构及其封装方法
JP2016143875A (ja) * 2015-02-05 2016-08-08 旭化成株式会社 位置合わせ方法、インプリント方法、及びインプリント装置
CN112117258A (zh) * 2020-10-14 2020-12-22 立讯电子科技（昆山）有限公司 一种芯片封装结构及其封装方法
CN113299565A (zh) * 2021-07-28 2021-08-24 江苏长晶浦联功率半导体有限公司 一种芯片封装方法和芯片封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
肖卫平等: "应用于三维集成的晶圆级键合技术", 《微电子学》 *

Also Published As

Publication number Publication date
CN115172310B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
US8253229B2 (en) Semiconductor package and stacked layer type semiconductor package
KR101501739B1 (ko) 반도체 패키지 제조 방법
KR102534732B1 (ko) 반도체 패키지
KR102167599B1 (ko) 칩 스택 임베디드 패키지
US7528474B2 (en) Stacked semiconductor package assembly having hollowed substrate
TWI495082B (zh) 多層半導體封裝
KR101904409B1 (ko) 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법
US20080176358A1 (en) Fabrication method of multichip stacking structure
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
TWI602269B (zh) 柱頂互連之封裝堆疊方法與構造
TWI404190B (zh) 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組
TWI553790B (zh) 具有位置反向的微電子單元及封裝
CN216435891U (zh) 芯片立体封装结构及其中介板、载板
KR20210029447A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
US7119429B2 (en) 3-D stackable semiconductor package
US20070164446A1 (en) Integrated circuit having second substrate to facilitate core power and ground distribution
WO2024082644A1 (zh) 半导体互连结构的制备方法
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same
CN115172310B (zh) 三维立体封装结构及其制作方法
TWI685944B (zh) 三維直通矽晶貫孔結構
CN110444527A (zh) 一种芯片封装结构、装置及方法
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
WO2022134439A1 (zh) 具有电感器件的封装结构及其制造方法
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant