KR970018435A - 반도체 패키지 실장방법 - Google Patents

반도체 패키지 실장방법 Download PDF

Info

Publication number
KR970018435A
KR970018435A KR1019950030138A KR19950030138A KR970018435A KR 970018435 A KR970018435 A KR 970018435A KR 1019950030138 A KR1019950030138 A KR 1019950030138A KR 19950030138 A KR19950030138 A KR 19950030138A KR 970018435 A KR970018435 A KR 970018435A
Authority
KR
South Korea
Prior art keywords
pcb
solder
semiconductor package
solder balls
pads
Prior art date
Application number
KR1019950030138A
Other languages
English (en)
Other versions
KR0157896B1 (ko
Inventor
김영곤
김영선
차기본
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950030138A priority Critical patent/KR0157896B1/ko
Publication of KR970018435A publication Critical patent/KR970018435A/ko
Application granted granted Critical
Publication of KR0157896B1 publication Critical patent/KR0157896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지 실장방법에 관한 것으로, 종래에는 패키질 피시비 기판에 실장시 1차 리플로우만을 실시함으로써 솔도볼과 피시비 기판상의 패드가 접촉이 안되는 오픈(OPEN) 불량이 수개 발생하는 문제점이 있었다.
본 발명의 반도체 패키지 실장방법은 용융점이 서로 다른 솔더(12a)와 솔더볼(14)을 채용하고, 패키지 실장시 2차 리플로우를 실시함으로써 솔더볼(14)과 피시비 기판(15)의 패드(16)가 접촉이 불량하여 발생하는 오픈(open)불량을 방지하여, 그로인한 재작업 비용을 절감하는 효과가 있는 것이다.

Description

반도체 패키지 실장방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 비지에이 패키지의 구조를 보인 개략구성도,
제4도는 본 발명 비지에이 패키지가 피시비 기판에 실장된 상태를 보인 종단면도.

Claims (1)

  1. 반도체 패키지의 서브스트레이트 하면에 설치된 다수개의 패드에 솔더를 각각 형성시키는 단계와, 상기 다수개의 솔더에 그 솔더 보다 융점이 낮은 솔더볼을 각각 부착시키는 단계와, 상기 서브스트레이트의 하면 모서리 부분에 상기 솔더볼과 융점이 갖거나 혹은 낮은 접착부재를 각각 설치하는 단계와, 상기 솔더볼과 접착부재를 솔더볼의 용융온도에서 1차 리플로우를 실시하여 패드와 서브스트레이트 하면에 각각 부착시키는 단계와, 상기 솔더볼과 접착부재를 각각 피시비 기판의 패드와 피시비기판의 상면에 정렬하는 단계와, 상기 솔더의 용융온도에서 2차 리플로우를 실시하여 접착부재와 솔더볼을 피시비 기판의 상면과 패드에 각각 부착하고 오픈된 솔더볼은 용융된 솔더로 패드와 접촉시키는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 패키지 실장방법
KR1019950030138A 1995-09-14 1995-09-14 반도체 패키지 실장방법 KR0157896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030138A KR0157896B1 (ko) 1995-09-14 1995-09-14 반도체 패키지 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030138A KR0157896B1 (ko) 1995-09-14 1995-09-14 반도체 패키지 실장방법

Publications (2)

Publication Number Publication Date
KR970018435A true KR970018435A (ko) 1997-04-30
KR0157896B1 KR0157896B1 (ko) 1998-12-01

Family

ID=19426882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030138A KR0157896B1 (ko) 1995-09-14 1995-09-14 반도체 패키지 실장방법

Country Status (1)

Country Link
KR (1) KR0157896B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690245B1 (ko) * 2005-04-06 2007-03-12 삼성전자주식회사 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453881B (zh) * 2012-01-04 2014-09-21 矽品精密工業股份有限公司 封裝結構及其製法
KR102395212B1 (ko) * 2015-01-22 2022-05-09 엘지디스플레이 주식회사 반도체 칩 패키지 및 이를 이용한 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690245B1 (ko) * 2005-04-06 2007-03-12 삼성전자주식회사 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법

Also Published As

Publication number Publication date
KR0157896B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
US6541857B2 (en) Method of forming BGA interconnections having mixed solder profiles
KR940022765A (ko) 반도체 장치의 상호 접속구조 및 상호접속 방법
KR20000022103A (ko) Ni-b 도금층을 가진 c4 기판 접점 패드
CA2242802A1 (en) Mounting structure for one or more semiconductor devices
KR19980079438A (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
US6013953A (en) Semiconductor device with improved connection reliability
US5109269A (en) Method and means for positioning surface mounted electronic components on a printed wiring board
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
US6133134A (en) Ball grid array integrated circuit package
KR970018435A (ko) 반도체 패키지 실장방법
KR20030001963A (ko) 볼 그리드 어레이 패키지의 실장방법
US6610430B1 (en) Method of attaching a device to a circuit board
GB2368462A (en) Mounting Structure of Semiconductor Package
JPH02164045A (ja) 半田バンプ部品の実装方法
JP4273598B2 (ja) Ｂｇａ型パッケージを搭載する回路基板
TW354412B (en) A method of forming a bump, and a semiconductor device
KR200243271Y1 (ko) 비지에이 엘씨디 패키지
US20120325538A1 (en) Printed circuit board assembly
JP3012613B1 (ja) 電子部品のはんだ付け方法
JPH01241196A (ja) 集積回路およびその搭載基板
JPH0533566U (ja) 集積回路部品実装構造
JPH1041426A (ja) ボールグリッドアレイパッケージ実装構造とボールグリッドアレイパッケージ
JPH04243187A (ja) プリント基板
JPH0846088A (ja) Ｂｇａパッケージ，及びｂｇａパッケージを実装するのに適したプリント回路基板
JPH01245591A (ja) 高密度実装基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee