JPH01241196A - 集積回路およびその搭載基板 - Google Patents
集積回路およびその搭載基板Info
- Publication number
- JPH01241196A JPH01241196A JP63068504A JP6850488A JPH01241196A JP H01241196 A JPH01241196 A JP H01241196A JP 63068504 A JP63068504 A JP 63068504A JP 6850488 A JP6850488 A JP 6850488A JP H01241196 A JPH01241196 A JP H01241196A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead
- mounting
- board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract description 9
- 239000004020 conductor Substances 0.000 abstract description 16
- 238000005476 soldering Methods 0.000 abstract description 16
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 239000000853 adhesive Substances 0.000 abstract description 6
- 239000000155 melt Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置分野および実装分野に利用される。
本発明は、フラットパッケージ型の集積回路とその搭載
基板に関する。
基板に関する。
本発明は、フラットパッケージ型の集積回路およびその
搭載基板において、 前記集積回路のリードの先端の基板取付は部の一部分に
基板に向けて凸である突起と、前記搭載基板のリード取
付は部に前記突起と嵌合する形状の溝とを設けることに
より、 搭載時のはんだ付けを確実にしはんだ何時の信頼性の向
上を図ったものである。
搭載基板において、 前記集積回路のリードの先端の基板取付は部の一部分に
基板に向けて凸である突起と、前記搭載基板のリード取
付は部に前記突起と嵌合する形状の溝とを設けることに
より、 搭載時のはんだ付けを確実にしはんだ何時の信頼性の向
上を図ったものである。
従来、フラットパッケージ型の集積回路は、装置の高密
度実装のための、印刷配線基板の両面実装と、装置の製
造コスト低減のために、一般的に良く使用されてきてい
る。
度実装のための、印刷配線基板の両面実装と、装置の製
造コスト低減のために、一般的に良く使用されてきてい
る。
第７図、第８図、第９図（ａ）およびら）に、従来のフ
ラットパッケージ型の集積回路の形状および印刷配線基
板への搭載状態を示す。図では、１６ピンのミニフラッ
トパッケージ型の集積回路の例を示しである。第７図は
フラットパッケージ型の集積回路の上面図、第８図は印
刷配線基板の導体パターン図、第９図（ａ）は印刷配線
基板の導体パターン上にフラットパッケージ型の集積回
路のリードを搭載したときの上面図、および第９図ら）
は第９図（ａ）のＡ−Ａ’断面図である。
ラットパッケージ型の集積回路の形状および印刷配線基
板への搭載状態を示す。図では、１６ピンのミニフラッ
トパッケージ型の集積回路の例を示しである。第７図は
フラットパッケージ型の集積回路の上面図、第８図は印
刷配線基板の導体パターン図、第９図（ａ）は印刷配線
基板の導体パターン上にフラットパッケージ型の集積回
路のリードを搭載したときの上面図、および第９図ら）
は第９図（ａ）のＡ−Ａ’断面図である。
フラットパッケージ型の集積回路の印刷配線基板への搭
載は一般的に自動搭載機により自動的に搭載される。以
下、フラットパッケージ型の集積回路１０が印刷配線基
板２０に搭載され、リード１１の先端の基板取付は部１
２が導体パターン２１の先端のリード取付は部２２には
んだ付けされ、固定されるまでの手順について示す。最
初に、搭載機により印刷配線基板２０の導体パターン２
１のリード取付は部２２表面にクリーム状のはんだ３０
と導体パターン２１間の集積回路１０の本体が搭載され
る部分に接着剤３１が塗布される。次に集積回路１０が
位置決めされ、各リード１１０基板取付は部１２は導体
パターン２１のリード取付は部２２上に、集積回路１０
０本体は接着剤３１上に搭載され、集積回路１０は印刷
配線基板２０上に接着剤３１で固定される。この状態で
さらにリフローの炉に入れられる。集積回路ｌＯが搭載
された印刷配線基板２０が炉の中を進むと、赤外線の熱
でクリーム状のはんだ３０が融けて、さらに進むと、冷
えてはんだ３０が固まり、その結果集積回路１０の各リ
ード１１の基板取付は部１２は印刷配線基板２０の導体
パターン２１のリード取付は部２２にはんだ付けされ固
定される。
載は一般的に自動搭載機により自動的に搭載される。以
下、フラットパッケージ型の集積回路１０が印刷配線基
板２０に搭載され、リード１１の先端の基板取付は部１
２が導体パターン２１の先端のリード取付は部２２には
んだ付けされ、固定されるまでの手順について示す。最
初に、搭載機により印刷配線基板２０の導体パターン２
１のリード取付は部２２表面にクリーム状のはんだ３０
と導体パターン２１間の集積回路１０の本体が搭載され
る部分に接着剤３１が塗布される。次に集積回路１０が
位置決めされ、各リード１１０基板取付は部１２は導体
パターン２１のリード取付は部２２上に、集積回路１０
０本体は接着剤３１上に搭載され、集積回路１０は印刷
配線基板２０上に接着剤３１で固定される。この状態で
さらにリフローの炉に入れられる。集積回路ｌＯが搭載
された印刷配線基板２０が炉の中を進むと、赤外線の熱
でクリーム状のはんだ３０が融けて、さらに進むと、冷
えてはんだ３０が固まり、その結果集積回路１０の各リ
ード１１の基板取付は部１２は印刷配線基板２０の導体
パターン２１のリード取付は部２２にはんだ付けされ固
定される。
前述した従来のフラットパッケージ型の集積回路１０の
印刷配線基板２０への搭載は、以下に示す点よりはんだ
付けの信頼性を低下させる欠点があった。すなわち、従
来のフラットパッケージ型の集積回！８１０は、リード
１１が印刷配線基板２０の導体パターン２１にはんだ付
けされるため、リード１１の先端の基板取付は部１２が
平坦になっていて、はんだ付けによりはじめて導体パタ
ーン２１のリード取付は部２２に固定される。このため
リフローによるはんだ付けのときに、はんだ３０が融け
て固まるとき、リード１１に上方向および横方向の力が
はんだ３０にかかる。この力によりリード搭載位置ずれ
が生じたり、一部リードが上に浮き上がった形ではんだ
付けされ、最悪の場合にはとなりの導体パターン２１と
接触してしまう。
印刷配線基板２０への搭載は、以下に示す点よりはんだ
付けの信頼性を低下させる欠点があった。すなわち、従
来のフラットパッケージ型の集積回！８１０は、リード
１１が印刷配線基板２０の導体パターン２１にはんだ付
けされるため、リード１１の先端の基板取付は部１２が
平坦になっていて、はんだ付けによりはじめて導体パタ
ーン２１のリード取付は部２２に固定される。このため
リフローによるはんだ付けのときに、はんだ３０が融け
て固まるとき、リード１１に上方向および横方向の力が
はんだ３０にかかる。この力によりリード搭載位置ずれ
が生じたり、一部リードが上に浮き上がった形ではんだ
付けされ、最悪の場合にはとなりの導体パターン２１と
接触してしまう。
本発明の目的は、前記の欠点を除去することにより、集
積回路が搭載基板に確実に固着され、はんだ付けの信頼
性を向上させることができるフラットパッケージ型の集
積回路およびその搭載基板を提供することにある。
積回路が搭載基板に確実に固着され、はんだ付けの信頼
性を向上させることができるフラットパッケージ型の集
積回路およびその搭載基板を提供することにある。
本発明の集積回路は、リードが筐体の水平方向に取り出
されたフラットパッケージ型の集積回路において、前記
リードの先端の基板取付は部の一部１ど基板に向けて凸
である突起を設けたことを特徴とする。
されたフラットパッケージ型の集積回路において、前記
リードの先端の基板取付は部の一部１ど基板に向けて凸
である突起を設けたことを特徴とする。
本発明の搭載基板は、前記本発明の集積回路を搭載する
リード取付は部を有する搭載基板において、前記リード
取付は部の一部に前記集積回路のリードの基板取付は部
に設けられた突起に嵌合する形状の溝を設けたことを特
徴とする。
リード取付は部を有する搭載基板において、前記リード
取付は部の一部に前記集積回路のリードの基板取付は部
に設けられた突起に嵌合する形状の溝を設けたことを特
徴とする。
搭載時に、集積回路はリードの先端の基板取付は部の一
部に設けられた突起が、搭載基板例えば印刷配線基板の
導体パターンのリード取付は部の一部に設けられた溝に
嵌合して搭載され、はんだ付けされる。
部に設けられた突起が、搭載基板例えば印刷配線基板の
導体パターンのリード取付は部の一部に設けられた溝に
嵌合して搭載され、はんだ付けされる。
従って、はんだ付は工程においてリードがずれたり浮き
上がることが阻止され、確実なはんだ付けが行われ、は
んだ付けの信頼性を向上することが可能となる。
上がることが阻止され、確実なはんだ付けが行われ、は
んだ付けの信頼性を向上することが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のフラットパッケージ型の集積回路の第
一実施例を示す上面図で、１６ピンのミニフラットパッ
ケージ型の場合を示す。第２図は本発明の搭載基板の第
一実施例の要部を示す上面図で、印刷配線基板の場合を
示す。第３図（ａ）は本第二実施例の印刷配線基板に本
第二実施例の集積回路を搭載した場合の要部を示す上面
図、および第３図ら）はそのＡ−Ａ’断面図である。
一実施例を示す上面図で、１６ピンのミニフラットパッ
ケージ型の場合を示す。第２図は本発明の搭載基板の第
一実施例の要部を示す上面図で、印刷配線基板の場合を
示す。第３図（ａ）は本第二実施例の印刷配線基板に本
第二実施例の集積回路を搭載した場合の要部を示す上面
図、および第３図ら）はそのＡ−Ａ’断面図である。
第１図に示すように、本第二実施例の集積回路１０のリ
ード１工の先端の基板取付は部１２には、基板に向けて
下に凸な四角すいの突起１３が設けられている。また第
２図に示すように、本第二実施例の印刷配線基板２０の
、基板取付は部１２が搭載される導体パターン２１の先
端のリード取付は部２２には、基板取付は部１２の四角
すいの突起１３より幾分大きくかつ嵌合する四角すいの
溝２３が設けられている。
ード１工の先端の基板取付は部１２には、基板に向けて
下に凸な四角すいの突起１３が設けられている。また第
２図に示すように、本第二実施例の印刷配線基板２０の
、基板取付は部１２が搭載される導体パターン２１の先
端のリード取付は部２２には、基板取付は部１２の四角
すいの突起１３より幾分大きくかつ嵌合する四角すいの
溝２３が設けられている。
このように突起１３および溝２３を設けることにより、
集積回路１０を接着剤３１を挟んで印刷配線基板２０に
搭載すると、第３図（ａ）および（ｂ）に示すように、
基板取付は部１２の突起Ｉ３は導体パターン２１のリー
ド取付は部２２の溝２３に嵌合される。リフローによる
はんだ付は前は第３図（ｂ）に示すような状態となって
いる。この状態でリフローの炉に入ると、赤外線の熱で
はんだ３０が融けてやがて冷えて固まる。
集積回路１０を接着剤３１を挟んで印刷配線基板２０に
搭載すると、第３図（ａ）および（ｂ）に示すように、
基板取付は部１２の突起Ｉ３は導体パターン２１のリー
ド取付は部２２の溝２３に嵌合される。リフローによる
はんだ付は前は第３図（ｂ）に示すような状態となって
いる。この状態でリフローの炉に入ると、赤外線の熱で
はんだ３０が融けてやがて冷えて固まる。
はんだ３０が冷えて固まるときにはんだ３０により、リ
ード１１を上および横に動かす力がかかるが、突起１３
が溝２３に嵌合されているので、リード１１は動くこと
ができない。
ード１１を上および横に動かす力がかかるが、突起１３
が溝２３に嵌合されているので、リード１１は動くこと
ができない。
従って、従来例のようにリード１１が動いて他のパター
ンと接触したり、浮き上がってはんだ付けが不完全にな
ることはなくなり、確実に各々のり−ド１１の基板取付
は部１２は各々接続されるべき導体パターン２１のリー
ド取付は部２２とはんだ付けされ、自動搭載リフロー時
のはんだ付けの信頼性を向上させる。
ンと接触したり、浮き上がってはんだ付けが不完全にな
ることはなくなり、確実に各々のり−ド１１の基板取付
は部１２は各々接続されるべき導体パターン２１のリー
ド取付は部２２とはんだ付けされ、自動搭載リフロー時
のはんだ付けの信頼性を向上させる。
第４図は本発明の集積回路の第二実施例を示す上面図で
、１６ピンのミニフラットパッケージ型の場合を示す。
、１６ピンのミニフラットパッケージ型の場合を示す。
第５図は本発明の搭載基板の第二実施例の要部を示す上
面図で、印刷配線基板の場合を示す。第６図（ａ）は本
第二実施例の印刷配線基板に本第二実施例の集積回路を
搭載した場合の要部を示す上面図、および第６図ら）は
そのＡ−Ａ’断面図である。
面図で、印刷配線基板の場合を示す。第６図（ａ）は本
第二実施例の印刷配線基板に本第二実施例の集積回路を
搭載した場合の要部を示す上面図、および第６図ら）は
そのＡ−Ａ’断面図である。
本第二実施例が前述の第一実施例と異なる点は、集積回
路１０のリード先端の基板取付は部１２に設けた突起１
３の形状と、印刷配線基板２０の導体パターン２１のリ
ード取付は部２２に設けられた溝２３の形状とが、本第
二実施例では第一実施例の角すいのかわりに半球状にな
っている点である。突起１３および溝２３の形状が半球
状になっていると、集積回路１０が印刷配線基板２０に
搭載される場合に嵌合しやすいことと同時に、印刷配線
基板２０の溝２３を製作するときに、溝２３がドリル等
で容易に形成できる利点がある。その他の点では第一実
施例と同様である。
路１０のリード先端の基板取付は部１２に設けた突起１
３の形状と、印刷配線基板２０の導体パターン２１のリ
ード取付は部２２に設けられた溝２３の形状とが、本第
二実施例では第一実施例の角すいのかわりに半球状にな
っている点である。突起１３および溝２３の形状が半球
状になっていると、集積回路１０が印刷配線基板２０に
搭載される場合に嵌合しやすいことと同時に、印刷配線
基板２０の溝２３を製作するときに、溝２３がドリル等
で容易に形成できる利点がある。その他の点では第一実
施例と同様である。
なお、突起１３および溝２３の形状は、前述のように四
角すいまたは半球状のほかにも三角すいなどいろいろの
変形を考えることができる。
角すいまたは半球状のほかにも三角すいなどいろいろの
変形を考えることができる。
また、搭載基板も印刷配線基板に限定されることなく例
えば、リード取付は部を有するセラミック基板に対して
も同様に適用される。
えば、リード取付は部を有するセラミック基板に対して
も同様に適用される。
本発明の特徴は、第１図、第２図、第４図および第５図
において、突起１３と溝２３とを設けたことにある。
において、突起１３と溝２３とを設けたことにある。
以上説明したように、本発明のフラットパッケージ型の
集積回路およびその搭載基板は、取付は部の一部に基板
に向けて凸である突起および前記突起に嵌合する形状の
溝をそれぞれ有することにより、リフローによるはんだ
付は時の、はんだのリードへの力によるリードの搭載位
置ずれやリード浮き上がりによる接触不完全がなくなり
、自動搭載時のはんだ付けの信頼性が向上される効果が
ある。
集積回路およびその搭載基板は、取付は部の一部に基板
に向けて凸である突起および前記突起に嵌合する形状の
溝をそれぞれ有することにより、リフローによるはんだ
付は時の、はんだのリードへの力によるリードの搭載位
置ずれやリード浮き上がりによる接触不完全がなくなり
、自動搭載時のはんだ付けの信頼性が向上される効果が
ある。
また、搭載時の位置合わせが簡単確実となる効果も得ら
れる。
れる。
第１図は本発明の第一実施例の集積回路を示す上面図。
第２図は本発明の第一実施例の搭載基板の要部を示す上
面図。 第３図（ａ）およびら）は本発明の第一実施例の搭載基
板に集積回路を搭載した状態の要部を示す上面図および
そのＡ−Ａ’断面図。 第４図は本発明の第二実施例の集積回路を示す上面図。 第５図は本発明の第二実施例の搭載基板の要部を示す上
面図。 第６図（ａ）および（ハ）は本第二実施例の搭載基板に
集積回路を搭載した状態の要部を示す上面図およびその
Ａ−Ａ’断面図。 第７図は従来例の集積回路を示す上面図。 第８図は従来例の搭載基板の要部を示す上面図。 第９図（ａ）および（ｂ）は従来例の搭載基板に集積回
路を搭載した状態の要部を示す上面図およびそのＡ−Ａ
’断面図− １０・Ｉ・集積回路、１１・・・リード、１２・・・基
板取付は部、１３・・・突起、２０・・・印刷配線基板
、２１・・・導体パターン、２２・・・リード取付は部
、２３・・・溝、３０・・・はんだ、３１・・・接着剤
。
面図。 第３図（ａ）およびら）は本発明の第一実施例の搭載基
板に集積回路を搭載した状態の要部を示す上面図および
そのＡ−Ａ’断面図。 第４図は本発明の第二実施例の集積回路を示す上面図。 第５図は本発明の第二実施例の搭載基板の要部を示す上
面図。 第６図（ａ）および（ハ）は本第二実施例の搭載基板に
集積回路を搭載した状態の要部を示す上面図およびその
Ａ−Ａ’断面図。 第７図は従来例の集積回路を示す上面図。 第８図は従来例の搭載基板の要部を示す上面図。 第９図（ａ）および（ｂ）は従来例の搭載基板に集積回
路を搭載した状態の要部を示す上面図およびそのＡ−Ａ
’断面図− １０・Ｉ・集積回路、１１・・・リード、１２・・・基
板取付は部、１３・・・突起、２０・・・印刷配線基板
、２１・・・導体パターン、２２・・・リード取付は部
、２３・・・溝、３０・・・はんだ、３１・・・接着剤
。
Claims (1)
- 【特許請求の範囲】 １、リード（１１）が筐体の水平方向に取り出されたフ
ラットパッケージ型の集積回路（１０）において、前記
リードの先端の基板取付け部（１２）の一部に基板に向
けて凸である突起（１３）を設けたことを特徴とする集
積回路。 ２、請求項１の集積回路を搭載するリード取付け部（２
２）を有する搭載基板（２０）において、前記リード取
付け部の一部に前記集積回路のリードの基板取付け部に
設けられた突起に嵌合する形状の溝（２３）を設けた ことを特徴とする搭載基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068504A JPH01241196A (ja) | 1988-03-23 | 1988-03-23 | 集積回路およびその搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068504A JPH01241196A (ja) | 1988-03-23 | 1988-03-23 | 集積回路およびその搭載基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241196A true JPH01241196A (ja) | 1989-09-26 |
Family
ID=13375596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63068504A Pending JPH01241196A (ja) | 1988-03-23 | 1988-03-23 | 集積回路およびその搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241196A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0488091A2 (en) * | 1990-11-27 | 1992-06-03 | Lsi Logic Corporation | Plastic-packaged semiconductor device and method of forming the same |
| JPH04207064A (ja) * | 1990-11-30 | 1992-07-29 | Matsushita Electron Corp | 半導体装置用パッケージ |
| US5532186A (en) * | 1991-10-11 | 1996-07-02 | Fujitsu Limited | Process for manufacturing bumped tab tape |
| JP2013069425A (ja) * | 2011-09-20 | 2013-04-18 | Nec Corp | 配線部品、回路基板、配線体ユニット及び電気モジュール |
-
1988
- 1988-03-23 JP JP63068504A patent/JPH01241196A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0488091A2 (en) * | 1990-11-27 | 1992-06-03 | Lsi Logic Corporation | Plastic-packaged semiconductor device and method of forming the same |
| JPH04207064A (ja) * | 1990-11-30 | 1992-07-29 | Matsushita Electron Corp | 半導体装置用パッケージ |
| US5532186A (en) * | 1991-10-11 | 1996-07-02 | Fujitsu Limited | Process for manufacturing bumped tab tape |
| JP2013069425A (ja) * | 2011-09-20 | 2013-04-18 | Nec Corp | 配線部品、回路基板、配線体ユニット及び電気モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JPH1126919A (ja) | プリント配線板 | |
| JP2702839B2 (ja) | 配線基板の電極構造 | |
| JPH01217993A (ja) | 半導体装置 | |
| JPH0722044Y2 (ja) | 半田接合構造 | |
| JPH01241196A (ja) | 集積回路およびその搭載基板 | |
| JPH10335795A (ja) | プリント基板 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JPS63150994A (ja) | 表面実装用部品の押え機構 | |
| KR0157896B1 (ko) | 반도체 패키지 실장방법 | |
| JPH0537146A (ja) | 配線基板 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JP2820133B2 (ja) | 半導体パッケージ | |
| KR200328309Y1 (ko) | 플라이백 트랜스 포머의 케이스 구조 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| JPH03132092A (ja) | 印刷配線基板 | |
| JPH01189148A (ja) | 電気素子用素子キャリア | |
| JP2818700B2 (ja) | 半導体装置 | |
| JPH04243187A (ja) | プリント基板 | |
| KR19980058450A (ko) | 볼 그리드 어레이 패키지 | |
| JPH04368196A (ja) | プリント基板 | |
| JPS59138394A (ja) | 電子回路部品 | |
| JPS62210689A (ja) | リ−ド付きチツプ部品の固定構造 | |
| JPH0727182U (ja) | 電子部品の接続構造 |