JP2820133B2 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP2820133B2 JP2820133B2 JP8243031A JP24303196A JP2820133B2 JP 2820133 B2 JP2820133 B2 JP 2820133B2 JP 8243031 A JP8243031 A JP 8243031A JP 24303196 A JP24303196 A JP 24303196A JP 2820133 B2 JP2820133 B2 JP 2820133B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor package
- temperature
- package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関し、特に表面実装用半導体パッケージに関する。
関し、特に表面実装用半導体パッケージに関する。
【０００２】
【従来の技術】従来、かかる表面実装用半導体パッケー
ジは、高密度実装化のために、パッケージ本体を薄型化
し、小面積化するとともに、多ピン化の要求が高くなっ
ている。
ジは、高密度実装化のために、パッケージ本体を薄型化
し、小面積化するとともに、多ピン化の要求が高くなっ
ている。
【０００３】例えば、従来の半導体パッケージとして
は、デュアル・インライン・パッケージ（ＤＩＰ）に代
表されるピン挿入型のパッケージが一般的である。しか
し、これらの半導体パッケージは、汎用性を有する反
面、リード数が多くなってくると、パッケージサイズが
大きくなり、薄型化も難かしく、高密度実装には適さな
い構造である。
は、デュアル・インライン・パッケージ（ＤＩＰ）に代
表されるピン挿入型のパッケージが一般的である。しか
し、これらの半導体パッケージは、汎用性を有する反
面、リード数が多くなってくると、パッケージサイズが
大きくなり、薄型化も難かしく、高密度実装には適さな
い構造である。
【０００４】このような問題を解決する半導体パッケー
ジとして、サーフェイス・マウント・デバイス（ＳＭ
Ｄ）が開発され、またロジックデバイスなどのように、
１００ピンを超えるパッケージの場合には、クォード・
フラット・パッケージ（ＱＦＰ）が開発されている。
ジとして、サーフェイス・マウント・デバイス（ＳＭ
Ｄ）が開発され、またロジックデバイスなどのように、
１００ピンを超えるパッケージの場合には、クォード・
フラット・パッケージ（ＱＦＰ）が開発されている。
【０００５】しかし、これら表面実装用半導体パッケー
ジはリード間隔が狭く、リードへのジャンパ線の接続が
困難である。この接続の困難性に対応するため、例えば
実開平２−４２４４３号公報にもあるように、リードの
先端を基板に垂直な方向へ屈曲させるとともに、この屈
曲位置を隣接するリード相互に異らせることにより、ジ
ャンパ線のリードへの接続を容易にする半導体パッケー
ジが知られている。
ジはリード間隔が狭く、リードへのジャンパ線の接続が
困難である。この接続の困難性に対応するため、例えば
実開平２−４２４４３号公報にもあるように、リードの
先端を基板に垂直な方向へ屈曲させるとともに、この屈
曲位置を隣接するリード相互に異らせることにより、ジ
ャンパ線のリードへの接続を容易にする半導体パッケー
ジが知られている。
【０００６】図４はかかる従来の一例を示す半導体パッ
ケージの斜視図である。図４に示すように、この半導体
パッケージ１のリード部分は、その側面に突出するリー
ド基部７と、このリード基部７に続く垂直部（屈曲部）
と、この屈曲部に続く基板への半田付け部およびリード
先端部４とで形成されている。この半導体パッケージ１
においては、屈曲部が軸となり、隣接するリードが接触
しないようにするために、リード先端部４をずらせてお
り、これによって改修作業または信号線引き出し用のジ
ャンパ線を容易に接続できるようにしている。
ケージの斜視図である。図４に示すように、この半導体
パッケージ１のリード部分は、その側面に突出するリー
ド基部７と、このリード基部７に続く垂直部（屈曲部）
と、この屈曲部に続く基板への半田付け部およびリード
先端部４とで形成されている。この半導体パッケージ１
においては、屈曲部が軸となり、隣接するリードが接触
しないようにするために、リード先端部４をずらせてお
り、これによって改修作業または信号線引き出し用のジ
ャンパ線を容易に接続できるようにしている。
【０００７】
【発明が解決しようとする課題】しかるに、高密度実装
のための多層基板の採用により、配線パターンは基板上
にはなく、内層部に形成されていることが多い。かかる
配線パターンが内層部にのみ存在するパッケージのリー
ドに対しては、基板上でその配線パターンをカットする
ことが不可能であり、また基板表面に配線パターンがあ
る場合においても、基板実装部品の干渉により配線パタ
ーンのカットを困難にする場合がある。
のための多層基板の採用により、配線パターンは基板上
にはなく、内層部に形成されていることが多い。かかる
配線パターンが内層部にのみ存在するパッケージのリー
ドに対しては、基板上でその配線パターンをカットする
ことが不可能であり、また基板表面に配線パターンがあ
る場合においても、基板実装部品の干渉により配線パタ
ーンのカットを困難にする場合がある。
【０００８】上述した従来の半導体パッケージは、基板
上でリードをカットせざるを得ないが、リード間隔が狭
いために、実質的なリードのカットを困難にしていると
いう欠点がある。
上でリードをカットせざるを得ないが、リード間隔が狭
いために、実質的なリードのカットを困難にしていると
いう欠点がある。
【０００９】本発明の目的は、かかるパッケージ実装前
後のリードのカットを容易にするとともに、ジャンパ線
のリードへの接続を容易にする半導体パッケージを提供
することにある。
後のリードのカットを容易にするとともに、ジャンパ線
のリードへの接続を容易にする半導体パッケージを提供
することにある。
【００１０】
【課題を解決するための手段】本発明の半導体パッケー
ジは、パッケージ本体から導出されるリード基部に続く
垂直部に前記リード基部の材質とは異なり且つリード先
端部を半田接続する際の温度よりも高温で溶融する導電
性の高温溶解部を形成するとともに、前記リード先端部
の位置を隣接するリード相互間で異らせて構成される。
ジは、パッケージ本体から導出されるリード基部に続く
垂直部に前記リード基部の材質とは異なり且つリード先
端部を半田接続する際の温度よりも高温で溶融する導電
性の高温溶解部を形成するとともに、前記リード先端部
の位置を隣接するリード相互間で異らせて構成される。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１は本発明の一実施の形態を示す半導体
パッケージの斜視図である。図１に示すように、本実施
の形態の半導体パッケージ１は、パッケージ本体側面か
ら導出されるリード基部２と、このリード基部２に続く
垂直部の一部もしくは全部に形成した高温溶解部３と、
この高温溶解部３に続き且つ隣接するリード相互間で長
さを異ならせた半田付け部およびリード先端部（以下、
半田付け部を含んでリード先端部とする。）４とを形成
している。しかも、この高温溶解部３は、リード基部２
やリード先端部４の材質とは異なるとともに、リード先
端部４を半田接続する際の温度よりも高温で溶解する導
電性の材質で形成している。すなわち、リードそのもの
を２種類の材質から構成し、リード基部２やリード先端
部４は通常の材質を使用する一方、高温溶解部３を形成
する材質は、パッケージの実装に使用される半田よりも
高温で溶解する高温半田などで形成している。したがっ
て、高温溶解部３の材質の融点は、従来のリードの材質
よりも低くなる。
パッケージの斜視図である。図１に示すように、本実施
の形態の半導体パッケージ１は、パッケージ本体側面か
ら導出されるリード基部２と、このリード基部２に続く
垂直部の一部もしくは全部に形成した高温溶解部３と、
この高温溶解部３に続き且つ隣接するリード相互間で長
さを異ならせた半田付け部およびリード先端部（以下、
半田付け部を含んでリード先端部とする。）４とを形成
している。しかも、この高温溶解部３は、リード基部２
やリード先端部４の材質とは異なるとともに、リード先
端部４を半田接続する際の温度よりも高温で溶解する導
電性の材質で形成している。すなわち、リードそのもの
を２種類の材質から構成し、リード基部２やリード先端
部４は通常の材質を使用する一方、高温溶解部３を形成
する材質は、パッケージの実装に使用される半田よりも
高温で溶解する高温半田などで形成している。したがっ
て、高温溶解部３の材質の融点は、従来のリードの材質
よりも低くなる。
【００１３】図２は図１に示す半導体パッケージを実装
した状態の側面図である。図２に示すように、半導体パ
ッケージ１を基板６に実装する際は、基板上の配線やパ
ッドなどに半田５を用いてリード先端部４を半田付けす
る。
した状態の側面図である。図２に示すように、半導体パ
ッケージ１を基板６に実装する際は、基板上の配線やパ
ッドなどに半田５を用いてリード先端部４を半田付けす
る。
【００１４】かかる状態でリードのカットを行う場合、
高温溶解部３から先のリード先端部４が切り離される。
このリード先端部４は、基板６との接触点（半田５の部
分）よりも先に伸び、基板６の実装面に対して垂直な方
向に屈曲している。また、前述したように、このリード
先端部４は隣接するリード相互で異なる位置で屈曲して
いるので、リード先端部４間の距離が広がり、特定のリ
ードだけに触れ易い形状になっている。
高温溶解部３から先のリード先端部４が切り離される。
このリード先端部４は、基板６との接触点（半田５の部
分）よりも先に伸び、基板６の実装面に対して垂直な方
向に屈曲している。また、前述したように、このリード
先端部４は隣接するリード相互で異なる位置で屈曲して
いるので、リード先端部４間の距離が広がり、特定のリ
ードだけに触れ易い形状になっている。
【００１５】かかるリード形状は、前述した図４のリー
ド形状と類似しているが、本実施の形態においては、リ
ードのカットを行う際にカットしたいリードのみを加熱
することができるようにするためである。また、同時に
このリード形状により、ジャンパ線の接続も容易にな
る。
ド形状と類似しているが、本実施の形態においては、リ
ードのカットを行う際にカットしたいリードのみを加熱
することができるようにするためである。また、同時に
このリード形状により、ジャンパ線の接続も容易にな
る。
【００１６】図３は図１に示す半導体パッケージのリー
ドカット後の斜視図である。図３に示すように、この半
導体パッケージ１は、基板への実装前にリードの高温溶
解部３をカットすることもできる。すなわち、ここでは
１本のリードのカット状態を示すが、リードをカットす
る際は、カットしたいリードの先端部４から高温溶解部
３の材質の融点以上の温度で加熱する。このリード先端
部４は、特定のリードだけに触れ易い形状にしているの
で、容易に高温溶解部３までをカットすることができ
る。
ドカット後の斜視図である。図３に示すように、この半
導体パッケージ１は、基板への実装前にリードの高温溶
解部３をカットすることもできる。すなわち、ここでは
１本のリードのカット状態を示すが、リードをカットす
る際は、カットしたいリードの先端部４から高温溶解部
３の材質の融点以上の温度で加熱する。このリード先端
部４は、特定のリードだけに触れ易い形状にしているの
で、容易に高温溶解部３までをカットすることができ
る。
【００１７】また、パッケージ１の実装後にカットする
場合も同様に、カットしたいリードの先端部４に半田５
を溶かす温度以上の温度をを与えれば、その熱は半田５
および高温溶解部３の双方を溶かすので、容易にカット
したいリードのみを取り除くことができる。
場合も同様に、カットしたいリードの先端部４に半田５
を溶かす温度以上の温度をを与えれば、その熱は半田５
および高温溶解部３の双方を溶かすので、容易にカット
したいリードのみを取り除くことができる。
【００１８】さらに、この状態でパッケージ１を基板６
に実装する際は、高温溶解部３の材質の融点以下の温度
で行えば、高温溶解部３は融けないので、従来と同様の
実装を行うことができる。
に実装する際は、高温溶解部３の材質の融点以下の温度
で行えば、高温溶解部３は融けないので、従来と同様の
実装を行うことができる。
【００１９】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージは、リード基部に続く垂直部にリード基部の材
質とは異なる高温溶解部を有することにより、実装前後
のリードのカットを容易にするとともに、ジャンパ線の
リードへの接続を容易にすることができるという効果が
ある。
ッケージは、リード基部に続く垂直部にリード基部の材
質とは異なる高温溶解部を有することにより、実装前後
のリードのカットを容易にするとともに、ジャンパ線の
リードへの接続を容易にすることができるという効果が
ある。
【図１】本発明の一実施の形態を示す半導体パッケージ
の斜視図である。
の斜視図である。
【図２】図１に示す半導体パッケージを実装した状態の
側面図である。
側面図である。
【図３】図１にに示す半導体パッケージのリードカット
後の斜視図である。
後の斜視図である。
【図４】従来の一例を示す半導体パッケージの斜視図で
ある。
ある。
１ 半導体パッケージ ２ リード基部 ３ 高温溶解部 ４ リード先端部 ５ 半田 ６ 基板
Claims (1)
- 【請求項１】 パッケージ本体から導出されるリード基
部に続く垂直部に前記リード基部の材質とは異なり且つ
リード先端部を半田接続する際の温度よりも高温で溶融
する導電性の高温溶解部を形成するとともに、前記リー
ド先端部の位置を隣接するリード相互間で異らせたこと
を特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8243031A JP2820133B2 (ja) | 1996-09-13 | 1996-09-13 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8243031A JP2820133B2 (ja) | 1996-09-13 | 1996-09-13 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093005A JPH1093005A (ja) | 1998-04-10 |
| JP2820133B2 true JP2820133B2 (ja) | 1998-11-05 |
Family
ID=17097840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8243031A Expired - Fee Related JP2820133B2 (ja) | 1996-09-13 | 1996-09-13 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820133B2 (ja) |
-
1996
- 1996-09-13 JP JP8243031A patent/JP2820133B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093005A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090004649A (ko) | 배선 회로 기판과 전자 부품의 접속 구조 | |
| US6272741B1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| JP2820133B2 (ja) | 半導体パッケージ | |
| JPS61138476A (ja) | ターミナルアセンブリ | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| US6319418B1 (en) | Zig-zagged plating bus lines | |
| JPS61102089A (ja) | フラツトパツケ−ジｉｃの実装構造 | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| JPH04255291A (ja) | 印刷配線板 | |
| JPH01241196A (ja) | 集積回路およびその搭載基板 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPS62169354A (ja) | 半導体装置の実装構造 | |
| JP2873758B2 (ja) | フィルムキャリアの実装方法および実装構造 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH0217954B2 (ja) | ||
| JPH06302749A (ja) | ハンダ付け穴を有するｉｃリードピン | |
| KR19980042765A (ko) | 볼 그리드 어레이 컨택트 형성 방법 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPS59161056A (ja) | セラミツクパツケ−ジ半導体装置 | |
| JPH09237848A (ja) | フラット形パッケージ | |
| KR19990003021A (ko) | 파워 모듈용 기판 | |
| JPH09252074A (ja) | リード付きパッケージおよびそのボンディング方法 | |
| JPH06104367A (ja) | 半導体集積回路装置 | |
| JPH02144953A (ja) | 表面実装パッケージ用基板 | |
| JPS6262594A (ja) | リ−ド付き電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| LAPS | Cancellation because of no payment of annual fees |