JPH02144953A - 表面実装パッケージ用基板 - Google Patents

表面実装パッケージ用基板

Info

Publication number
JPH02144953A
JPH02144953A JP29919188A JP29919188A JPH02144953A JP H02144953 A JPH02144953 A JP H02144953A JP 29919188 A JP29919188 A JP 29919188A JP 29919188 A JP29919188 A JP 29919188A JP H02144953 A JPH02144953 A JP H02144953A
Authority
JP
Japan
Prior art keywords
base material
outer lead
board
hole
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29919188A
Other languages
English (en)
Other versions
JP2620610B2 (ja
Inventor
Tsukasa Yamamoto
山元 司
Katsumi Kosaka
克己 匂坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP29919188A priority Critical patent/JP2620610B2/ja
Publication of JPH02144953A publication Critical patent/JPH02144953A/ja
Application granted granted Critical
Publication of JP2620610B2 publication Critical patent/JP2620610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、表面実装用パッケージを形成するための基板
に関し、特にそのアウターリードが基板の裏面側に折曲
されている基板に関するものである。
(従来の技術) 電子部品をプリント配線板等に実装するためのパッケー
ジとして、プリント配線板の表面に直接実装てきる表面
実装用パッケージが近年注目を集めている。この表面実
装用パッケージは、その内部の電子部品と電気的に接続
したアウターリードによって、プリント配線板上の導体
回路と接続するものであるが、その典型的なものは第4
図に示したようなものである。この第4図に示したパッ
ケージは、そのアウターリードの形状の特徴によって、
ガルウィングタイプと言われているものであり、その外
方に羽根のように広げたアウターリードによってプリン
ト配−線板側に接続されるものである。
ところが、このガルウィングタイプのパッケージは、そ
のアウターリードを外方に大きく広げるものであるから
、近年強く求められている高密度実装には適さないもの
である。そこで、第5因に示すような、アウターリード
を基板の裏面側に折曲した所謂Jリードタイプのパッケ
ージが提案されるようになってきている。
このJリードタイプのパッケージは、そのアウターリー
ドが基板の裏側になることから、上記のガルウィングタ
イプのものに比較すれば、高密度実装の要請に十分答え
得るものであるが1次のような難点がある。
■プリント配線側に接続されるべきJリード(アクタ−
リート)の端部が基板の裏側になるため、このJリート
の端部がプリント配線板上のバット等の接続部上に確実
に位置しているかどうかの確認が困難である。従って、
接続部に3ける半田の、リフローによる接続の確認も困
難である。
■全てのアウターリードをJリートとした場合、各Jリ
ートの先端部が基板の裏側で互いに接触する可能性が高
くなって、信頼性において問題となり得る。
そこで、本発明者等は、Jリードにおける長所を十分生
かしながら、その短所を解決すべく鋭意研究を重ねた結
果、本発明を完成したのである。
(発明が解決しようとする課題) 本発明は以上のような経緯に基づいてなされたもので、
その解決しようとする課題は、Jリードにおける接続確
認の困炸性及び接続信頼性の欠如である。
そして、本発明の目的とするところは、アウターリード
を基板の裏面側に折曲げることによって高密度実装を町
箋にするとともに、各アウターリードが互いに接触する
ことなく確実に独ケさせることができ、しかも半田のり
フロー後の接続確認を目視によっても容易に行なうこと
のできる表面実装パッケージ用基板を提供することにあ
る。
(fX1題を解決するための手段) 以上の課題を解決するために1本発明の採った手段は、
実施例に対応する図面を参照して説明すると、 「アウターリード(12)の先端部(12a)を基板の
裏面側に折曲した表面実装パッケージ用基板(10)に
おいて、 この基板を構成する基材(11)中に埋設されてアウタ
ーリード(12)に一体重に形成した内部接続部(mと
、基板側に形成した導体回路(夏4)とをスルーホール
(15)によって接続するとともに、アウターリード(
12)の先端(12a)をスルーホール(15)内に挿
入したことを特徴とする表面実装パッケージ用基板(1
0)J である。
すなわち、本発明に係る表面実装パッケージ用基板(1
0)は、まずその前提として、アウターリード(12)
の先端部(12a)をその裏面側に折曲したもので、各
アウターリード(12)が所fiJリードとして形成し
たちのである。そして、この表面実装パッケージ用基板
(10)は、各アウターリード(12)の内部接続部(
13)を基材(11)中に埋設するとともに、基材(1
1)を貫通して形成したスルーホール(15)によって
基材(11)上の導体回路(14)と内部接続部(13
)とを接続し、かつ内部接続部(13)の先端部(12
a)を各スルーホール(15)内に挿入したものである
(発明の作用) 以」−のように構成した本発明に係る表面実装パッケー
ジ用基板(lO)においては、次のような作用がある。
まず、当然のことながら、表面実装パッケージ用基板(
lO)を構成している各アウターリード(12)は所謂
Jリードとして構成しであるから、当該表面実装パッケ
ージ用基板(10)の周囲には十分な空間が確保されて
いるのである。従って、この表面実装パッケージ用基板
(10)を使用すれば、これが実装されるプリント配線
板(22)を高密度化させ得るのである。
また、各アウターリード(12)の先端部(12a)を
基材(11)側に形成したスルーホール(1,5)内に
挿入しであるので、各アウターリード(12)はその位
置決めが確実になされている。すなわち、各アウターリ
ード(12)の先端部(12a)は、スルーホール(1
5)によって保持されているから、各アウターリード(
12)は基材(11)に対して位置ズレすることなく、
従って各アウターリード(12)が例えば他の物に引っ
かかったとしてもその位置を変えることはないのである
このような表面実装パッケージ用基板(10)をプリン
ト配線板(22)等の所定位置に配置して位置決めする
のであるが、各アラターリ−1’ (12)はスルーホ
ール(15)内に挿入した先端部(12a)によってし
っかりと位置決めされているから、目視可能な端部のア
ウターリード(12)について位置決めすれば、他のア
ウターリード(12)の位置決めについては自動的に行
なわれる。しかも、このとき、各アウターリード(12
)は基材(11)に対してしかりと位置決めされている
から、プリント配線板(22)上の導体回路やバッド等
に引っかかったとしても、前述したようにその位置が変
化することはないのである。
この表面実装パッケージ用基板(10)をプリント配線
板(22)等に対して接続する場合には、その全体を加
熱してプリント配線板(22)上のパット等に予しめ形
成しておいた半田(16)をリフローさせるのである。
こめ溶融半田の一部は、アウターリード(12)及びそ
の先端部(12a)を介してスルーホール(15)内に
侵入する。その理由は、各アウターリード(」2)の先
端部(12a)がスルーホール(15)内に挿入しであ
るからである。
このようにスルーホール(15)内にあがった半田(1
6)は、これを表面実装パッケージ用基板(lO)のt
方から目視によって容易に視認することができるのであ
り、これにより、各アラターリ−t’ (12)のプリ
ント配線板(22)に対する接続が確認されるのである
(実施例) 次に1本発明に係る表面実装パッケージ用基板(lO)
を、図面に示した実施例に従って詳細に説明する。
第1図には本発明に係る表面実装パッケージ用基板(1
0)に対して電子部品(20)を実装して構成した装置
の断面図が示しである。この表面実装パッケージ用基板
(10)においては、基材(11)によつて各アウター
リード(12)と一体重な内部接続部(13)をサンド
イッチ状に挟み込んで一体化しである。
勿論、基材(11)の表面には電子部品(20)のため
の搭載部と、この電子部品(20)がボンディングワイ
ヤ(21)によっ゛C接続される導体回路(14)とが
形成しである。
基材(11)と内部接続部(13)とは、これらを貫通
するスルーホール(15)によって電気的に接続してあ
り、このスルーホール(15)に対しては基材(11)
上の導体回路(14)の一部と電気的に接続しである。
これにより、電子部品(20)の各端子は、基材(11
)1.の導体回路(14)、スルーホール(15)及び
内部接続部(1コ)を介して対応するアラターリ−lく
(12)に電気的に接続されている。この場合、アウタ
ーリード(12)と内部接続部(1コ)とは一体物であ
り、内部接続部(13)はスルーホール(15)によっ
て導体回路(14)と接続しであるから、この表面実装
パ・ソケージ用基板(10)内における各部の電気的接
続は確実なものとなっているのである。
そして、このスルーホール(15)内には、アウターリ
ード(12)の先端部(12a)か挿入しであるのであ
る。gSt図に示した表面実装パッケージ用基板(10
)の場合は、アウターリード(12)の先端部(12a
)をスルーホール(15)の途中まで挿入したものを示
しであるが、第3図に示したように、先端部(12a)
を長くすることによってこれをスルーホ−ル(15)の
図示1方へ大きく突出するようにして実施してもよいも
のである。このように、先端部(12a)を上方へ突出
させた場合には、この先端部(12a)自体を放熱部材
とすることができるし、また第3図の仮想線に示したよ
うに、この突出した先端部(12a)に対して他のプリ
ント配線板やパッケージ等を接続することができるもの
である。
このスルーホール(15)内に挿入される先端部(12
a)やアウターソート(12)自体には、第1図の図示
右方部分において示したように、半田(16)が予しめ
メツキ等によって形成される。この半田(16)は1表
面実装パッケージ用基板(lO)を実装すべきプリント
配線板(22)側のパット等の表面に形成してあり、こ
の半田(16)をリフローすることによって表面実装パ
ッケージ用基板(lO)とプリント配線板(22)とを
各アウターリード(12)において電気的に接続するも
のである。勿論、各アウターリード(12)の基材(1
1)の下側に位置する部分は、プリント配線板(22)
側のパット表面に接触し易いようにするために、基材(
11)の下面と平行となる部分を多くとっである。
以上のようにした表面実装パッケージ用基板(10)に
おいては、第2図に示すように、各アウターリード(1
2)が基材(11)の裏面において整然と配置されるの
である。
以上のような表面実装パッケージ用基板(10)に電子
部品(20)を実装して構成したパッケージは、これを
プリント配線板(22)上の所定位置に!置した後、半
田(16)をリフローさせることにより、各アウターリ
ード(12)におけるプリント配線板(22)に対する
接続がなされるのである。このとき、溶融した半田(1
6)の一部はその表面張力等によってスルーホール(1
5)内に挿入(半田上がり)するのである。
(発明の効果) 以上説明した通り、本発明においては、上記実施例にて
例示した如く、 「アクタ−リード(12)の先端部(12a)を基板の
裏面側に折曲した表面実装パッケージ用基板(10)に
おいて。
この基板を構成する基材(11)巾に埋設されてアウタ
ーリード(12)に一体重に形成した内部接続部(13
)と、基板側に形成した導体回路(14)とをスルーホ
ール(15)によって接続するとともに、アウターリー
ド(12)の先端をスルーホール(15)内に挿入した
こと」 にその特徴があり、これにより、アウターリード(12
)を基板の裏面側に折曲げることによって高密度実装を
可能にするとともに、各アウターリード(12)が互い
に接触することなく確実に独立させることができ、しか
も半田(16)のりフロー後の接続確認を目視によって
も容易に行なうことのできる表面実装パッケージ用基板
(10)を提供することができるのである。
すなわち、本発明に係る表面実装パッケージ用基板(1
0)によれば、基材(11)側のスルーホール(15)
内に先端部(12a)を挿入することによって、各アウ
ターリード(12)の基材(11)に対する位置決めを
しっかりと行なうことができて、各アウターリード(1
2)の曲がり等を確実に防止することかできる。また、
各アウターリード(12)は確実にその位置を保持して
いるから、この表面実装パッケージ用基板(lO)が他
の物に触れたとしても、各アウターリード(12)にお
いて曲がりや破撰は全く生じることがない。
また、各アウターリード(12)の位置決めが確実とな
っているから、外側に位置するアウターリード(12)
のプリント配線板(22)に対する位置決めを行なうの
みで、基材(11)の下側で目視することができないア
ウターリード(12)の位置決めは自動的に行なうこと
かできるのである。
さらに、リフロー後の半III(16)はスルーホール
(15)内に丘がってくるから、これによって各アウタ
ーリード(I2)の電気的接続が完了したことを確認す
ることができるのである。
【図面の簡単な説明】
第1図は本発明に係る表面実装パッケージ用基板の拡大
断面図、第2図は表面実装パッケージ用基板の底面図、
第3図は表面実装パッケージ用基板の他の例を示す断面
図、第4図はガルウィングタイプのパッケージを示す正
面図、第5図はJリードタイプのパッケージを示す正面
図である。 符  号  の  説  明 IO・・・表面実装パッケージ用基板、11・・・基材
。 12・・・アウターリード、 12a−先端部、13・
・・内部接続部、14・・・導体回路、 15−・・ス
ルーホール、16・・・半田。

Claims (1)

  1. 【特許請求の範囲】  アウターリードの先端部を基板の裏面側に折曲した表
    面実装パッケージ用基板において、 この基板を構成する基材中に埋設されて前記アウターリ
    ードに一体的に形成した内部接続部と、前記基板側に形
    成した導体回路とをスルーホールによって接続するとと
    もに、前記アウターリードの先端を前記スルーホール内
    に挿入したことを特徴とする表面実装パッケージ用基板
JP29919188A 1988-11-25 1988-11-25 表面実装パッケージ用基板 Expired - Lifetime JP2620610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29919188A JP2620610B2 (ja) 1988-11-25 1988-11-25 表面実装パッケージ用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29919188A JP2620610B2 (ja) 1988-11-25 1988-11-25 表面実装パッケージ用基板

Publications (2)

Publication Number Publication Date
JPH02144953A true JPH02144953A (ja) 1990-06-04
JP2620610B2 JP2620610B2 (ja) 1997-06-18

Family

ID=17869319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29919188A Expired - Lifetime JP2620610B2 (ja) 1988-11-25 1988-11-25 表面実装パッケージ用基板

Country Status (1)

Country Link
JP (1) JP2620610B2 (ja)

Also Published As

Publication number Publication date
JP2620610B2 (ja) 1997-06-18

Similar Documents

Publication Publication Date Title
JPH02144953A (ja) 表面実装パッケージ用基板
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
JP2912308B2 (ja) 表面実装部品の半田付け構造
JPH09153664A (ja) 大電流用基板
JPH02151095A (ja) 基板に対するicの実装方法およびic実装基板
JPH08340164A (ja) Bga型パッケージの面実装構造
JPS61214548A (ja) テ−プキヤリア
JPH0322931Y2 (ja)
JPH09139561A (ja) 半導体チップ搭載用キャリアフィルム又はフレキシブル基板へのチップ型電子部品の実装構造及び実装方法
JP2715957B2 (ja) 混成集積回路装置
JP2820133B2 (ja) 半導体パッケージ
JPH0298963A (ja) 半導体集積回路装置
JP2567987B2 (ja) 半導体集積回路
JPS60201692A (ja) 配線回路装置
JPH0349424Y2 (ja)
JPH07297542A (ja) フレキシブルプリント基板のハンダ接続方法
JP2669388B2 (ja) テープキャリア方式半導体装置
JP3284758B2 (ja) Icパッケージ
JPH0562055U (ja) 表面実装用部品のリード
JPH0752783B2 (ja) 電子部品搭載用基板
JPS62243393A (ja) プリント基板
JPH03125468A (ja) 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置
JPH09172128A (ja) 集積回路の実装構造
JPS63239965A (ja) 半導体装置