JPS63239965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63239965A JPS63239965A JP7169787A JP7169787A JPS63239965A JP S63239965 A JPS63239965 A JP S63239965A JP 7169787 A JP7169787 A JP 7169787A JP 7169787 A JP7169787 A JP 7169787A JP S63239965 A JPS63239965 A JP S63239965A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- tabs
- mounting
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に係り、特に、その搭載面の形状
が特殊な場合であっても適切に搭載できる外部端子を有
するパッケージの形状に関するものである。
が特殊な場合であっても適切に搭載できる外部端子を有
するパッケージの形状に関するものである。
（従来の技術）
従来、半導体装置を基板に搭載する場合は、プリント配
線板と呼ばれるボードにコンタクトホールと呼ばれる穴
を設け、そこに挿入形半導体装置の外部端子を差し込み
、半導体装置の搭載されていない面を溶融した半田浴の
中へ浸漬し、プリント配線板の裏側に出ている半導体装
置の外部端子を固定する方法が主流であった。また、最
近では、高密度化の観点からプリント配線板にコンタク
トホールをあけずに、プリント配線板の片面だけを使用
して半導体装置を搭載する方法が増えてきた。
線板と呼ばれるボードにコンタクトホールと呼ばれる穴
を設け、そこに挿入形半導体装置の外部端子を差し込み
、半導体装置の搭載されていない面を溶融した半田浴の
中へ浸漬し、プリント配線板の裏側に出ている半導体装
置の外部端子を固定する方法が主流であった。また、最
近では、高密度化の観点からプリント配線板にコンタク
トホールをあけずに、プリント配線板の片面だけを使用
して半導体装置を搭載する方法が増えてきた。
この方法では、プリント配線板に半導体装置を搭載する
ためのマウントパッドと呼ばれる接続部を設けて、そこ
に、クリーム半田等をスクリーン印刷等により塗布し、
そこに面実装形半導体装置の外部端子を、マウントパッ
ドからずれないように搭載し、その後、赤外線リフロー
、ペーパーフェーズ等の加熱炉に入れて、クリーム半田
等を溶解し、更に、冷却して、半導体装置をプリント配
線板上に固定する。
ためのマウントパッドと呼ばれる接続部を設けて、そこ
に、クリーム半田等をスクリーン印刷等により塗布し、
そこに面実装形半導体装置の外部端子を、マウントパッ
ドからずれないように搭載し、その後、赤外線リフロー
、ペーパーフェーズ等の加熱炉に入れて、クリーム半田
等を溶解し、更に、冷却して、半導体装置をプリント配
線板上に固定する。
上記のように、従来の半導体装置或いは他の電子部品を
機械本体に組み込む場合、プリント配線板に半導体装置
及び他の電子部品を搭載した後に、）ａ械本体の筐体等
に組み込んでいたが、更に、近年では、機械本体の筐体
の内面に直接回路配線を施し、そこに直接、半導体装置
や他の電子部品を搭載するようになってきている。この
傾向は、半導体装置や他の電子部品の実装密度を更に向
上させるために行われてきたものであり、従って、搭載
する半導体装置は、面実装形半導体装置であり、搭載方
法もフラット形と同様である。このような場合は、機械
本体の筐体の内面に直接回路配線を施すため、筐体形状
により半導体装置や他の電子部品を搭載する面が起伏を
生じたり、コーナ一部であったりする。
機械本体に組み込む場合、プリント配線板に半導体装置
及び他の電子部品を搭載した後に、）ａ械本体の筐体等
に組み込んでいたが、更に、近年では、機械本体の筐体
の内面に直接回路配線を施し、そこに直接、半導体装置
や他の電子部品を搭載するようになってきている。この
傾向は、半導体装置や他の電子部品の実装密度を更に向
上させるために行われてきたものであり、従って、搭載
する半導体装置は、面実装形半導体装置であり、搭載方
法もフラット形と同様である。このような場合は、機械
本体の筐体の内面に直接回路配線を施すため、筐体形状
により半導体装置や他の電子部品を搭載する面が起伏を
生じたり、コーナ一部であったりする。
（発明が解決しようとする問題点）
前述のように、機械本体の筐体の内面に回路配線を形成
した場合、従来タイプの半導体装置では、湾曲した面や
コーナ一部に半導体装置を搭載しようとすると、半導体
装置の外部端子が回路配線上にあるマウントパッドと充
分な接合がとれない場合や、うまく位置合わせできない
等の問題点が発生し、充分な高密度化が達成できない。
した場合、従来タイプの半導体装置では、湾曲した面や
コーナ一部に半導体装置を搭載しようとすると、半導体
装置の外部端子が回路配線上にあるマウントパッドと充
分な接合がとれない場合や、うまく位置合わせできない
等の問題点が発生し、充分な高密度化が達成できない。
この点について、図を用いて説明すると、第７図に示さ
れるように、筺体１が曲がっている内側に回路配線２が
形成されている場合、従来の半導体装置では、そのコー
ナ一部への搭載は位置合わせや接合強度が問題となる。
れるように、筺体１が曲がっている内側に回路配線２が
形成されている場合、従来の半導体装置では、そのコー
ナ一部への搭載は位置合わせや接合強度が問題となる。
また、第８図に示されるように、波形の筐体３上に回路
配ｗＡ４が形成されているような半導体装置の搭載部が
湾曲している場合、従来の半導体装置の場合には、第９
図に示されるように、半導体装置５の外部端子６の回路
配線４に対する接合部７が点接触になってしまい、充分
な接合強度を得られないばかりでなく、外部端子６の先
端のバラツキを生じることにより接合ができないといっ
た問題点があった。
配ｗＡ４が形成されているような半導体装置の搭載部が
湾曲している場合、従来の半導体装置の場合には、第９
図に示されるように、半導体装置５の外部端子６の回路
配線４に対する接合部７が点接触になってしまい、充分
な接合強度を得られないばかりでなく、外部端子６の先
端のバラツキを生じることにより接合ができないといっ
た問題点があった。
本発明は、上記問題点を除去し、湾曲した面やコーナ一
部であっても半導体装置を適切に搭載できる半導体装置
を提供することを目的とする。
部であっても半導体装置を適切に搭載できる半導体装置
を提供することを目的とする。
（問題点を解決するための手段）
本発明の半導体装置は、上記問題点を解決するために、
第１図乃至第３図に示されるように、断面が略楕円形で
あり、かつ、その上端と下端には平面部１７．１８が形
成され、その側面から前記下端の平面部１８まで延びる
所定のピッチのタブ１９を有する柱状体をなすパッケー
ジ１６を設け、そのパッケージ１６の両側から導出され
て、前記タブ１９間の外面にに沿って折曲され前記下端
の平面部１８上にまで延設される外部端子２０を設ける
ようしたものである。
第１図乃至第３図に示されるように、断面が略楕円形で
あり、かつ、その上端と下端には平面部１７．１８が形
成され、その側面から前記下端の平面部１８まで延びる
所定のピッチのタブ１９を有する柱状体をなすパッケー
ジ１６を設け、そのパッケージ１６の両側から導出され
て、前記タブ１９間の外面にに沿って折曲され前記下端
の平面部１８上にまで延設される外部端子２０を設ける
ようしたものである。
（作用）
本発明によれば、上記のように構成したので、機械本体
の内面に施された回路配線のうち、コーナ一部への半導
体装置の外部端子の接合が可能であり、また、安定した
接合強度を得ることができる。搭載部が湾曲している場
合、マウントパッドに対して半導体装置の外部端子が沿
った形で接合することができ、そのため、半田の濡れ面
積も広げることができ、安定した接合強度の搭載を行う
ことができる。
の内面に施された回路配線のうち、コーナ一部への半導
体装置の外部端子の接合が可能であり、また、安定した
接合強度を得ることができる。搭載部が湾曲している場
合、マウントパッドに対して半導体装置の外部端子が沿
った形で接合することができ、そのため、半田の濡れ面
積も広げることができ、安定した接合強度の搭載を行う
ことができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す半導体装置の斜視図、第
２図はその断面図、第３図は要部拡大斜視図、第４図は
ＩＣチップとリードフレームの斜視図、第５図はＩＣチ
ップとリードフレームの外部端子の接続部の部分斜視図
、第６図は外部端子の加工前の状態を示す斜視図である
。
２図はその断面図、第３図は要部拡大斜視図、第４図は
ＩＣチップとリードフレームの斜視図、第５図はＩＣチ
ップとリードフレームの外部端子の接続部の部分斜視図
、第６図は外部端子の加工前の状態を示す斜視図である
。
ここでは外部端子数を１４本持っている半導体装置につ
いて説明する。
いて説明する。
まず、第４図に示されるように、Ｃｕ合金或いはＦｅ合
金からなるリードフレームのダイパッド１１上にＩＣチ
ップ１２をＡｕ−３ｉ等の共晶や、へｇペースト等の導
電ペーストを用いて接合させ、その後、第５図に示され
るように、Ａｕ或いはＡ／などの金属細線１３を用いて
、ＩＣチップ１２上のボンディングバッド１４と、リー
ドフレームの外部端子に接続されているボスト部１５と
を接続するようになっている。
金からなるリードフレームのダイパッド１１上にＩＣチ
ップ１２をＡｕ−３ｉ等の共晶や、へｇペースト等の導
電ペーストを用いて接合させ、その後、第５図に示され
るように、Ａｕ或いはＡ／などの金属細線１３を用いて
、ＩＣチップ１２上のボンディングバッド１４と、リー
ドフレームの外部端子に接続されているボスト部１５と
を接続するようになっている。
その後、トランスファー成形成いはインジェクション成
形によって、第６図に示されるような、の外形を有する
パッケージ１６を成形する。
形によって、第６図に示されるような、の外形を有する
パッケージ１６を成形する。
また、外部端子には半田（すず−鉛合金）或いは錫を電
気メッキ或いは溶融した半田浴、錫浴の中ヘディソピン
グしてメッキをし、その後、外部端子２０をそれぞれ独
立するように切断し、パッケージ１６の外形に沿って、
第１図に示すように、外部端子２０を加工する。
気メッキ或いは溶融した半田浴、錫浴の中ヘディソピン
グしてメッキをし、その後、外部端子２０をそれぞれ独
立するように切断し、パッケージ１６の外形に沿って、
第１図に示すように、外部端子２０を加工する。
以下、本発明の半導体装置の特徴について説明すると、
第１図乃至第３図に示されるに、このパッケージ１６は
断面が略楕円形をしており、かつ、その上端及び下端に
は平面部１７．１８が形成されており、その両側面から
下端の平面部１８に至る所定ピッチのタブ１９が設けら
れた柱状体をなしている。
第１図乃至第３図に示されるに、このパッケージ１６は
断面が略楕円形をしており、かつ、その上端及び下端に
は平面部１７．１８が形成されており、その両側面から
下端の平面部１８に至る所定ピッチのタブ１９が設けら
れた柱状体をなしている。
そして、外部端子２０はそのパッケージ１６の両側面の
タブ１９の間であって、そのパッケージ１６の下側の外
面に沿って折曲され、その先端部は第２図に示されるよ
うに、下端の平面部１８上にまで延設される。なお、タ
ブ１９は外部端子２０を曲げる方向の側面に外部端子の
間隙（ピンチと呼ぶ）と半ピツチずれるように配設され
ている。また、上端の平面部には、その半導体装置の機
種名が判別できるように捺印が付される。
タブ１９の間であって、そのパッケージ１６の下側の外
面に沿って折曲され、その先端部は第２図に示されるよ
うに、下端の平面部１８上にまで延設される。なお、タ
ブ１９は外部端子２０を曲げる方向の側面に外部端子の
間隙（ピンチと呼ぶ）と半ピツチずれるように配設され
ている。また、上端の平面部には、その半導体装置の機
種名が判別できるように捺印が付される。
一方、プラスチック（Ａ［ｌＳ樹脂、ポリサルフォン樹
脂、ＰＥＥＫ樹脂、ｐｐｓ樹脂）等で成形された機械本
体の筐体の内面にスクリーン印刷でパターンを印刷し、
その後、焼き付は等により回路配線を形成したり、或い
は既に回路配線が形成されているフレキシブルなフィル
ムを接着剤等により、接合する等の方法によって回路配
線を構成する。
脂、ＰＥＥＫ樹脂、ｐｐｓ樹脂）等で成形された機械本
体の筐体の内面にスクリーン印刷でパターンを印刷し、
その後、焼き付は等により回路配線を形成したり、或い
は既に回路配線が形成されているフレキシブルなフィル
ムを接着剤等により、接合する等の方法によって回路配
線を構成する。
次に、このような機械本体の筐体に形成された回路配線
に本発明の半導体装置を搭載する場合について説明する
。
に本発明の半導体装置を搭載する場合について説明する
。
前記した第７図に示されるように、筐体１のコーナ一部
であっても、本発明の半導体装置を用いることによって
、第１０図に示されるように、そのコーナ一部を生かし
、実装することができ、その接合の確認も充分に行うこ
とができる。更に、外部端子２０はパッケージ１６の外
形に沿って曲げられ、曲面になっているため、半田２１
の濡れる部分も大きくなり、接合強度も向上させること
ができる。
であっても、本発明の半導体装置を用いることによって
、第１０図に示されるように、そのコーナ一部を生かし
、実装することができ、その接合の確認も充分に行うこ
とができる。更に、外部端子２０はパッケージ１６の外
形に沿って曲げられ、曲面になっているため、半田２１
の濡れる部分も大きくなり、接合強度も向上させること
ができる。
また、前記した第８図に示されるように、半導体装置の
搭載部が湾曲している場合であっても、第１１図に示さ
れるように、回路配線４のマウントパッドに対して外部
端子２０が沿った形で接触するので、接合面積が大きく
なり、かつ、外部端子２０はパッケージ１６の外形に沿
って曲げられているので、マウントパッドとの接合部分
にバラツキを生じることが少ない、従って、安定した接
合が得られるようになる。また、半田２２の濡れる部分
も大きくなり、接合強度を高めることができる。
搭載部が湾曲している場合であっても、第１１図に示さ
れるように、回路配線４のマウントパッドに対して外部
端子２０が沿った形で接触するので、接合面積が大きく
なり、かつ、外部端子２０はパッケージ１６の外形に沿
って曲げられているので、マウントパッドとの接合部分
にバラツキを生じることが少ない、従って、安定した接
合が得られるようになる。また、半田２２の濡れる部分
も大きくなり、接合強度を高めることができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、半導体
装置のパッケージの外形を断面が略楕円形で柱状体に成
形し、かつ、外部端子が横ヘズレないようにその側面に
タブを設け、更に、その外形に沿って外部端子を曲げ加
工するようにしたので、（１）機械本体の内面に施され
た回路配線のうち、コーナ一部への接合が可能であり、
また、安定した接合強度を得ることができる。
装置のパッケージの外形を断面が略楕円形で柱状体に成
形し、かつ、外部端子が横ヘズレないようにその側面に
タブを設け、更に、その外形に沿って外部端子を曲げ加
工するようにしたので、（１）機械本体の内面に施され
た回路配線のうち、コーナ一部への接合が可能であり、
また、安定した接合強度を得ることができる。
（２）搭載部が湾曲している場合、マウントパッドに対
して半導体装置の外部端子が沿った形で接合することが
でき、そのため、半田の濡れ面積も広げることができ、
安定した接合強度を有する実装を行うことができる。
して半導体装置の外部端子が沿った形で接合することが
でき、そのため、半田の濡れ面積も広げることができ、
安定した接合強度を有する実装を行うことができる。
従って、搭載部が特殊な場合にも実装を適切に行うこと
ができることになり、更なる高密度実装を行うことがで
きる。
ができることになり、更なる高密度実装を行うことがで
きる。
第１図は本発明の実施例を示す半導体装置の斜視図、第
２図はその断面図、第３図はその要部拡大斜視図、第４
図はＩＣチップとリードフレームの斜視図、第５図はＩ
Ｃチップとリードフレームの外部端子の接続部の部分斜
視図、第６図は外部端子の加工前の状態を示す斜視図、
第７図はコーナ一部を有する搭載部の斜視図、第８図は
湾曲部を有する搭載部の斜視図、第９図は第８図におけ
る従来の半導体装置の実装状態を示す部分断面図、第１
０図は本発明の半導体装置のコーナ一部を有する搭載部
への実装状態を示す断面図、第１１図は本発明の半導体
装置の湾曲部を有する搭載部への実装状態を示す断面図
である。 １１・・・ダイパッド、１２・・・ＩＣチップ、１３・
・・金属細線、１４・・・ポンディングパッド、１５・
・・ボスト部、１６・・・パッケージ、１７・・・上端
の平面部、１８・・・下端の平面部、１９・・・タブ、
２０・・・外部端子、２１．２２・・・半田。 特許出願人 沖電気工業株式会社 代 理 人 弁理士 清 水 守、＠ｚ−ａｆ
ｉ ＋＝ｔｌｆ、ｓ千ｔ−（炙りｎ＃Ｉｔ１２１第１図 第３図
２図はその断面図、第３図はその要部拡大斜視図、第４
図はＩＣチップとリードフレームの斜視図、第５図はＩ
Ｃチップとリードフレームの外部端子の接続部の部分斜
視図、第６図は外部端子の加工前の状態を示す斜視図、
第７図はコーナ一部を有する搭載部の斜視図、第８図は
湾曲部を有する搭載部の斜視図、第９図は第８図におけ
る従来の半導体装置の実装状態を示す部分断面図、第１
０図は本発明の半導体装置のコーナ一部を有する搭載部
への実装状態を示す断面図、第１１図は本発明の半導体
装置の湾曲部を有する搭載部への実装状態を示す断面図
である。 １１・・・ダイパッド、１２・・・ＩＣチップ、１３・
・・金属細線、１４・・・ポンディングパッド、１５・
・・ボスト部、１６・・・パッケージ、１７・・・上端
の平面部、１８・・・下端の平面部、１９・・・タブ、
２０・・・外部端子、２１．２２・・・半田。 特許出願人 沖電気工業株式会社 代 理 人 弁理士 清 水 守、＠ｚ−ａｆ
ｉ ＋＝ｔｌｆ、ｓ千ｔ−（炙りｎ＃Ｉｔ１２１第１図 第３図
Claims (2)
- （１） （ａ）断面が略楕円形であり、その側面から下端部まで
延びる所定のピッチのタブを有する柱状体をなすパッケ
ージと、 （ｂ）該パッケージの両側から導出されて、前記タブ間
の外面に沿って折曲され、下端部上まで延設される外部
端子とを具備するようしたことを特徴とする半導体装置
。 - （２）前記パッケージの上端部及び下端部には平面部を
形成してなる特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169787A JPS63239965A (ja) | 1987-03-27 | 1987-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169787A JPS63239965A (ja) | 1987-03-27 | 1987-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63239965A true JPS63239965A (ja) | 1988-10-05 |
Family
ID=13467994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169787A Pending JPS63239965A (ja) | 1987-03-27 | 1987-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63239965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566054A (en) * | 1994-07-19 | 1996-10-15 | Nec Corporation | Outside-insulated electronic element of cubic chip type storable in a disk package |
-
1987
- 1987-03-27 JP JP7169787A patent/JPS63239965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566054A (en) * | 1994-07-19 | 1996-10-15 | Nec Corporation | Outside-insulated electronic element of cubic chip type storable in a disk package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0570316B2 (ja) | ||
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| KR100277509B1 (ko) | 전자부품탑재용기판 | |
| JPS63239965A (ja) | 半導体装置 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
| JP2750595B2 (ja) | 表面実装用電子部品の接続部材 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPS59172290A (ja) | 両面印刷配線板の接続方法 | |
| JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JP2531060B2 (ja) | 印刷配線板の製造方法 | |
| JPS62213224A (ja) | 電子部品 | |
| KR0123425B1 (ko) | 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법 | |
| JPS59113652A (ja) | フラツトパツケ−ジｉｃ | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH07249725A (ja) | 表面実装型電子部品 | |
| JPH09172128A (ja) | 集積回路の実装構造 | |
| JPH06176811A (ja) | 接続用の導電性部品 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH04199739A (ja) | 半導体装置用リードフレーム | |
| JPH08222826A (ja) | プリント配線基板 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JPS63265496A (ja) | 電子回路モジュール及びその製造方法 |