KR20000022103A - Ni-b 도금층을 가진 c4 기판 접점 패드 - Google Patents

Ni-b 도금층을 가진 c4 기판 접점 패드 Download PDF

Info

Publication number
KR20000022103A
KR20000022103A KR1019980710513A KR19980710513A KR20000022103A KR 20000022103 A KR20000022103 A KR 20000022103A KR 1019980710513 A KR1019980710513 A KR 1019980710513A KR 19980710513 A KR19980710513 A KR 19980710513A KR 20000022103 A KR20000022103 A KR 20000022103A
Authority
KR
South Korea
Prior art keywords
substrate
nickel
layer
integrated circuit
gold
Prior art date
Application number
KR1019980710513A
Other languages
English (en)
Other versions
KR100326347B1 (ko
Inventor
어미트 반살리
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20000022103A publication Critical patent/KR20000022103A/ko
Application granted granted Critical
Publication of KR100326347B1 publication Critical patent/KR100326347B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

패키지 기판(14)의 접점 패드(16)상에 니켈-붕소(Ni-B)층(26)을 가지며, 기판(14)의 핀(20)상에 니켈-인(Ni-P)층(36)을 가진 플립 칩 집적 회로 패키지(10). 금박층(28)이 니켈층 위에 도금되어 있다. 복수의 납땜 범프(30)를 가진 집적 회로(12)는 기판(14)의 접점 패드(16)상에 도금된다. 패키지(10)는 집적 회로(12)를 기판(14)에 부착하는 납땜 조인트로 납땜 범프(30), 금, 및 니켈-붕소를 리플로잉하도록 가열된다. 전형적으로, 패키지(10)는 핀(20)을 인쇄 회로 기판(23)에 납땜함으로써 인쇄 회로 기판(23)에 시핑되어 장착된다.

Description

ＮＩ-Ｂ 도금층을 가진 Ｃ4 기판 접점 패드
집적 회로는 전형적으로 인쇄 회로 기판에 납땜된 패키지에 의해 보호된다. 걸-윙(gull-wing), 핀 그리드 어레이, 및 일반적으로 "C4" 또는 "플립 칩(flip chip)"으로 불리우는 패키지를 포함하여 다양한 유형의 패키지가 개발되었다. 플립 칩 패키지는 패키지의 기판에 장착된 표면인 집적 회로 다이를 포함한다. 집적 회로에는 다이의 다이 패드로부터 뻗어 있는 복수의 납땜 범프(bump)가 제공되어 있다. 다이와 납땜 범프는 기판의 대응 접점 패드상에 배치되어 있다. 납땜 범프는 다이 패드를 접점 패드에 접속하도록 리플로잉(reflowing)되어 있다. 인쇄 회로 기판에 납땜될 수 있는 복수의 핀이 기판의 하부 표면에서 뻗어 나와 있다.
접점 패드와 기판의 핀은 전형적으로 텅스텐과 구리 물질로 각각 구성되어 있다. 텅스텐과 구리 물질의 부식을 막기 위해 핀과 패드상에 금박층이 도금되어 있다. 초기에, 니켈-인(Ni-P)의 중간층이 금의 접착을 증가시키기 위해 구리와 텅스텐위에 도금되어 있다. 그 니켈-인은 플립 칩 패키지의 범프 위치에 상대적으로 깨지기 쉬운 납땜 조인트를 형성할 수 있다는 것을 알았다. 깨지기 쉬운 납땜 조인트는 패키지 조립체의 보전성을 감소시키고 깨뜨리는 경향이 있다. 종래의 패키지보다 더 유연한 범프 납땜 조인트를 가진 플립 칩 패키지를 제공하는 것이 바람직 할 수 있다.
발명의 개요
본 발명은 패키지 기판의 접점 패드상에 니켈-붕소(Ni-B)층을 가지며, 기판의 핀상에 니켈-인(Ni-P)층을 가진 플립 칩 인쇄 회로 패키지이다. 금박층이 니켈층위에 도금되어 있다. 복수의 납땜 범프를 가진 집적 회로는 기판의 접점 패드상에 도금된다. 패키지는 집적 회로를 기판에 부착하는 납땜 조인트로 납땜 범프, 금, 및 니켈-붕소를 리플로잉하도록 가열된다. 그 다음, 패키지는 핀을 인쇄 회로 기판에 납땜함으로써 인쇄 회로 기판에 장착된다.
본 발명은 집적 회로 패키지를 도금하는 방법에 관한 것이다.
본 발명의 목적과 잇점은 당업자가 다음의 상세한 설명과 첨부한 도면을 검토한 후에 보다 쉽게 알 수 있을 것이다.
도 1은 본 발명의 집적 회로 패키지의 단면도;
도 2는 패키지의 기판을 도금하는 공정을 도시하는 개략도.
특히 참조 부호에 의해 도면을 참조하면, 도 1은 본 발명의 집적 회로 패키지(10)를 도시하고 있다. 패키지(10)는 기판(14)에 장착된 집적 회로(12)를 포함하고 있다. 집적 회로(12)는 전형적으로 마이크로 프로세서이다. 집적 회로(12)가 도시되고 설명되었지만, 패키지(10)는 임의의 전기 디바이스를 포함할 수 있다는 것을 알 수 있다. 기판(14)은 전형적으로 함께 소성된 세라믹 물질로 구성되어 있다. 함께 소성된 세라믹 공정이 도시되고 설명되어 있지만, 기판(14)은 인쇄 회로 기판과 같이 다른 공정과 물질로 구성될 수 있다는 것을 알 수 있다.
패키지(10)는 기판(14)의 상부면(18)상에 위치한 복수의 접점 패드(16)와 기판(14)의 하부면(22)으로부터 뻗어 있는 복수의 핀(20)을 가지고 있다. 전형적으로, 기판(14)은 접점 패드(16)를 핀(20)에 전기적으로 접속하는 복수의 바이어스 및 루팅(routing)층(도시 생략)을 가지고 있다. 최종 조립체에서, 접점 패드(16)는 집적 회로(12)에 납땜되어 있다. 핀(20)은 외부 인쇄 회로 기판(23)에 접속되어 있다. 기판(14)은 집적 회로(12)를 인쇄 회로 기판(22)에 연결하는 콘딧(conduit)을 제공한다. 전형적으로, 집적 회로(12)는 기판(14)에 장착된 후 캡슐제(도시 생략)로 싸이게 된다.
접점 패드(16)는 전형적으로 텅스텐(W)물질로 형성되는 베이스(24)를 가지고 있다. 텅스텐은 니켈-붕소(Ni-B)층(26)으로 커버되어 있다. Ni-B층은 금(Au)박층(28)으로 커버되어 있다. 그 금박층(28)은 Ni-B층(26)의 산화를 방지한다. 니켈-붕소층(26)은 접점 패드에서의 납땜의 습윤(접착)을 가능하게 한다.
집적 회로(12)는 회로(12)의 다이 패드로부터 뻗어 있는 복수의 납땜 범프(30)를 가지고 있다. 납땜 범프(30)는 기판(14)의 접점 패드상에 배치되어 있다. 패키지는 가열되어서 납땜, 금, 니켈-붕소를 리플로잉하고, 집적 회로(12)를 기판(14)에 부착하는 복수의 납땜 조인트를 형성한다. 니켈-붕소 도금은 종래의 니켈-인 도금만큼 납땜 조인트의 유연성을 감소시키지 않는다는 것을 알게 되었다. Ni-B 도금은 Ni-P보다 Au에서 보다 낮은 접착성을 가지고 있지만, Au보다 Ni-B의 낮은 접착성은 조립된 패키지(10)에서 중요 요인은 아니기 때문에, 금은 다이 장착 과정동안에 납땜 조인트로 녹아들어간다.
핀(20)은 전형적으로 외부금박층(34)을 가진 구리 또는 코바(Kovar) 물질(32)로 구성되어 있다. 금의 접착성을 향상시키기 위해, 핀(20)에 니켈-인(Ni-P)의 중간층(36)이 제공된다. 강한 접착성의 Ni-P(36)은 금을 보유하고, 장착과 패키지의 다음 조립동안에 핀(20)의 부식을 방지한다.
도 2a-j는 접점 패드(16)상에 Ni-P를 그리고 핀(20)상에 Ni-P를 도금하는 공정을 도시하고 있다. 기판(14)은 전형적으로 종래의 전도 물질층과 세라믹 테이프로 만들어지고, 그 다음, 도 2a에 도시된 바와 같이 함께 소성된다. 접점 패드(16)는 기판(14)의 상부면에 형성된다. 그 다음, 도 2b에 도시된 바와 같이, 소성된 기판(14)은 Ni-B의 무전해질 배스(bath)(40)에 배치된다. 그 배스는 Ni-B층을 접점 패드(16)상에 도금한다. 바람직한 실시예에서, Ni-B층은 3∼5 미크론 두께이다.
도 2c와 도2d에 도시된 바와 같이, 기판(14)은 소결되고, 핀(20)은 보통 납땜 기술로 하부면에 부착된다. 도 2e에 도시된 바와 같이, 기판(14)과 핀(20)은 금의 무전해질 배스(42)에 배치된다. 배스(42)는 금박층을 접점 패드(16)와 핀(20)상에 도금한다. 바람직한 실시예에서, 금박층은 3∼12 미크론 두께이다. 도 2f와 도 2g에 도시된 바와 같이, 기판(14)의 상부면은 마스킹 물질(44)로 커버되고, 핀(20)은 도구 지그(46)내에 배치된다. 도 2h에 도시된 바와 같이, 마스크 기판과 지그는 핀(20)으로부터 금을 제거하는 부식액 배스(48)에 넣어진다.
도 2i에 도시된 바와 같이, 기판(14)은 전해질 배스에 배치되어 핀을 Ni-P와 금으로 도금한다. 도 2j에 도시된 바와 같이, 도금 공정후, 마스크와 지그는 집적 회로가 기판(14)에서 조립될 수 있도록 제거된다. 무전해질 도금과 전해질 도금 공정은 접점 패드(16)와 핀(20)을 도금하는 것에 대하여 각각 도시되고 설명되었지만, 그 공정은 임의의 도금공정에 대해 무전해질 배스 또는 전해질 배스중 하나를 이용할 수 있다는 것을 알 수 있다. 제조 원가의 감소로 인해 접점 패드(16)에 대해 무전해질 도금이 바람직하다. 무전해질 도금의 보다 낮은 접착성은, 패드의 Ni-B와 Au는 집적 회로(12)의 납땜 조인트로 리플로잉되기 때문에, 접점 패드에 대하여 절대적인 것은 아니다. 전해질 배스는 전해질 공정의 보다 강한 접착성으로 인해 핀(20)에 대하여 바람직하다. 핀의 Ni-P와 Au는 패키지의 수명동안 유지되어야 한다.
특정 실시예가 첨부한 도면으로 설명되고 도시되었지만, 이러한 실시예는 광범위한 발명에서 거의 예시적이고 제한적이지 않고, 본 발명은 당업자에 의해 여러 다른 수정이 가능하기 때문에, 도시되고 설명된 특정 구성과 배열에 제한되지 않는 다는 것을 알 수 있다.

Claims (15)

  1. 제 1 표면 및 반대쪽에 제 2 표면을 가지며, 니켈-붕소층과 금박층을 가진 복수의 접점 패드가 상기 제 1 표면상에 위치한 기판; 및
    상기 기판의 상기 제 2 표면으로부터 뻗어 있으며, 니켈-인층과 금박층을 가진 복수의 핀을 포함하고 있는 것을 특징으로 하는 집적 회로 패키지.
  2. 제 1 항에 있어서, 상기 접점 패드는 텅스텐 물질을 포함하는 것을 특징으로 하는 집적 회로 패키지.
  3. 제 2 항에 있어서, 상기 핀은 구리 물질로 구성되는 것을 특징으로 하는 집적 회로 패키지.
  4. 제 3 항에 있어서, 상기 기판은 함께 소성된 세라믹 물질로 구성되는 것을 특징으로 하는 집적 회로 패키지.
  5. 제 1 표면 및 반대쪽에 제 2 표면을 가지며, 상기 제 1 표면에 위치한 복수의 접점 패드를 가진 기판; 및
    상기 기판의 상기 제 2 표면으로부터 뻗어 있으며, 니켈-인층과 금박층을 가진 복수의 핀;
    상기 집적 회로의 하부면에 위치한 복수의 다이 패드를 가진 집적 회로; 및
    상기 기판의 상기 접점 패드에 상기 다이 패드를 부착하며, 붕소, 니켈, 및 금을 포함하는 복수의 납땜 조인트를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  6. 제 5 항에 있어서, 상기 접점 패드는 텅스텐 물질을 포함하는 것을 특징으로 하는 집적 회로 패키지.
  7. 제 6 항에 있어서, 상기 핀은 구리 물질로 구성되는 것을 특징으로 하는 집적 회로 패키지.
  8. 제 7 항에 있어서, 상기 기판은 함께 소성된 세라믹 물질로 구성되는 것을 특징으로 하는 집적 회로 패키지.
  9. a) 복수의 접점 패드를 가진 기판을 제공하는 단계;
    b) 니켈-붕소층을 상기 접점 패드에 입히는 단계; 및
    c) 금박층을 상기 니켈-붕소층에 입히는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
  10. 제 9 항에 있어서, 복수의 핀을 상기 기판에 부착하고, 니켈-인층을 상기 핀에 입히고, 금박층을 상기 니켈-인층에 입히는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
  11. 제 9 항에 있어서, 상기 니켈-붕소와 금이 리플로잉되어 집적 회로가 상기 기판에 부착되도록, 상기 집적 회로를 상기 기판상에 배치하는 단계와, 상기 접점 패드를 가열하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
  12. a) 복수의 접점 패드를 가진 기판을 제공하는 단계;
    b) 니켈-붕소층을 상기 접점 패드상에 도금하는 단계;
    c) 복수의 핀을 상기 기판에 부착하는 단계;
    d) 금박층을 상기 핀과 상기 니켈-붕소층 위에 도금하는 단계;
    e) 상기 접점 패드를 마스킹하는 단계;
    f) 상기 금을 상기 핀에서 제거하는 단계;
    g) 니켈-인층을 상기 핀에 도금하는 단계;
    h) 금박층을 상기 니켈-인층 위에 도금하는 단계; 및
    i) 상기 마스크를 상기 접점 패드에서 제거하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
  13. 제 12 항에 있어서, 상기 접점 패드는 무전해질 배스에서 상기 니켈-붕소층으로 도금되는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
  14. 제 13 항에 있어서, 상기 핀은 전해질 배스에서 상기 니켈-인층으로 도금되는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
  15. 제 14 항에 있어서, 상기 핀은 상기 기판에 납땜되는 것을 특징으로 하는 집적 회로 패키지 구성 방법.
KR1019980710513A 1996-06-24 1997-05-27 Ni-b도금층을가진c4기판접점패드 KR100326347B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/669,619 1996-06-24
US08/669,619 1996-06-24
US08/669,619 US5757071A (en) 1996-06-24 1996-06-24 C4 substrate contact pad which has a layer of Ni-B plating
PCT/US1997/009060 WO1997050126A1 (en) 1996-06-24 1997-05-27 A c4 substrate contact pad which has a layer of ni-b plating

Publications (2)

Publication Number Publication Date
KR20000022103A true KR20000022103A (ko) 2000-04-25
KR100326347B1 KR100326347B1 (ko) 2002-05-09

Family

ID=24687035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710513A KR100326347B1 (ko) 1996-06-24 1997-05-27 Ni-b도금층을가진c4기판접점패드

Country Status (6)

Country Link
US (2) US5757071A (ko)
KR (1) KR100326347B1 (ko)
AU (1) AU3146197A (ko)
DE (1) DE19781558B4 (ko)
GB (1) GB2332093B (ko)
WO (1) WO1997050126A1 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
TW396462B (en) 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
US6259161B1 (en) * 1999-06-18 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same
US6805278B1 (en) 1999-10-19 2004-10-19 Fci America Technology, Inc. Self-centering connector with hold down
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
FR2818088B1 (fr) * 2000-12-11 2003-02-28 Air Liquide Procede de realisation d'une brasure entre des billes metalliques d'un composant electronique et des plages d'accueil d'un circuit et four de brasage pour la mise en oeuvre de ce procede
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6791845B2 (en) * 2002-09-26 2004-09-14 Fci Americas Technology, Inc. Surface mounted electrical components
US7242097B2 (en) 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US20050199117A1 (en) * 2004-03-12 2005-09-15 Quinn Timothy D. Tool adaptor for use with a reciprocating saw
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
WO2011163599A2 (en) * 2010-06-24 2011-12-29 Indium Corporation Metal coating for indium bump bonding
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2201542B1 (ko) * 1972-10-02 1977-09-09 Bendix Corp
US3904461A (en) * 1972-10-02 1975-09-09 Bendix Corp Method of manufacturing solderable thin film microcircuit with stabilized resistive films
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
JPS59155950A (ja) * 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
JP2552159B2 (ja) * 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
DE3885834T2 (de) * 1987-09-24 1994-04-28 Toshiba Kawasaki Kk Lötstelle und Verfahren zu ihrer Bewerkstelligung.
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
JPH0359972A (ja) * 1989-07-27 1991-03-14 Yazaki Corp 電気接点
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5583073A (en) * 1995-01-05 1996-12-10 National Science Council Method for producing electroless barrier layer and solder bump on chip
JPH08306816A (ja) * 1995-04-28 1996-11-22 Sumitomo Metal Ind Ltd 電極パッド

Also Published As

Publication number Publication date
AU3146197A (en) 1998-01-14
WO1997050126A1 (en) 1997-12-31
US5757071A (en) 1998-05-26
GB9827382D0 (en) 1999-02-03
KR100326347B1 (ko) 2002-05-09
GB2332093B (en) 2000-11-29
US5893725A (en) 1999-04-13
GB2332093A (en) 1999-06-09
DE19781558T1 (de) 1999-05-12
DE19781558B4 (de) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
US5367435A (en) Electronic package structure and method of making same
US5668405A (en) Semiconductor device with a film carrier tape
US5317479A (en) Plated compliant lead
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US4724472A (en) Semiconductor device
US6574113B2 (en) Electronic package with stacked connections and method for making same
US6524351B2 (en) Semiconductor device mounting jig
US20020119596A1 (en) Semiconductor device including edge bond pads and methods
JPH0410240B2 (ko)
US6486551B1 (en) Wired board and method of producing the same
EP1571706A1 (en) Electronic device
KR100277509B1 (ko) 전자부품탑재용기판
US6019274A (en) Semiconductor device and mounting method therefor
JP3585806B2 (ja) ピン付き配線基板
GB2368462A (en) Mounting Structure of Semiconductor Package
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH08236911A (ja) ボール状外部接続端子の構造
JPH02122556A (ja) 半導体装置の実装方法
JP2004172425A (ja) 電子装置
JP3067364B2 (ja) 金属突起電極付き半導体装置
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JPH1065307A (ja) 電子部品、回路基板及び実装方法
KR20010096609A (ko) 솔더볼의 장전, 실장방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee