JP4273598B2 - Bga型パッケージを搭載する回路基板 - Google Patents
Bga型パッケージを搭載する回路基板 Download PDFInfo
- Publication number
- JP4273598B2 JP4273598B2 JP33122599A JP33122599A JP4273598B2 JP 4273598 B2 JP4273598 B2 JP 4273598B2 JP 33122599 A JP33122599 A JP 33122599A JP 33122599 A JP33122599 A JP 33122599A JP 4273598 B2 JP4273598 B2 JP 4273598B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit board
- hole
- bga
- bga package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置たとえばBGA(ボールグリッドアレイ)型パッケージを実装してなる回路基板に関する。
【0002】
【従来の技術】
近年、高密度実装技術の進展により、従来型のQFP(クワッドフラットパッケージ)に代わりCSP(チップスケールパッケージ)やBGAが普及してきている。CSPやBGAはQFPのようにパッケージ周囲に端子を持つのではなく、パッケージ下面に格子状にはんだが端子として配置されているのが特徴で、QFPに比べて、同じ端子数でもパッケージ面積を縮小できるなどの利点がある。
【0003】
しかし実装後のパッケージが機器の使用に伴い繰り返しの温度変化を受けると、構成部材の熱膨張係数の違いから熱応力が生じる。
QFPは周囲のリード端子で応力を緩和しはんだ接合部に応力がかかりにくいのに対して、CSPやBGAは応力緩和構造を持たないため、はんだ接合部に応力が集中し、QFPと比較して早期にはんだクラックが生じてしまう。
【0004】
はんだ接合部への応力集中を低減するいくつかの提案として、パッケージに応力吸収構造を付与したものや、特開平6−326211号公報のように実装後のパッケージと回路基板の間に樹脂を浸透、硬化させ、応力を分散させるものがある。
【0005】
特開平6−326211号公報には、パッケージの回路基板もしくはパッケージを実装する回路基板に貫通穴を設ける案が示されているが、これは樹脂封止の際の作業性向上や、貫通穴を利用したパッケージと基板間の距離の計測ないしは制御を主目的としたものである。同特許の後半に熱応力に関して若干言及しているものの、効果については具体的に記述していない。この点で応力緩和を主たる目的とした本特許とは異なる。
【0006】
また、特開平7−147481号公報には、BGAの隅もしくは回路基板にスルーホールを設けて位置決めないしは信頼性向上を図っているが、スルーホールをはんだ付けに用いる点が本特許と異なる。
【0007】
また、特開平11−40901号公報には、パッケージの周囲にあたる回路基板にスリット穴を設ける構造を提案しているが、この目的はパッケージの熱が周囲に拡散することを防ぐものであり、この点で応力緩和を主たる目的とした本特許とは異なる。
【0008】
【発明が解決しようとする課題】
パッケージに応力吸収構造をもたせた場合、効果はそのパッケージに限られる。また、実装後に樹脂で補強する方法では工数が増大し、リペアが困難という課題を有していた。
【0009】
そこで、本発明ではパッケージの構造によらず、また特別な追加工程を必要とせず、パッケージの実装信頼性を向上させることができる実装構造を提供するものである。
【0010】
【課題を解決するための手段】
この課題を解決するために本発明の半導体装置(パッケージ)を搭載(実装)した回路基板は、パッケージが搭載されている領域付近に応力を吸収する複数の貫通孔または鈎形スリットを回路基板に穿設する構成とした。
【0011】
基本的に、はんだクラックの要因となる熱応力は、回路基板とパッケージの熱膨張率の違いによる変形量の差から生じるものである。パッケージの変形に回路基板の変形が追随できない分が、変形量の差となって応力を生じる。
【0012】
仮に、回路基板のパッケージが搭載されている領域を切り離し、浮島構造にすることが出来れば、浮島構造となった回路基板はパッケージの変形に自由に追随し、パッケージと回路基板との変形差は極めて小さくなる。
【0013】
実際には回路基板を完全に浮島にすることは出来ない。本発明はそれに近い状態を実現するため、回路基板上の配線に支障が出ない範囲でより多くの貫通孔やスリットを穿設する構成とした。
即ち、パッケージの略中央部下面と中央部以外の両方に貫通孔やスリットを穿設して、回路基板の一部を擬似的な浮島構造としたものである。
【0014】
また、パッケージの各はんだ付け部の応力は、一律ではなく分布がある。例えば、図2のような電極配置とシリコンチップサイズのパッケージの場合、熱応力解析から、最大応力は図中の二重丸で示した電極に生じることが分かった。
さらに、はんだクラックは最大応力を生じる箇所から最初に発生するので、信頼性向上のためには最大応力の値を低減する必要がある。
従って、本発明により回路基板に擬似的な浮島構造を設ける場合も、最大応力を生じる箇所が浮島に含まれるよう配慮した。
【0015】
即ち、図2に示す電極配置において、最大応力を生じる箇所が図中の二重丸で示した電極であるようなパッケージの場合は、貫通孔を中央部と、余白部すなわちパッケージの外形よりわずかに小さい正方形状に配置するのが効果的である。
【0016】
また、図4に示す電極配置のパッケージの場合は、貫通孔を中央部と、パッケージの外側すなわちパッケージの外形よりわずかに大きい正方形状に、配置するのが効果的である。この場合は、図5のように外側の貫通孔の代わりに鈎形のスリットを穿設しても同様の効果が得られる。
【0017】
上記構成により回路基板がパッケージの変形に追随しやすくなり、機器の使用に伴い発生する熱応力を緩和することで、はんだ接合部にかかる応力を低減することが出来、実装後の信頼性を向上させることが出来る。
【0018】
【発明の実施の形態】
本発明は、穿孔した複数の貫通孔を塞ぐごとくBGA型パッケージを搭載してなり、前記貫通孔を前記BGAパッケージの略中央部下面とその周辺に配設したことを特徴とする半導体装置を実装した回路基板であり、回路基板が変形しやすくなり、機器の使用に伴い発生する熱応力を緩和することで、はんだ接合部にかかる応力を低減することが出来、実装後の信頼性を向上させられるという作用を有する。
【0019】
上記構成において、中央部以外の貫通孔は電極の配置にあわせて、BGAパッケージの外形よりわずかに小さい、またはわずかに大きい正方形状に配置することできる。
【0020】
また、中央部以外の貫通孔に代え、BGAパッケージの四隅近傍に鈎形のスリットをそれぞれ穿設しても同等の効果を発揮できる。
【0021】
【実施例】
以下、本発明の実施例における半導体装置を実装した回路基板について、図面を用いて説明する。
【0022】
(実施例1)
図1は本発明の第1の実施例における半導体装置(パッケージ)を実装した回路基板の要部断面図、図2は本発明の第1の実施例における回路基板の上面図を示す。図1、図2において、符号1はパッケージ、2は回路基板、3は貫通孔、4ははんだ接合部5ははんだ付け用の電極である。なお、図5は従来の半導体装置を実装した回路基板の側面図であって、貫通孔を備えていない。
【0023】
本発明の第1の実施例における半導体装置を実装した回路基板2は、図2に示す電極配置を構成している。外周から2列目と3列目の間、および中央部に余白が存在する。
そこで、中央部に大きな直径の貫通孔と、パッケージの外形よりわずかに小さい内側に,正方形状に複数の小さな直径の貫通穴を所定ピッチ毎に穿設した。
【0024】
この場合、一例として大きい方の貫通孔直径を4.8mm、小さい方の貫通孔直径を0.4mm,配設ピッチを1.6mm程度とした。
前記2種類の貫通孔の直径は回路基板の配線に支障が出ない範囲で、かつ、回路基板の強度に致命的な欠陥を与えない範囲で出来るだけ大きくするのが望ましい。
【0025】
各構成要素の仕様を表1に示す。
【0026】
【表1】
【0027】
図1、図2の実装構造と図5の従来構造とを比較するために−40℃〜+125℃の温度サイクル試験を行った。
【0028】
その結果を図6に示した。図5に示す従来構造の半導体装置を実装した回路基板では1000サイクル付近ではんだクラックが発生した。これに対し、実施例1の構成では1100サイクル付近まではんだクラックが発生せず、信頼性が向上したことを確認できた。
【0029】
(実施例2)
図3は本発明の第2の実施例における半導体装置を実装する回路基板の上面図を示す。図3において、符号32は回路基板、33は貫通孔、5ははんだ付け用の電極である。
【0030】
実施例2において、回路基板32の電極配置を図3に示す。この場合の回路基板32は中央部にのみ余白が存在する。そこで、図3に示したように、中央部と、搭載するパッケージよりわずかに大きい外側に正方形状に複数の貫通孔を穿設した。
この場合、大きい方の貫通孔直径を4.8mm、小さい方の貫通孔直径を0.4mm,配設ピッチを1.6mm程度とした。前記2種類の貫通孔の直径は回路基板32の配線に支障が出ない範囲で、なおかつ、回路基板の強度に致命的な欠陥を与えない範囲で出来るだけ大きくするのが望ましい。
【0031】
各構成要素の仕様は実施例1の場合と同じである。図3の実装構造の効果を確認するために−40℃〜+125℃の温度サイクル試験を行った。
【0032】
その結果を図7に示した。貫通孔を穿設していない回路基板構成では1100サイクル付近ではんだクラックが発生したのに対し、図4の構成では1200サイクル付近まではんだクラックが発生せず、信頼性が向上したことを確認できた。
【0033】
(実施例3)
図4は本発明の第3の実施例における半導体装置を実装する回路基板の上面図であり、図4において符号2は回路基板、53は貫通孔、5ははんだ付け用の電極である。
【0034】
実施例3の場合は、実施例2の正方形状に配置した貫通孔に代え、図4に示したように、パッケージの外側の四隅付近に鈎形のスリット9をそれぞれ4カ所に穿設したものである。中央部の貫通孔53直径を4.8mm、鈎形スリット9の一辺の長さを3mm,スリット幅を0.4mm程度とした。
前記貫通孔53の直径およびスリット9の形状寸法は回路基板52の配線に支障が出ない範囲で、なおかつ、回路基板52の強度に致命的な欠陥を与えない範囲で出来るだけ大きくするのが望ましい。
【0035】
各構成要素の仕様は実施例1、2と同じである。図4の実装構造の効果を確認するために−40℃〜+125℃の温度サイクル試験を行った。その結果を図8に示した。貫通孔を穿設していない回路基板構成では1100サイクル付近ではんだクラックが発生したのに対し、図4の構成では1200サイクル付近まではんだクラックが発生せず、信頼性が向上したことを確認できた。
【0036】
【発明の効果】
以上のように本発明によれば、パッケージの種類によらず、また特別な追加工程を必要とせず、パッケージの実装信頼性を向上させるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置を実装した回路基板の要部断面図
【図2】本発明の第1の実施例における回路基板の上面図
【図3】本発明の第2の実施例における回路基板の上面図
【図4】本発明の第3の実施例による回路基板の上面図
【図5】従来の実装構造の側面図
【図6】本発明の第1の実施例における温度サイクル試験結果の特性図
【図7】本発明の第2の実施例における温度サイクル試験結果の特性図
【図8】本発明の第3の実施例における温度サイクル試験結果の特性図
【符号の説明】
1 パッケージ
2、32,52 回路基板
3、33,53 貫通孔
4 はんだ接合部
5 電極
6 パッケージ外形
7 最大応力発生電極
8 シリコンチップ外形
9 鈎形スリット
Claims (4)
- BGAパッケージの電極ランドより大きな面積の第1の貫通孔を前記BGAパッケージのシリコンチップの略中央部下面に配置し、前記BGAパッケージの電極ランドとほぼ同等の大きさの複数の第2の貫通孔を前記BGAパッケージのシリコンチップの外周下面に配設し、前記第1の貫通孔及び前記第2の貫通孔以外の部分に電極ランドを配置したことを特徴とするBGA型パッケージを搭載する回路基板。
- 前記第2の貫通孔を、前記BGAパッケージの外形より内側に矩形状に配置したことを特徴とする請求項1記載のBGA型パッケージを搭載する回路基板。
- 前記第2の貫通孔を、前記BGAパッケージの外形より外側に矩形状に配置したことを特徴とする請求項1記載のBGA型パッケージを搭載する回路基板。
- BGAパッケージの電極ランドより大きな面積の第1の貫通孔を前記BGAパッケージのシリコンチップの略中央部下面に配置し、前記BGAパッケージの電極ランドとほぼ同等の幅の鈎形の第2の貫通孔を前記BGAパッケージの四隅近傍にそれぞれ配設し、前記第1の貫通孔及び前記第2の貫通孔以外の部分に電極ランドを配置したことを特徴とするBGA型パッケージを搭載する回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33122599A JP4273598B2 (ja) | 1999-11-22 | 1999-11-22 | Bga型パッケージを搭載する回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33122599A JP4273598B2 (ja) | 1999-11-22 | 1999-11-22 | Bga型パッケージを搭載する回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001148548A JP2001148548A (ja) | 2001-05-29 |
JP4273598B2 true JP4273598B2 (ja) | 2009-06-03 |
Family
ID=18241302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33122599A Expired - Fee Related JP4273598B2 (ja) | 1999-11-22 | 1999-11-22 | Bga型パッケージを搭載する回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4273598B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917643B2 (en) | 1996-09-12 | 2011-03-29 | Audible, Inc. | Digital information library and delivery system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039033A (ja) * | 2010-08-11 | 2012-02-23 | Clarion Co Ltd | 電子回路基板、ナビゲーション装置 |
JP5783706B2 (ja) * | 2010-11-05 | 2015-09-24 | キヤノン株式会社 | プリント回路板 |
JP6508004B2 (ja) * | 2015-11-09 | 2019-05-08 | 株式会社デンソー | 車両用電子装置 |
-
1999
- 1999-11-22 JP JP33122599A patent/JP4273598B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917643B2 (en) | 1996-09-12 | 2011-03-29 | Audible, Inc. | Digital information library and delivery system |
Also Published As
Publication number | Publication date |
---|---|
JP2001148548A (ja) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6201305B1 (en) | Making solder ball mounting pads on substrates | |
KR101131138B1 (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
US7298629B2 (en) | Circuit board for mounting a semiconductor circuit with a surface mount package | |
US6750549B1 (en) | Variable pad diameter on the land side for improving the co-planarity of ball grid array packages | |
US20060231959A1 (en) | Bonding pad for a packaged integrated circuit | |
US20050200019A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2001168125A (ja) | 半導体装置 | |
US7821132B2 (en) | Contact pad and method of forming a contact pad for an integrated circuit | |
US7141819B2 (en) | Semiconductor package | |
US6133134A (en) | Ball grid array integrated circuit package | |
JP4273598B2 (ja) | Bga型パッケージを搭載する回路基板 | |
KR20040083192A (ko) | 솔더 볼 패키지 | |
JP4539396B2 (ja) | 半導体装置の実装構造 | |
JP3989152B2 (ja) | 半導体装置パッケージ | |
JPH1022341A (ja) | Bgaパッケージの実装方法及びその実装構造 | |
JPH09270477A (ja) | セラミック基板 | |
JP4677152B2 (ja) | 半導体装置 | |
CN213718311U (zh) | 印制电路板、芯片和电子设备 | |
KR100517608B1 (ko) | 볼 어레이형 패키지의 배열구조 | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
JP2001127202A (ja) | Bga型半導体装置 | |
JP3801397B2 (ja) | 半導体装置の実装基板及び半導体装置実装体 | |
JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 | |
JP2000174161A (ja) | フレキシブル基板及びこれを用いた半導体装置の実装方法 | |
JP2001085832A (ja) | 電子部品実装構造とその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |