JPH0851178A - ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 - Google Patents
ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法Info
- Publication number
- JPH0851178A JPH0851178A JP20294294A JP20294294A JPH0851178A JP H0851178 A JPH0851178 A JP H0851178A JP 20294294 A JP20294294 A JP 20294294A JP 20294294 A JP20294294 A JP 20294294A JP H0851178 A JPH0851178 A JP H0851178A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- solder
- substrate
- copper
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 接続信頼性が高く、基板の入出力用電極パッ
ドとＢＧＡの位置合わせの容易な柱状のＢＧＡの形成方
法を提供する。 【構成】 （Ｂ）に示すように、基板１の裏面にＩ／Ｏ
パッド２の位置を避けて銅メッキレジスト３施し、
（Ｃ）に示すように、銅メッキレジスト３の膜厚相当分
の銅メッキ４を施す。次に（Ｄ）に示すように銅メッキ
レジスト３の除去とアニーリング処理を施す。このＩ／
Ｏパッド２上に形成された柱状の銅メッキ４が基板１の
ＢＧＡのリードピン５として用いられる。次に（Ｅ）に
示すようにリードピン５に、はんだメッキ６を施し、
（Ｆ）に示すようにリードピン５を下に向け、はんだメ
ッキ６を溶融させ、はんだ自体の持つ重量でリードピン
５の先端にはんだボール７を形成する。こうして柱状の
リードピンを持つＢＧＡ８が形成される。
ドとＢＧＡの位置合わせの容易な柱状のＢＧＡの形成方
法を提供する。 【構成】 （Ｂ）に示すように、基板１の裏面にＩ／Ｏ
パッド２の位置を避けて銅メッキレジスト３施し、
（Ｃ）に示すように、銅メッキレジスト３の膜厚相当分
の銅メッキ４を施す。次に（Ｄ）に示すように銅メッキ
レジスト３の除去とアニーリング処理を施す。このＩ／
Ｏパッド２上に形成された柱状の銅メッキ４が基板１の
ＢＧＡのリードピン５として用いられる。次に（Ｅ）に
示すようにリードピン５に、はんだメッキ６を施し、
（Ｆ）に示すようにリードピン５を下に向け、はんだメ
ッキ６を溶融させ、はんだ自体の持つ重量でリードピン
５の先端にはんだボール７を形成する。こうして柱状の
リードピンを持つＢＧＡ８が形成される。
Description
【０００１】
【産業上の利用分野】プリント配線板等からなるマザー
ボードにボールグリッドアレイ（以下ＢＧＡという）パ
ッケージを接続するために、ＢＧＡ基板にＢＧＡを形成
する方法に関する。
ボードにボールグリッドアレイ（以下ＢＧＡという）パ
ッケージを接続するために、ＢＧＡ基板にＢＧＡを形成
する方法に関する。
【０００２】
【従来の技術】シングルチップモジュールがマルチチッ
プモジュールへ置き換わるなかで、パッケージは高密度
実装・ハイスピード化が求められ、Ｉ／Ｏピン数の増加
の方向に進んでいる。こうした点に配慮したパッケージ
としてＢＧＡパッケージがある。ＢＧＡは、半導体が実
装・配線された基板の裏面に１．０〜１．５ｍｍピッ
チ、またはそれ以下のピッチで格子状に入出力用電極パ
ッドを形成し、その上にはんだによる球形のボール状端
子を形成したものである。このＢＧＡの形成方法として
は、（１）球形のボール状に形成する方法（２）柱状に
形成する方法が知られている。
プモジュールへ置き換わるなかで、パッケージは高密度
実装・ハイスピード化が求められ、Ｉ／Ｏピン数の増加
の方向に進んでいる。こうした点に配慮したパッケージ
としてＢＧＡパッケージがある。ＢＧＡは、半導体が実
装・配線された基板の裏面に１．０〜１．５ｍｍピッ
チ、またはそれ以下のピッチで格子状に入出力用電極パ
ッドを形成し、その上にはんだによる球形のボール状端
子を形成したものである。このＢＧＡの形成方法として
は、（１）球形のボール状に形成する方法（２）柱状に
形成する方法が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、これら
の従来の方法においては、以下に示すような問題があっ
た。 （１）球形のボール状に形成する方法では、マザーボー
ドとＢＧＡ基板の材質の違いにより熱膨張率に差があ
り、マザーボードとＢＧＡ基板をはんだ付けにより接続
させる時に加えられる熱の影響で接続の信頼性が悪くな
るという問題があった。 （２）柱状に形成する方法では、応力緩衝作用を持たせ
ることにより、上記（１）に示すような問題点は解決さ
れているが、柱状に形成すること自体に位置合わせの問
題や柱の倒れなどの生産技術的な問題が多かった。本発
明は、このような従来の問題を解決するためになされた
もので、マザーボードとＢＧＡ基板に熱膨張率の相違が
あっても接続信頼性が低下せず、また基板の入出力用電
極パッドとＢＧＡの位置合わせの簡単な柱状ＢＧＡの形
成方法を提供することを目的とする。
の従来の方法においては、以下に示すような問題があっ
た。 （１）球形のボール状に形成する方法では、マザーボー
ドとＢＧＡ基板の材質の違いにより熱膨張率に差があ
り、マザーボードとＢＧＡ基板をはんだ付けにより接続
させる時に加えられる熱の影響で接続の信頼性が悪くな
るという問題があった。 （２）柱状に形成する方法では、応力緩衝作用を持たせ
ることにより、上記（１）に示すような問題点は解決さ
れているが、柱状に形成すること自体に位置合わせの問
題や柱の倒れなどの生産技術的な問題が多かった。本発
明は、このような従来の問題を解決するためになされた
もので、マザーボードとＢＧＡ基板に熱膨張率の相違が
あっても接続信頼性が低下せず、また基板の入出力用電
極パッドとＢＧＡの位置合わせの簡単な柱状ＢＧＡの形
成方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】ＢＧＡパッケージをプリ
ント配線板等のマザーボードに接続するためのＢＧＡ基
板の入出力用電極パッド上に柱状ＢＧＡを、以下の工程
に基づいて形成する。 （１）ＢＧＡ基板の入出力用電極パッドを避けて銅メッ
キレジストを施す工程 （２）入出力用電極パッドに銅メッキを施す工程 （３）銅メッキレジストを除去する工程 （４）銅メッキ部にはんだメッキを施す工程 （５）銅メッキ部を下に向けて、はんだを溶融し、はん
だの自重で銅メッキ部の先端に、はんだボールを形成す
る工程
ント配線板等のマザーボードに接続するためのＢＧＡ基
板の入出力用電極パッド上に柱状ＢＧＡを、以下の工程
に基づいて形成する。 （１）ＢＧＡ基板の入出力用電極パッドを避けて銅メッ
キレジストを施す工程 （２）入出力用電極パッドに銅メッキを施す工程 （３）銅メッキレジストを除去する工程 （４）銅メッキ部にはんだメッキを施す工程 （５）銅メッキ部を下に向けて、はんだを溶融し、はん
だの自重で銅メッキ部の先端に、はんだボールを形成す
る工程
【０００５】
【作用】このように本発明においては、ＢＧＡ基板の入
出力用電極パッドを避けて銅メッキレジストを施した
後、当該パッド上に銅メッキを施してリードピンを形成
し、その表面にはんだメッキを施すようにしたので、応
力緩衝作用のある柱状のリードピンを適切な位置に倒れ
ることなく形成できる。
出力用電極パッドを避けて銅メッキレジストを施した
後、当該パッド上に銅メッキを施してリードピンを形成
し、その表面にはんだメッキを施すようにしたので、応
力緩衝作用のある柱状のリードピンを適切な位置に倒れ
ることなく形成できる。
【０００６】
【実施例】図１は、本発明の１実施例を示す柱状ＢＧＡ
形成工程図である。以下、図１に基づいて本発明の工程
を説明する。（Ａ）に示すようなＢＧＡを形成すべき基
板を想定する。ここで１は半導体チップを搭載するため
の樹脂、セラッミック等からなる基板、２は基板１の半
導体チップなどの実装面の裏面側に設けられているプリ
ント配線板等のマザーボードと接続するためのＩ／Ｏパ
ッドであり、このパッド２上にＢＧＡを形成する。第一
に、（Ｂ）に示すように、Ｉ／Ｏパッド２の中心部に後
述するリードピン５（直径０．２〜０．５ｍｍ、長さ
０．８〜２．５ｍｍ）を形成するために、Ｉ／Ｏパッド
２の中心部を避けて銅メッキレジスト剤を塗布、露光、
現像するか、あるいは圧着することにより銅メッキレジ
スト３を施す。次に（Ｃ）に示すように、銅メッキレジ
スト３の膜厚の表面に達するまで銅メッキ４を施す。次
に（Ｄ）に示すように、銅メッキレジスト３を除去しア
ニーリング（Ａｎｎｅａｌｉｎｇ）処理を施す。このＩ
／Ｏパッド２上に形成された柱状の銅メッキ４が基板１
のＢＧＡのリードピン５として用いられる。
形成工程図である。以下、図１に基づいて本発明の工程
を説明する。（Ａ）に示すようなＢＧＡを形成すべき基
板を想定する。ここで１は半導体チップを搭載するため
の樹脂、セラッミック等からなる基板、２は基板１の半
導体チップなどの実装面の裏面側に設けられているプリ
ント配線板等のマザーボードと接続するためのＩ／Ｏパ
ッドであり、このパッド２上にＢＧＡを形成する。第一
に、（Ｂ）に示すように、Ｉ／Ｏパッド２の中心部に後
述するリードピン５（直径０．２〜０．５ｍｍ、長さ
０．８〜２．５ｍｍ）を形成するために、Ｉ／Ｏパッド
２の中心部を避けて銅メッキレジスト剤を塗布、露光、
現像するか、あるいは圧着することにより銅メッキレジ
スト３を施す。次に（Ｃ）に示すように、銅メッキレジ
スト３の膜厚の表面に達するまで銅メッキ４を施す。次
に（Ｄ）に示すように、銅メッキレジスト３を除去しア
ニーリング（Ａｎｎｅａｌｉｎｇ）処理を施す。このＩ
／Ｏパッド２上に形成された柱状の銅メッキ４が基板１
のＢＧＡのリードピン５として用いられる。
【０００７】次に（Ｅ）に示すように、リードピン５
に、はんだメッキ６を施す。このはんだメッキ６は基板
１をマザーボードに接続するときのはんだとして用いら
れるため、はんだ付けに適切な量は別途対象マザーボー
トとの対応により実験などにより決定される。次に
（Ｆ）に示すように、リードピン５を下に向け、はんだ
メッキ６を２３０〜２５０℃で溶融し、はんだ自体の持
つ重量でリードピン５の先端に、はんだボール７を形成
する。こうして柱状ＢＧＡ８が形成される。
に、はんだメッキ６を施す。このはんだメッキ６は基板
１をマザーボードに接続するときのはんだとして用いら
れるため、はんだ付けに適切な量は別途対象マザーボー
トとの対応により実験などにより決定される。次に
（Ｆ）に示すように、リードピン５を下に向け、はんだ
メッキ６を２３０〜２５０℃で溶融し、はんだ自体の持
つ重量でリードピン５の先端に、はんだボール７を形成
する。こうして柱状ＢＧＡ８が形成される。
【０００８】
【発明の効果】以上説明したように本発明においては、
基板のＩ／Ｏパッドに銅メッキ処理を施してリードピン
を形成し、その表面にはんだメッキ処理を施した後に、
はんだを溶融してリードピンの先端にＢＧＡを形成する
ので、マザーボードとＢＧＡ基板に熱膨張率の相違があ
ってもリードピンが応力緩衝作用を果たし、接続の信頼
性が低下することはない。また、基板の入出力用パッド
上にリードピンをメッキで形成するため、両者の位置合
わせが正確でかつリードピンが倒れないので、容易に且
つ大量に信頼性のある柱状のＢＧＡを形成できる。
基板のＩ／Ｏパッドに銅メッキ処理を施してリードピン
を形成し、その表面にはんだメッキ処理を施した後に、
はんだを溶融してリードピンの先端にＢＧＡを形成する
ので、マザーボードとＢＧＡ基板に熱膨張率の相違があ
ってもリードピンが応力緩衝作用を果たし、接続の信頼
性が低下することはない。また、基板の入出力用パッド
上にリードピンをメッキで形成するため、両者の位置合
わせが正確でかつリードピンが倒れないので、容易に且
つ大量に信頼性のある柱状のＢＧＡを形成できる。
【図１】本発明の１実施例のＢＧＡ形成工程図である。
１ 基板 ２ Ｉ／Ｏパッド ３ 銅メッキレジスト ４ 銅メッキ ５ リードピン ６ はんだメッキ ７ はんだボール ８ 柱状のＢＧＡ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｈ 8718−4Ｅ
Claims (2)
- 【請求項１】 半導体チップを搭載した基板裏面に格子
状に配列した入出力用電極パッド上にボールバンプを形
成したボールグリッドアレイパッケージにおいて、前記
電極パッド上に立設した柱状リードピンと、該リードピ
ンの開放端部に被着させたはんだボールを有することを
特徴とするボールグリッドアレイパッケージ。 - 【請求項２】 半導体チップを搭載した基板裏面に格子
状に配列した入出力用電極パッド上にボールバンプを形
成する方法において、以下の工程を有することを特徴と
するボールグリッドアレイの形成方法。 （１）前記基板の入出力用電極パッドを避けて銅メッキ
レジストを施す工程 （２）入出力用電極パッドに銅メッキを施す工程 （３）銅メッキレジストを除去する工程 （４）銅メッキ部にはんだメッキを施す工程 （５）銅メッキ部を下に向けて、はんだを溶融し、はん
だの自重で銅メッキ部の先端に、はんだボールを形成す
る工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20294294A JPH0851178A (ja) | 1994-08-05 | 1994-08-05 | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20294294A JPH0851178A (ja) | 1994-08-05 | 1994-08-05 | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851178A true JPH0851178A (ja) | 1996-02-20 |
Family
ID=16465719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20294294A Pending JPH0851178A (ja) | 1994-08-05 | 1994-08-05 | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851178A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
| WO2007023284A1 (en) * | 2005-08-24 | 2007-03-01 | Fry's Metals Inc. | Reducing joint embrittlement in lead-free soldering processes |
| JP2013183105A (ja) * | 2012-03-02 | 2013-09-12 | Toyota Industries Corp | 回路基板およびその製造方法 |
-
1994
- 1994-08-05 JP JP20294294A patent/JPH0851178A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
| WO2007023284A1 (en) * | 2005-08-24 | 2007-03-01 | Fry's Metals Inc. | Reducing joint embrittlement in lead-free soldering processes |
| US8191757B2 (en) | 2005-08-24 | 2012-06-05 | Fry's Metals, Inc. | Reducing joint embrittlement in lead-free soldering processes |
| JP2013183105A (ja) * | 2012-03-02 | 2013-09-12 | Toyota Industries Corp | 回路基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US5907187A (en) | Electronic component and electronic component connecting structure | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US20120161312A1 (en) | Non-solder metal bumps to reduce package height | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JP3171297B2 (ja) | パッケージの実装方法 | |
| JPH0851178A (ja) | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP2000036657A (ja) | 電子装置およびその製造方法 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JPH09270477A (ja) | セラミック基板 | |
| JP3430138B2 (ja) | パッケージの実装方法 | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3670102B2 (ja) | 半導体装置およびその製造方法 | |
| JP2713254B2 (ja) | 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 | |
| JP2000307238A (ja) | ピン振込み治具およびプリント基板へのピンの取付方法 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 |