JP2003500858A - 配線部とのはんだ接続のために金属化された少なくとも２つのポリマーバンプを有する基板 - Google Patents

配線部とのはんだ接続のために金属化された少なくとも２つのポリマーバンプを有する基板

Info

Publication number
JP2003500858A
JP2003500858A JP2000620676A JP2000620676A JP2003500858A JP 2003500858 A JP2003500858 A JP 2003500858A JP 2000620676 A JP2000620676 A JP 2000620676A JP 2000620676 A JP2000620676 A JP 2000620676A JP 2003500858 A JP2003500858 A JP 2003500858A
Authority
JP
Japan
Prior art keywords
substrate
polymer
bumps
solder
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000620676A
Other languages
English (en)
Inventor
ファン プーイムブレーク ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2003500858A publication Critical patent/JP2003500858A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 基板（Ｓ）は少なくとも２つの金属化されたポリマーバンプ（ＰＳ）、特にポリマースタッドグリッドアレイを有しており、ポリマーバンプ（ＰＳ）は少なくとも１つの段部（ＳＴ）と少なくとも１つの隆起部（Ｅ）とを有する。こうしたはんだバンプ（ＰＳ）のジオメトリが配線部（Ｖ）への確実なはんだ接続とはんだの再現可能な層厚さとを保証する。

Description

【発明の詳細な説明】
【０００１】 集積回路では端子数はいよいよ増大しており、また微細化もいよいよ進んでい
る。このように微細化が進むにつれてはんだペーストの塗布時や実装時に予測さ
れる問題は新たなケーシング形状によって除去されてきた。そのうちここでは特
にボールグリッドアレイパッケージにおけるシングルチップモジュール（Single
-Chip-Module）、フューチップモジュール（Few-Chip-Module）またはマルチチ
ップモジュール（Multi-Chip-Module）を挙げるべきであろう（DE-Z productron
ic 5, 1994, 54頁〜55頁）。このモジュールはスルーコンタクトを備えた基板を
基にしており、この基板上ではチップが例えばコンタクトワイヤを介してコンタ
クトされているかまたはフリップチップ実装により接触接続されている。基板の
下面にはボールグリッドアレイＢＧＡが存在しており、これはしばしばソルダグ
リッドアレイまたはソルダバンプアレイと称される。ボールグリッドアレイは基
板の下面で全面にわたって配置されたはんだバンプを有しており、このはんだバ
ンプはプリント配線板またはモジュール上の表面実装を可能にする。はんだバン
プを全面に渡って配置することにより、例えば１．２７ｍｍの粗いパターンであ
れば高い端子数が実現される。
【０００２】 いわゆるＭＩＤテクノロジ（ＭＩＤ：Moulded Interconnection Devices）で
は従来のプリント回路に代えて集積導体路または集積導体トラックを備えた射出
成形部材が使用される。３次元の基板を射出成形するのに適した高価な熱可塑性
物質がこのテクノロジの基礎となっている。このような熱可塑性物質は従来のプ
リント回路の基板材料に比べて改善された機械特性、化学特性、電気特性および
環境特性を特徴としている。ＭＩＤテクノロジの特殊な方向、いわゆるＳＩＬ技
術（集積導体路を備えた射出成形技術）では、射出成形部材上に堆積された金属
層のパターニングは通常のマスク技術を省略して特殊なレーザパターニングプロ
セスにより行われる。パターニングされたメタライゼーション部を備えた３次元
の射出成形部材には複数の機械的機能部および電気的機能部を集積することがで
きる。ケーシングキャリア機能部は同時にガイドおよびスナップ式結合部の機能
を担当しており、メタライゼーション層は配線および結合機能のほかに電磁遮蔽
部としても良好なヒートシンクとしても機能している。相互に対向する射出成形
部材の表面の２つの配線装置間の導電性の横断方向接続を形成するには、射出成
形時に相応のスルーコンタクトホールが形成される。このスルーコンタクトホー
ルの内壁は射出成形部材を金属化する際に同様に金属層によってカバーされる。
集積された導体路を備えた３次元の射出成形部材を形成する別の素子は、例えば
ドイツ連邦共和国特許出願公開第３７３２２４９号明細書またはヨーロッパ特許
出願公開第０３６１１９２号明細書に記載されている。
【０００３】 国際特許公開第８９／００３４６号明細書からはシングルチップモジュールが
公知であり、このモジュールでは射出成形された３次元の基板が電気的に絶縁性
のポリマーから成っており、基板の下面に射出成形時に一体成形されたバンプが
支承され、場合によっては全面にわたって配置されることが記載されている。基
板表面にはＩＣチップが配置されており、その端子は微細なボンディングワイヤ
を介して基板表面に構成された導体路に接続されている。この導体路はスルーコ
ンタクトを介してバンプ上に構成された対応の外部端子へ接続されている。
【０００４】 国際特許出願公開第９６０９６４６号明細書からいわゆるポリマースタッドグ
リッドアレイＰＳＧＡが公知であり、ボールグリッドアレイＢＧＡの利点とＭＩ
Ｄテクノロジの利点とが統合されている。この新たな構造形態はボールグリッド
アレイＢＧＡに準拠してポリマースタッドグリッドアレイＰＳＧＡと称され、こ
こで“ポリマースタッド”の概念は基板の射出成形時に一体成形されるポリマー
バンプを示している。シングルチップモジュール、フューチップモジュール、ま
たはマルチチップモジュールに適する新たな構造形態には、 ａ）電気的に絶縁性のポリマーから成る射出成形された３次元の基板 ｂ）基板の下面の全面にわたって配置され、射出成形時に一体成形されるポリマ
ーバンプ ｃ）取り外し可能な端面を通してポリマーバンプ上に形成された外部端子 ｄ）基板の下面に配置され、外部端子と内部端子とを接続する導体路 ｅ）基板上に配置され、チップ端子と内部端子とを導電接続する少なくとも１つ
のチップ が含まれる。
【０００５】 基板を射出成形する際にポリマーバンプを簡単かつ低コストに製造できるほか
、ポリマーバンプ上の外部端子も最小のコストでＭＩＤテクノロジないしＳＩＬ
技術で一般的な導体路の製造と同時に製造することができる。ＳＩＬ技術におい
て有利なレーザによる微細パターニングにより、ポリマーバンプ上の外部端子は
微細なパターンにおいても高い端子数で実現可能である。
【０００６】 さらに際立っているのは、ポリマーバンプの温度上昇が基板およびモジュール
を収容する配線部の温度上昇に相応することである。これにより頻繁に温度変動
が発生したとしてもはんだ付けの高い確実性が達成される。
【０００７】 米国特許第５４７７０８７号明細書からは、ポリマーバンプの弾性特性および
温度特性を電子コンポーネント（例えば半導体）をコンタクト接続する際に利用
することが公知である。このために電子コンポーネントのアルミニウム電極上に
まずそれぞれのバリアメタル層が堆積され、続いてこのメタル層上にポリマーバ
ンプが堆積される。完成したポリマーバンプは金属層によってカバーされ、この
金属層は低い融点を有する。
【０００８】 金属化されたポリマーバンプを備えたポリマースタッドグリッドアレイまたは
他のコンポーネントがプリント配線板などの配線部へリフローはんだによって接
続される場合、溶融したはんだがポリマーバンプのメタライゼーション部に沿っ
て上方へ盛り上がってしまうおそれがある。これはポリマーバンプの約７５％に
発生する現象であり、これによりポリマーバンプの下方のはんだの層厚さが再現
不能となり、場合によっては隣接する導体路と短絡してしまうこともある。
【０００９】 請求項１に記載されている本発明の基礎とする問題は、配線部との接続のため
のポリマーバンプを有する基板において、ポリマーバンプの下方のはんだの再現
可能な層厚さを保証することである。
【００１０】 本発明は、少なくとも１つの隆起部を備えたポリマーバンプのジオメトリ、ひ
いてはこれによって形成された１つまたは複数の段により、溶融したはんだの盛
り上がりが防止されるという知識に基づいている。そのためポリマーバンプの下
方のはんだが再現可能な層厚さで得られ、これによりはんだ付け部の高い信頼性
が保証される。盛り上がったはんだを介した短絡の危険も同様に排除される。
【００１１】 本発明の有利な実施形態は従属請求項に記載されている。
【００１２】 請求項２の実施形態は、特に射出成形による基板および一体型のポリマーバン
プの製造に適している。この場合にはポリマースタッドグリッドアレイの円筒状
の隆起部に対して請求項３に記載された寸法により特に確実なはんだ付けが達成
される。
【００１３】 請求項４、５、６に記載されたポリマーバンプのジオメトリの実施形態から、
段部を構成することにより同様にはんだの盛り上がりが防止される。このためポ
リマーバンプのジオメトリを特別な適用例に適合させることができる。
【００１４】 本発明の実施例を図示し、以下に詳細に説明する。図１には一体成形された段
状のポリマーバンプを有する基板の概略的な断面部分図が示されている。図２に
は図１の基板のポリマーバンプ上に堆積されたメタライゼーション部とポリマー
バンプから通じる導体路とが示されている。図３には図２に示されたポリマーバ
ンプと配線部とのはんだ接続の様子が示されている。図４には第１の変形例の２
段に構成されたポリマーバンプが示されている。図５には第２の変形例の１つの
段部の上に複数の隆起部が設けられたポリマーバンプが示されている。図６には
第３の変形例のリング状の隆起部を備えたポリマーバンプが示されている。
【００１５】 図１には基板Ｓの断面図が示されており、基板の下面Ｕにはポリマースタッド
グリッドアレイを形成するために基板の射出成形時に一体成形されたポリマーバ
ンプＰＳまたはポリマースタッドが設けられている。図からわかるように、僅か
に円錐形に構成されたポリマーバンプＰＳの下方端部に円筒状の隆起部Ｅが設け
られている。円筒状の隆起部Ｅの直径はそれぞれ残りのポリマーバンプＰＳへの
移行領域としてリング状の段部ＳＴが形成されるように選定される。図示の実施
例では、ポリマーバンプＰＳは基部領域の直径Ｄが４００μｍ、基板Ｓの下面Ｕ
から段部ＳＴまでの距離としての高さＨが４００μｍである。円筒状の隆起部Ｅ
の直径ｄは１６０μｍ、円筒状の隆起部Ｅの高さｈは５０μｍである。
【００１６】 図２には基板Ｓ上に全面にわたって堆積された金属層がレーザによって微細パ
ターニングされた後の図１のポリマーバンプＰＳの様子が示されている。図から
わかるように、円筒状の隆起部Ｅを含むポリマーバンプＰＳにはメタライゼーシ
ョン部Ｍが設けられており、ポリマーバンプＰＳから基板Ｓの下面Ｕへは導体路
ＬＺが通じている。
【００１７】 図３には図２に示されたポリマーバンプＰＳと配線部Ｖとのはんだ付けの様子
が示されている。この配線部は、図示の実施例では、表面に配置された端子パッ
ドＡＰを備えたプリント配線板ＬＰとして構成されている。図から明らかにわか
るように、はんだＬ全体がリフローはんだの際にも段部ＳＴと端子パッドＡＰと
の間の領域にとどまり、段部が設けられないポリマーバンプの場合とは異なって
、その側方が導体路ＬＺまで盛り上がることはない。段状に構成されたポリマー
バンプＰＳのジオメトリによりはんだＬの再現可能な層厚さが保証される。
【００１８】 図４に示されている第１の変形例では、基板Ｓ１に対して一体成形されたポリ
マーバンプが参照記号ＰＳ１で示されている。２段に構成されたポリマーバンプ
ＰＳ１により、リング状の隆起部Ｅ１と円筒状の隆起部Ｅ１０とが形成されてい
る。対応するリング状の段部は参照記号ＳＴ１、ＳＴ１０で示されている。
【００１９】 図５に示されている第２の変形例では、基板Ｓ２に対して一体成形されたポリ
マーバンプが参照記号ＰＳ２で示されている。プラットフォームとして構成され
た段部ＳＴ２上に、相互に間隔を置いて全部で４つの円筒状の隆起部Ｅ２が設け
られている。
【００２０】 図６に示されている第３の変形例では、基板Ｓ３に対して一体成形されたポリ
マーバンプが参照記号ＰＳ３で示されている。前述のケースと同様にプラットフ
ォームとして構成された段部ＳＴ３上に、ここではリング状の隆起部Ｅ３が設け
られている。
【００２１】 図１〜図６に示されている僅かに円錐形のポリマーバンプのほか、他の断面形
状を有するポリマーバンプまたは隆起部を使用することもできる。ここで重要な
のは、リフローはんだの際にはんだの側方の盛り上がりを防止する少なくとも１
つの段部を構成することである。
【図面の簡単な説明】
【図１】 ポリマーバンプを有する基板の断面図である。
【図２】 基板のポリマーバンプ上に堆積されたメタライゼーション部とポリマーバンプ
から通じる導体路とを示した図である。
【図３】 ポリマーバンプと配線部とのはんだ接続の様子を示した図である。
【図４】 ポリマーバンプの第１の変形例を示した図である。
【図５】 ポリマーバンプの第２の変形例を示した図である。
【図６】 ポリマーバンプの第３の変形例を示した図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 配線部（Ｖ）とのはんだ接続のために金属化された少なくと
    も２つのポリマーバンプ（ＰＳ；ＰＳ１，ＰＳ２，ＰＳ３）と、該ポリマーバン
    プ（ＰＳ；ＰＳ１，ＰＳ２，ＰＳ３）から基板（Ｓ；Ｓ１，Ｓ２，Ｓ３）の下面
    （Ｕ）へ通じる導体路（ＬＺ）とを有する基板（Ｓ；Ｓ１，Ｓ２，Ｓ３）におい
    て、 ポリマーバンプ（ＰＳ；ＰＳ１，ＰＳ２，ＰＳ３）は少なくとも１つの隆起部
    （Ｅ；Ｅ１；Ｅ１０；Ｅ２；Ｅ３）を形成する少なくとも１つの段部（ＳＴ；Ｓ
    Ｔ１，ＳＴ１０，ＳＴ２，ＳＴ３）を有している、 ことを特徴とする基板。
  2. 【請求項２】 前記ポリマーバンプ（ＰＳ）に対して同心に配置された円筒
    状の隆起部（Ｅ）を有する、請求項１記載の基板（Ｓ）。
  3. 【請求項３】 前記円筒状の隆起部（Ｅ）は１００μｍ〜３００μｍの直径
    （ｄ）と２５μｍ〜２５０μｍの高さ（ｈ）とを有する、請求項２記載の基板（
    Ｓ）。
  4. 【請求項４】 前記ポリマーバンプ（ＰＳ１）に２つの隆起部（Ｅ１，Ｅ１
    ０）と２つの段部（ＳＴ１，ＳＴ１０）とが設けられている、請求項１記載の基
    板（Ｓ１）。
  5. 【請求項５】 前記ポリマーバンプ（ＰＳ２）の段部（ＳＴ２）上に相互に
    間隔を置いて複数の隆起部（Ｅ２）が配置されている、請求項１記載の基板（Ｓ
    ２）。
  6. 【請求項６】 前記ポリマーバンプ（ＰＳ３）の段部（ＳＴ３）上にリング
    状の隆起部（Ｅ３）が配置されている、請求項１記載の基板（Ｓ３）。
JP2000620676A 1999-05-20 2000-05-11 配線部とのはんだ接続のために金属化された少なくとも２つのポリマーバンプを有する基板 Withdrawn JP2003500858A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19923247 1999-05-20
DE19923247.4 1999-05-20
PCT/DE2000/001497 WO2000072378A1 (de) 1999-05-20 2000-05-11 Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung

Publications (1)

Publication Number Publication Date
JP2003500858A true JP2003500858A (ja) 2003-01-07

Family

ID=7908690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000620676A Withdrawn JP2003500858A (ja) 1999-05-20 2000-05-11 配線部とのはんだ接続のために金属化された少なくとも２つのポリマーバンプを有する基板

Country Status (6)

Country Link
EP (1) EP1186031A1 (ja)
JP (1) JP2003500858A (ja)
KR (1) KR100426044B1 (ja)
CN (1) CN1352805A (ja)
TW (1) TW465263B (ja)
WO (1) WO2000072378A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215013B2 (en) 2004-06-09 2007-05-08 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10217700A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete elektrische Schaltungsanordnung
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
DE102015005205A1 (de) * 2015-04-23 2016-10-27 Multiple Dimensions Ag Trägerkörper zur Aufnahme elektronischer Schaltungen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
JPH0969401A (ja) * 1995-08-31 1997-03-11 Oki Electric Ind Co Ltd 表面実装部品
US5736790A (en) * 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
JPH09275106A (ja) * 1996-04-04 1997-10-21 Nec Corp バンプの構造と形成方法
JP2828069B2 (ja) * 1996-10-11 1998-11-25 松下電器産業株式会社 バンプ付きワークの半田付け方法
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
JPH10270819A (ja) * 1997-03-28 1998-10-09 Ngk Spark Plug Co Ltd 表面実装用電子部品とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215013B2 (en) 2004-06-09 2007-05-08 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor apparatus

Also Published As

Publication number Publication date
KR100426044B1 (ko) 2004-04-06
CN1352805A (zh) 2002-06-05
KR20020005753A (ko) 2002-01-17
EP1186031A1 (de) 2002-03-13
TW465263B (en) 2001-11-21
WO2000072378A1 (de) 2000-11-30

Similar Documents

Publication Publication Date Title
US20230354523A1 (en) Stackable via package and method
JP3898891B2 (ja) バイアプラグアダプター
US7049692B2 (en) Stacked semiconductor device
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
US6552436B2 (en) Semiconductor device having a ball grid array and method therefor
US7102230B2 (en) Circuit carrier and fabrication method thereof
US20060121719A1 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
US10770446B2 (en) Semiconductor packages and methods of manufacturing the same
JP2011142185A (ja) 半導体装置
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
JP2003500858A (ja) 配線部とのはんだ接続のために金属化された少なくとも２つのポリマーバンプを有する基板
US6249048B1 (en) Polymer stud grid array
JPH07231050A (ja) チップパッケージ，チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、ならびにチップパッケージ実装体
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
US6518088B1 (en) Polymer stud grid array
KR20100002870A (ko) 반도체 패키지의 제조 방법
US20070123066A1 (en) Interconnection element for BGA housings and method for producing the same
JP2007012748A (ja) 積層型半導体装置およびその製造方法
JP2000223618A (ja) 半導体装置
KR19980034141A (ko) 비아 그리드 어레이 패키지
US20050133915A1 (en) System and method for increasing the number of IO-s on a ball grid pattern

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807