KR100421301B1 - 마이크로파회로시스템을위한폴리머스터드그리드어레이 - Google Patents

마이크로파회로시스템을위한폴리머스터드그리드어레이 Download PDF

Info

Publication number
KR100421301B1
KR100421301B1 KR10-1998-0702731A KR19980702731A KR100421301B1 KR 100421301 B1 KR100421301 B1 KR 100421301B1 KR 19980702731 A KR19980702731 A KR 19980702731A KR 100421301 B1 KR100421301 B1 KR 100421301B1
Authority
KR
South Korea
Prior art keywords
substrate
polymer
metal layer
studs
microwave circuit
Prior art date
Application number
KR10-1998-0702731A
Other languages
English (en)
Other versions
KR19990064243A (ko
Inventor
안 두물린
마르첼 헤르만
장 로겐
에릭 바이네
리타 반 호프
Original Assignee
인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베
지멘스 엔.파우.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베, 지멘스 엔.파우. filed Critical 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베
Publication of KR19990064243A publication Critical patent/KR19990064243A/ko
Application granted granted Critical
Publication of KR100421301B1 publication Critical patent/KR100421301B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structure Of Printed Boards (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Waveguides (AREA)
  • Casings For Electric Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 마이크로파 회로 시스템을 위한 폴리머 스터드 그리드 어레이에 관한 것이고, 폴리머 스터드 그리드 어레이는 이하를 포함한다.
전기 절연 폴리머로 구성되고 사출성형된 삼차원 기판(S);
상기 기판(S) 하부 영역 전체에 걸쳐 배치되고 사출성형동안 일체적으로 형성되는 폴리머 스터드(PS);
납땜될 수 있는 단부 표면에 의해 상기 다수의 폴리머 스터드(PS)상에 형성되는 신호 접속부(SA);
납땜될 수 있는 단부 표면에 의해 상기 적어도 하나 이상의 폴리머 스터드(PS)상에 형성되는 전위 접속부(PA);
상기 기판(S) 하부에 형성되고 제 1 구조화된 금속층(MS1), 유전체층(DE1) 및 제 2 구조화된 금속층(MS2)으로 구성되는고, 상기 제 1 구조화된 금속층(MS1)이 상기 전위 접속부(PA)와 전도적으로 접속되고 상기 제 2 구조화된 금속층(MS2)이 상기 신호 접속부(SA)를 대응하는 내부 접속부(IA)에 접속시키는 스트립라인(SL); 및
상기 기판(S)상에 배치되고 접속부가 상기 내부 접속부(IA)에 전도적으로 접속되는 적어도 하나 이상의 집적된 마이크로파 회로(MIC).

Description

마이크로파 회로 시스템을 위한 폴리머 스터드 그리드 어레이{POLYMER STUD-MATRIX HOUSING FOR MICROWAVE CIRCUIT ARRANGEMENTS}
집적 회로상의 접속부의 수가 점점 증가되고 있는 반면에 동시에 이들의 크기는 점점 소형화되고 있다. 납땜 페이스트와 컴포넌트 부속품에서 증가되는 소형화에 있어서 예상되는 문제점은 새로운 하우징 형태에 의해 극복될 수 있고, 이 새로운 하우징 형태는 여기서는 특히 볼 그리드 어레이 패키지내 단일-칩, 소수-칩 또는 다수-칩 모듈이 선호된다(1994년, DE-Z productronic 5, 1994, p54-55). 이러한 모듈은 상부에 칩이 예를 들어, 콘택-형성 와이어를 통한 또는 플립-칩 장착에 의한 콘택을 가지도록 형성된 도금된 기판에 기초한다. 볼 그리드 어레이(Ball Grid Array : BGA)는 기판 하부에 위치하며, 또한 종종 납땜 그리드 어레이, 랜드(land) 그리드 어레이 또는 납땜 범프(bump) 어레이라 불린다. 볼 그리드 어레이는 기판 하부 영역에 걸쳐 배치된 납땜 스터드를 포함하고, 인쇄 회로 기판 또는 조립체상에 장착되는 표면을 허용한다. 영역에 걸친 납땜 스터드의 배치는 예를 들어, 1.27㎜와 같은 큰 그리드 크기를 사용함으로써 많은 수의 접속부를 제공한다.
소위 모울딩 상호 접속 장치(Molded Interconnection Device : MID) 기술 분야의 경우에 있어서, 집적된 도체 런(run)을 가지는 사출성형 부품이 종래의 인쇄 회로 대신에 사용된다. 3차원 기판의 사출성형에 적합한 고품질 열가소성 수지는 이러한 기술의 기초를 형성한다. 이러한 열가소성 수지는 인쇄 회로에 사용되는 종래의 기판 재료보다 기계적, 열적, 화학적, 전기적 및 환경적 특성에 있어서 훨씬 뛰어나다. 소위 집적된 도체 런을 가지는 사출성형 부품 기술이라 불리는 MID 기술의 특정 분야에서, 사출성형 부품에 제공될 금속층의 구조화는 특정 레이저 구조 형성 방법에 의해 다른 전형적인 마스크 기술을 사용하지 않고 수행된다. 이 경우, 다수의 기계적 전기적 기능이 구조화된 금속화층을 가진 3차원 사출성형 부품내에 집적될 수 있다. 하우징 지지 기능은 금속화층이 전자기 차폐물로 사용되는 동안에 가이드 및 스냅-액션(snap-action) 접속을 제공하며, 와이어링 및 접속 기능뿐만 아니라 양호한 열 소산을 보장한다. 집적된 도체 런을 가진 3차원 사출성형 부품과 관련된 상세한 내용은 예를 들어, DE-A-37 32 249 또는 EP-A-0 361 192를 참조한다.
US-A-5 081 520은 기판상에 IC 칩을 장착하는 방법에 관해 개시하는데, 이 방법에서 기판은 IC 칩을 부착하기 위한 집적된 스터드를 가진 사출성형 부품으로서 형성된다. 일단 스터드가 금속화되면, 접속층은 기판상에 IC 칩이 장착될 수 있도록 제공되고, 칩 접속 표면은 스터드상의 대응하는 금속화층에 전도적으로 접속하게된다.
국제 특허 출원 번호 제 PCT/EP95/03763호는 볼 그리드 어레이(BGA)의 장점과 MID 기술의 장점을 조합한 소위 폴리머 스터드 그리드 어레이(PSGA)를 제공한다. 이 새로운 버전은 볼 그리드 어레이(BGA)에 기초한 폴리머 스터드 그리드 어레이(PSGA)라 불리고, "폴리머 스터드"라는 용어는 기판의 사출성형동안 일체적으로 형성되는 폴리머 스터드를 지칭하기 위한 것이다. 이 새로운 버전은 단일-칩, 소수-칩 또는 다수-칩 모듈에 적합하고 이하를 포함한다.
-전기 절연 폴리머로 구성되고 사출성형된 3차원 기판,
-기판 하부 영역에 걸쳐 배치되고 사출성형동안 일체적으로 형성되는 폴리머 스터드,
-납땜될 수 있는 단부 표면에 의해 폴리머 스터드상에 형성되는 외부 접속부,
-적어도 기판 하부상에 하나 이상 형성되고 외부 접속부를 내부 접속부와 접속시키는 도체 런, 및
-기판상에 배치되고, 접속부가 내부 접속부와 전도적으로 접속되는 적어도 하나의 칩.
기판의 사출성형동안 간단하고 비용 효율이 높은 폴리머 스터드의 제조에 부가하여, 폴리머 스터드상의 외부 접속부 형성은 또한 도체 런의 형성과 함께 최소의 노력으로 실행될 수 있고, 이는 MID 기술과 집적된 도체 런을 가진 사출성형 부품 기술에 대해 전형적이다. 집적된 도체 런을 가진 사출성형 기술에 바람직한 정교한 레이저 구조 형성은 외부 접속부가 매우 많은 수의 접속부 및 매우 정밀한 그리드를 가진 폴리머 스터드상에 형성될 수 있도록 한다. 더욱이 폴리머의 열적 팽창은 기판의 열적 팽창과 모듈을 수용하는 인쇄 회로 기판의 열적 팽창에 일치한다는 점이 강조되어야만 한다. 만일 어떠한 기계적 응력이 발생한다면, 폴리머 스터드의 탄성 특성이 응력을 적어도 일부분은 보상될 수 있도록 한다. 폴리머 스터드상에 형성된 외부 접속부의 크기 안정성은 또한 수선과 교체에 대한 신뢰성이 그 외부 접속부가 납땜 스터드에 의해 형성되는 볼 그리드 어레이 전체에 걸쳐 상당히 개선되도록 한다.
본 발명은 마이크로파 회로 시스템을 위한 폴리머 스터드 그리드 어레이에 관한 것이다.
도 1은 마이크로파 회로를 가지며 와이어 결합 기술을 사용하여 상기 마이크로파 회로와 콘택이 형성되는 폴리머 스터드 그리드 어레이의 단면도이다.
도 2는 도 1에 도시된 폴리머 스터드 그리드 어레이의 스트립라인의 단면도이다.
청구항 1에 상술된 본 발명은 마이크로파 회로 시스템에 적합한 폴리머 스터드 그리드 어레이를 제공하는 것을 그 목적으로 한다.
추가의 노력없이 상기 목적에 필요한 스트립라인이 기판 하부상에 형성될 수 있기 때문에 본 발명은 폴리머 스터드 그리드 어레이가 마이크로파 회로 시스템에 또한 적합하다는 사실에 입각한 것이다.
청구항 2에 따르면, 스트립라인은 납땜동안 납땜 저항 커버 형태로 보호하는 제 2 유전층에 의해 커버링될 수 있다.
본 발명에 따른 실시예는 첨부된 도면을 참조하여 이하에서 상세히 설명될 것이다.
도 1은 집적된 마이크로파 회로(MIC)를 가지며 와이어 결합 기술을 사용하여 상기 마이크로파 회로와 콘택이 형성되는 폴리머 스터드 그리드 어레이(PSGA)를 개략적으로 도시한다. 도시된 어레이는 폴리머 스터드(PS) 및 홈(M)을 구비하는 기판(S)에 기초한 것이다. 홈(M)은 ST로 표시되는 턱을 가진다. 폴리머 스터드(PS), 홈(M) 및 턱(ST)을 포함하는 기판(S)은 사출성형에 의해 형성되며, 폴리에테르이미드와 같은 고온에 대한 저항력을 가진 열가소성 수지가 기판 재료에 적합하다.
제 1 금속층(MS1), 제 2 금속층(MS2) 및 납땜될 수 있는 단부 표면(E)이 홈(M)의 기저 영역내 기판(S)에 연속적으로 제공되고, 두 금속층(MS1과 MS2)은 예를 들어, 구리로 구성되고, 그리고 납땜될 수 있는 단부 표면(E)은 예를 들어, 니켈과 금의 연속층에 의해 구성된다. 집적된 마이크로파 회로(MIC)는 전도성 접착제(K)를 사용하여 단부 표면(E)상에 윗면을 위로 한 상태로 장착된다. 상세히 나타나있지는 않지만, 마이크로파 회로(MIC)의 접속부는 콘택-형성 와이어(KD)를 통해 턱(ST)상에 배치된 내부 접속부(IA)에 접속된다.
위에서 언급된 제 1 금속층(MS1), 제 2 금속층(MS2) 및 납땜될 수 있는 단부 표면(E) 또한 폴리머 스터드(PS)에 제공된다. 이 경우에 납땜될 수 있는 단부 표면(E)은 적어도 하나의 폴리머 스터드(PS)를 위한 전위 접속부(PA)와 다른 폴리머스터드(PS)를 위한 신호 접속부(SA)를 형성한다. 특히 접지 접속부로서 사용되는 전위 접속부(PA) 영역에서, 제 2 금속층(MS2)은 레이저 구조 형성에 의한 트렌치에 의해 제 2 금속층(MS2)의 다른 영역으로부터 전기적으로 절연된다. 신호 접속부(SA) 영역에서, 제 1 금속층(MS1)은 레이저 구조 형성에 의한 트렌치에 의해 제 1 금속층(MS1)의 다른 영역 특히, 전위 접속부(PA)로부터 전기적으로 절연된다.
전체적으로 SL로 표시되는 스트립라인은 기판(S) 하부에 형성되고, 제 1 구조화된 금속층(MS1), 이러한 제 1 구조화된 금속층(MS1)에 제공되는 제 1 유전체층(DE1), 제 2 구조화된 금속층(MS2) 및 제 2 유전체층(DE2)으로 구성된다. 도 2에 단면도로 도시된 스트립라인(SL)은 개별 엘리먼트의 기하학적 형상 특히, 금속층(MS1과 MS2)의 폭과 제 1 유전체층(DE1)의 두께에 의해 좌우되는 제어된 임피던스를 가지는 라인을 나타낸다.
스트립라인(SL)을 위한 스트립 도체로서 사용되는 제 2 금속층(MS2)의 트랙은 신호 접속부(SA)를 대응하는 내부 접속부(IA)에 접속시킨다.
집적된 마이크로파 회로(MIC)를 위한 캡슐화부(V)는 플라스틱으로 홈(M)을 충진시킴으로써 형성되고, 캡슐화부(V)는 동시에 콘택-형성 와이어(KD)를 위한 기계적 보호물을 형성한다.

Claims (2)

  1. 마이크로파 회로 시스템을 위한 폴리머 스터드 그리드 어레이에 있어서,
    전기 절연 폴리머로 구성되고 사출성형된 3차원 기판(S);
    상기 기판(S) 하부 영역에 걸쳐 배치되고 사출성형동안 일체적으로 형성되는 폴리머 스터드(PS);
    납땜될 수 있는 단부 표면에 의해 상기 다수의 폴리머 스터드(PS)상에 형성되는 신호 접속부(SA);
    납땜될 수 있는 단부 표면에 의해 상기 적어도 하나의 폴리머 스터드(PS)상에 형성되는 전위 접속부(PA);
    상기 기판(S) 하부에 형성되며, 상기 전위 접속부(PA)와 전도적으로 접속되는 제 1 구조화된 금속층(MS1), 유전체층(DE1), 및 상기 신호 접속부(SA)를 대응하는 내부 접속부(IA)에 접속시키는 제 2 구조화된 금속층(MS2)으로 구성되는 스트립라인(SL); 및
    상기 기판(S)상에 배치되며 접속부가 상기 내부 접속부(IA)에 전도적으로 접속되는 적어도 하나의 집적된 마이크로파 회로(MIC)를 포함하는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  2. 제 1 항에 있어서, 제 2 유전체층(DE2)이 상기 스트립라인(SL) 영역내의 상기 제 2 구조화된 금속층(MS2)에 제공되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
KR10-1998-0702731A 1995-10-16 1996-10-10 마이크로파회로시스템을위한폴리머스터드그리드어레이 KR100421301B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19538465.2 1995-10-16
DE19538465 1995-10-16

Publications (2)

Publication Number Publication Date
KR19990064243A KR19990064243A (ko) 1999-07-26
KR100421301B1 true KR100421301B1 (ko) 2004-09-18

Family

ID=7774970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0702731A KR100421301B1 (ko) 1995-10-16 1996-10-10 마이크로파회로시스템을위한폴리머스터드그리드어레이

Country Status (8)

Country Link
US (1) US6130478A (ko)
EP (1) EP0856198B1 (ko)
JP (1) JP3011772B2 (ko)
KR (1) KR100421301B1 (ko)
AT (1) ATE211586T1 (ko)
DE (1) DE59608615D1 (ko)
ES (1) ES2170272T3 (ko)
WO (1) WO1997015077A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6493934B2 (en) 1996-11-12 2002-12-17 Salman Akram Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
JP3543189B2 (ja) * 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
AU4173999A (en) 1998-06-05 1999-12-30 Dsm N.V. Curved ceramic moulded part
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
US20020140096A1 (en) * 2001-03-30 2002-10-03 Siemens Dematic Electronics Assembly Systems, Inc. Method and structure for ex-situ polymer stud grid array contact formation
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6666693B2 (en) 2001-11-20 2003-12-23 Fci Americas Technology, Inc. Surface-mounted right-angle electrical connector
US6638082B2 (en) 2001-11-20 2003-10-28 Fci Americas Technology, Inc. Pin-grid-array electrical connector
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US6903458B1 (en) 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US6731189B2 (en) * 2002-06-27 2004-05-04 Raytheon Company Multilayer stripline radio frequency circuits and interconnection methods
US20050031840A1 (en) * 2003-08-05 2005-02-10 Xerox Corporation RF connector
US7052763B2 (en) * 2003-08-05 2006-05-30 Xerox Corporation Multi-element connector
JP2005353740A (ja) 2004-06-09 2005-12-22 Toshiba Corp 半導体素子及び半導体装置
US20170356640A1 (en) * 2016-06-10 2017-12-14 Innotec, Corp. Illumination assembly including thermal energy management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
EP0617466A2 (en) * 1993-03-24 1994-09-28 Intergraph Corporation Improved multi-layer packaging

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
AU2073088A (en) * 1987-07-01 1989-01-30 Western Digital Corporation Plated plastic castellated interconnect for electrical components
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
WO1992002040A1 (en) * 1990-07-25 1992-02-06 Dsm N.V. Package for incorporating an integrated circuit and a process for the production of the package
EP0563873B1 (en) * 1992-04-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. High frequency ceramic multi-layer substrate
EP0645953B1 (de) * 1993-09-29 1997-08-06 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
PT782765E (pt) * 1994-09-23 2000-12-29 Imec Inter Uni Micro Electr Embalagem matricial com saliencias de polimero

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
EP0617466A2 (en) * 1993-03-24 1994-09-28 Intergraph Corporation Improved multi-layer packaging

Also Published As

Publication number Publication date
WO1997015077A1 (de) 1997-04-24
JPH10512402A (ja) 1998-11-24
EP0856198A1 (de) 1998-08-05
EP0856198B1 (de) 2002-01-02
ES2170272T3 (es) 2002-08-01
DE59608615D1 (de) 2002-02-28
JP3011772B2 (ja) 2000-02-21
KR19990064243A (ko) 1999-07-26
ATE211586T1 (de) 2002-01-15
US6130478A (en) 2000-10-10

Similar Documents

Publication Publication Date Title
KR100421301B1 (ko) 마이크로파회로시스템을위한폴리머스터드그리드어레이
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
US6084310A (en) Semiconductor device, lead frame, and lead bonding
EP0155044A2 (en) Plastic pin grid array chip carrier
KR19990029932A (ko) 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치
KR19990071661A (ko) 마이크로웨이브 하이브리드 집적회로
KR100384356B1 (ko) 기판의 상부와 하부 사이에 전기적으로 전도성인 교차 접속부를 갖는 상호접속부 및 그의 제조 방법
US7109573B2 (en) Thermally enhanced component substrate
KR100430325B1 (ko) 폴리머스터드그리드어레이
KR20030070040A (ko) 반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈
KR20040014425A (ko) 반도체 모듈 및 상기 반도체 모듈의 제조 방법
US4831495A (en) Unitized packaging arrangement for an energy dissipating device
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
US6710438B2 (en) Enhanced chip scale package for wire bond dies
US6249048B1 (en) Polymer stud grid array
KR100426044B1 (ko) 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
US6518088B1 (en) Polymer stud grid array
KR20040063784A (ko) 반도체장치
KR100334373B1 (ko) 기판상의 두 배선층사이에 도전성 교차 접속부를 형성하는방법
US20060226531A1 (en) Power semiconductor module
US6191488B1 (en) Flip chip type semiconductor package and method of injecting resin into device thereof
JPH0528917B2 (ko)
JPS62244156A (ja) 表面実装用パツケ−ジ
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
KR19980056163A (ko) 패턴 필름 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee