KR20030070040A - 반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈 - Google Patents

반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈 Download PDF

Info

Publication number
KR20030070040A
KR20030070040A KR10-2003-7007167A KR20037007167A KR20030070040A KR 20030070040 A KR20030070040 A KR 20030070040A KR 20037007167 A KR20037007167 A KR 20037007167A KR 20030070040 A KR20030070040 A KR 20030070040A
Authority
KR
South Korea
Prior art keywords
passages
thermoplastic film
semiconductor
wafer
semiconductor wafer
Prior art date
Application number
KR10-2003-7007167A
Other languages
English (en)
Inventor
마르셀 헤어만
죠제프 반 푸임브록
Original Assignee
지멘스 데마틱 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 데마틱 악티엔게젤샤프트 filed Critical 지멘스 데마틱 악티엔게젤샤프트
Publication of KR20030070040A publication Critical patent/KR20030070040A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에 따르면, 분할되지 않은 반도체 웨이퍼(1)의 연결부는 열팽창계수가 거의 반도체 재료의 것만큼 낮은 열가소성 막(2)에 바로 연결되어 있다. 돌기(21)는 고온 엠보싱 공정에 의해 막의 노출된 하면 상에 몰드되고, 상기 돌기는 탄력적인 외부 연결부(25) 역할을 하고 통로(22)를 통해 웨이퍼의 단자소자에 또는 내부 연결부에 전도성이 있는 방식으로 연결된다. 플라스틱 돌기에 의해 인쇄 회로기판에 콘택될 수 있는 개별 반도체 모듈 또는 패키지는 최종적으로 콘택된 웨이퍼를 분할하는 것에 의해 생산될 수 있다. 상기 방법은 반도체 칩이 중간 지지대에 콘택될 수 있게 하고 중간 지지대가 비슷한 방법으로 인쇄 회로기판에 콘택될 수 있도록 하며, 이 방법은 추가적인 보충 물질 없이도 인쇄 회로기판과 반도체사이에 내열성이 있는 연결을 보장한다.

Description

반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈{METHOD FOR PRODUCING SEMICONDUCTOR MODULES AND A MODULE PRODUCED ACCORDING TO SAID METHOD}
집적회로의 증대되는 소형화에 의해 매우 제한된 공간에서 회로베이스, 즉 인쇄 회로기판과 실제 반도체 사이에 점점 더 많은 전기적 연결을 수용해야 하는 문제가 생기고 있다. 그러나 반도체 칩과 연결 도체의 구조를 더 미세하게 하면 할 수록 관련된 물질의 팽창에서의 차이로 인한 위험은 점점 더 커지고, 특히 한쪽이 반도체 본체이고 다른 쪽이 플라스틱 인쇄 회로기판인 경우에 그러하다.
반도체 칩의 콘택에서 중요한 역할은 중간 지지대 또는 삽입물(interposer)에 의해 수행되는데, 이들에 의해 하나 이상의 칩들이 모듈이나 패키지에 연결되며, 상기 모듈이나 패키지는 회로베이스에 콘택된다. 중간 지지대가 어느 물질로부터 만들어지에 따라, 반도체에 관한 열 팽창 및/또는 회로기판에 관한 열 팽창은 보상되어야 한다. 탄성 도체 부재로부터 탄력적인 스페이서(spacer)에 이르기까지, 이에 대한 다양한 수단들이 이미 알려져 있다.
BGA(ball grid array) 기술에서, 중간 지지대의 하면에는 표면을 인쇄 회로기판 상에 실장(mount)할 수 있는 패드들이 평면적으로 제공된다. 상기 패드들은, 이를테면 중간 지지대와 인쇄 회로기판과 같은, 상이한 물질사이의 팽창을 보상하기 위해서 한편으로는 전기적인 연결부로서 다른 한편으로는 스패이서로서 작용을 한다. 반도체 칩은 중간 지지대의 상면에 부착될 수 있고 예를 들어 본딩 와이어 (bonding wire)에 의해 콘택될 수 있다. 플립-칩(Flip-chip)을 실장하는 것이 또한 알려져 있는데, 이 경우엔 노출된 반도체의 연결부가 중간 지지대의 상면에 있는 도체 트랙(track)에 직접적으로 연결된다. 이 경우에 반도체 본체와 중간 지지대 사이의 팽창을 균형 맞추기 위해 반도체 하부를 충전하는 것이 일반적으로 요구되는데, 그것은 추가적이고 복잡하고 값비싼 공정 단계를 필요하게 하며, 상기 단계는 또한 이후의 수정 가능성을 배제시킨다.
PSGA(Polymer stud grid array) 기술에서는, 사출 성형되고, 전기적 절연 중합체로부터 만들어지는 삼차원 구조의 기판이 중간 지지대로서 사용되는데, 그것의 하면 상에 사출 성형 공정에서 함께 형성된 중합체 돌기가 평면적으로 배열된다(EP 0 782 765 B1). 이러한 중합체 돌기에는 남땜할 수 있는 첨단 표면이 제공되고 집적된 전도 트랙(track)을 경유하여 기판위에 배열된 반도체 부품을 위한 내부 연결부까지 연결되는 외부연결부를 형성한다. 중합체 돌기는 인쇄 회로기판에 관한 모듈을 위한 탄력적인 스페이서로서 작용하고 그래서 인쇄 회로기판과 중간 지지대 사이의 팽창에서의 차이를 보상할 수 있게 된다. 반도체 부품은 본딩 와이어을 통하여 중간 지지대의 상면에 콘택할 수 있다; 그러나, 다른 열 팽창 계수를 중간물의 상면에 있는 중합체 돌기에 의해 비슷하게 보상하여 콘택하는 것이 또한 가능하다.
또한, WO 89/00346 A1은 전기적으로 절연된 중합체로 만들어진, 사출 성형된 삼차원구조의 기판이 하면에 주조된 중합체 돌기를 수반하는 싱글-칩(single- chip) 모듈을 개시하고 있는데, 상기 돌기는 기판의 주변부를 따라 하나 또는 그 이상의 열로 배열되어 있다. 칩은 기판의 상면에 배열된다; 그것은 연결된 자신의 부분인 미세 본딩 와이어와 전도성 트랙에 의해서 도금된 관통공을 경유하여 하면 돌기 상에 구비된 외부 연결부까지 콘택된다. 이 같은 설계에서, 중간 지지대는 상대적으로 큰 팽창을 나타낸다.
본 발명은 적어도 하나의 반도체 부품을 포함하는 웨이퍼로부터 반도체모듈을 생산하는 방법에 관한 것이다.
도 1 내지 도 8은, 첫번째 순서의 공정 단계들에 따라, 웨이퍼로부터의 반도체 모듈의 본 발명에 따른 생산을 보여주며,
도 9는 본 발명에 따라 생산된 모듈의 인쇄 회로기판 위로의 콘택을 보여주며,
도 10 내지 도 16은, 두번째 순서의 공정 단계들에 따라, 반도체 모듈의 발명에 따른 생산을 보여주며, 그리고
도 17은 두번째 실시예에 따라 생산된 모듈의 인쇄 회로기판 위로의 콘택을 보여준다.
본 발명의 목적은 적어도 한 반도체 부품을 포함하는 웨이퍼로부터 반도체 모듈을 생산하는 방법을 나타내는 것이며, 이에 의하여 중간 지지대 상의 반도체 부재의 직접적인 콘택과 회로베이스 상의 중간 지지대의 직접적인 콘택이 특별한 보상 부재의 중간 연결없이 열에 의해 유발된 피로 손상의 위험을 방지하면서 가능하다.
이 목적은 순서는 바뀔 수도 있는 다음의 공정단계들에 의하여 본 발명에 따라 이루어질 수 있다:
a) 반도체 웨이퍼의 연결부가 열 팽창 계수가 거의 반도체 재료의 것만큼 낮은 열 가소성 막의 상면에 직접 연결되는 단계;
b) 금속으로 구성된 편평한 내부 연결부가 막의 상면에 설비되고 웨이퍼의단자 부재에 연결되는 단계;
c) 돌기가 고온 엠보싱(embossing) 공정에 의해 막의 하면 상에 몰드(mold)되고, 상기 돌기의 첨단 표면은 외부 연결부를 형성하는 단계;
d) 통로가 막의 상면와 하면사이로 만들어지는 단계;
e) 금속층이 돌기 상뿐만 아니라 막의 하면 상과 통로 안에 증착되고 그것은 통로를 경유하여 각각의 외부 연결부로부터 내부 연결부까지 도체 트랙을 형성하도록 패턴(pattern)되는 단계; 및
f) 막과 최종적으로 콘택된 웨이퍼가 필요하다면 개별적인 반도체 모듈로 마지막 단계에서 분할되는 단계.
본 발명에 따른 방법에 있어서, 반도체의 것과 일치되는 낮은 열 팽창 계수를 가진 열 가소성 막이 중간 지지대로서 사용되는데, 외부 콘택을 위한 돌기가 고온 엠보싱 공정에 의하여 상기 막의 하면 상에 몰드된다. 중간 지지대로서 한가지 물질로 구성된 막을 사용하기 때문에, 내열성이 있는 연결이 반도체 자신, 중간 지지대와 인쇄 회로기판사이에 만들어 질 수 있으며, 그래서 콘택 돌기가 막과 인쇄 회로기판 사이의 팽창에서의 차이를 보상할 수 있다. 돌기는 중간 지지대의 하면 위로 돌출될 수도 있고 환형(ring-shaped) 임프레션(impression)에 의해 첨단 표면이 중간 지지대의 하면로부터 조금 돌출되거나 거의 돌출되지 않은 움푹 들어간 돌기로서 만들어 질 수도 있다.
웨이퍼 자신은 이 경우 거의 같은 팽창 계수를 가진 막 위로 직접적으로 부착되고 지지하는 표면 위에 직접 결합되어서 반도체 칩의 모서리에서 나오는 본딩와이어과 같은 추가적인 도체를 필요로 하지 않으며, 따라서 공간이나 관련 작업 공정을 요구하지 않는다. 또한, 개별적인 칩의 외부 윤곽 내에 결합함으로써 전체 분할되지 않은 반도체 웨이퍼를 중간 지지대로서 작용하는 막과 연결하는 것이 가능하며 모든 연결과 결합 단계가 끝마쳐질 때까지 웨이퍼를 분할하지 않는 것이 가능하다.
본 발명에 따른 방법의 유익한 실시예에 있어서, 다음 순서의 단계들이 적용된다:
a) 웨이퍼가 막에 연결되는 단계;
c) 돌기가 고온 엠보싱에 의해 막의 하면 위로 몰딩되는 단계;
d) 통로가 단자 부재가 통로 안에 노출되어 있는 방식으로 웨이퍼의 단자 부재 아래로 만들어지는 단계;
e) 금속층이 막의 하면 상과 통로 내에 증착되고, 내부 연결부는 노출된 웨이퍼 단자 부재의 금속 코팅으로서 통로의 상면 첨단 영역에서 만들어지며, 금속층이 막의 하면 상에 패턴되는 단계;
f) 웨이퍼의 칩이나 상기 칩과 함께 형성된 모듈이 분할 될 수 있는 단계.
본 방법의 이 버젼(version)에 있어서, c) 단계에서 고온 엠보싱 공정에 의해 통로를 만드는 것이 또한 가능하다. 그러나, 통로는 바람직하게는 레이저 드릴링에 의해 만들어질 수 있으며; 고온 엠보싱 공정에 의해 통로를 몰딩할 때 레이져 빔을 사용하여 잔류물을 제거하는 것이 또한 편리할 수 있다. 레이저는 어떤 경우에는 바람직하게는 막의 하면 상의 금속층을 패턴하기 위해 사용될 수 있다.
본 방법의 수정된 버젼에 있어서, 공정 단계는 다음 순서로 수행된다:
c) 먼저, 돌기가 고온 엠보싱 공정에 의해 막 상에 만들어지는 단계;
a) 다음, 막이 웨이퍼에 바람직하게는 부도체 결합제를 사용하여 연결되는 단계;
d) 통로가 단자 부재가 통로 안에 노출되어 있는 방식으로 웨이퍼의 단자 부재 아래에서 만들어지는 단계;
e) 금속층이 막의 하면 상과 통로 안에 증착되고, 내부 연결부는 b) 단계에 따라 노출된 웨이퍼 단자 부재 상의 금속 코팅으로서 통로의 상면 첨단 영역 상에 만들어지고, 다음 막의 하면 상에 있는 금속층이 전도 트랙을 형성하기 위해 패턴되는 단계; 및
g) 웨이퍼가 분할 되는 단계.
이 경우에 있어서, 또한, 통로는 앞선 예에서처럼 선택적으로 고온 엠보싱 공정에 의해 몰드되거나 레이저 드릴링에 의해 만들어질 수 있다.
더 수정된 공정은 다음 순서의 단계를 나타낸다:
c) 돌기와 선택적으로 통로가 고온 엠보싱 공정에 의해 막에 만들어지는 단계;
d) 통로는 필요하다면 드릴링되거나 세정되는 단계;
e) 금속층이 통로와 돌기를 포함하는 막의 상면과 하면 상에 만들어지고, 상면 상에 형성된 내부 연결부가 통로를 통하여 외부 연결부를 형성하는 돌기에 각각 연결되도록 패턴되는 단계;
a) 웨이퍼가 웨이퍼 단자 부재가 전기가 통할 수 있게 내부 연결부에 각각 연결되도록 막에 연결되는 단계; 및
f) 웨이퍼는 분할되는 단계.
이 경우에 있어서, 또한, 통로는 레이저에 의해 바람직하게는 드릴링되거나 적어도 잔류물이 제거될 것이다. 웨이퍼 단자 부재는 전도성이 있는 결합제에 의해 내부 연결부에 결합될 수 있다. 또 다른 유익한 실시예에 있어서, 웨이퍼 단자 부재는 부재 자신들 상에 또는/그리고 내부 연결부 위에 부착된 패드에 의해서 또한 콘택될 수 있다.
본 발명의 방법에 따라 생산된 반도체 모듈은 웨이퍼로부터 분리된 반도체 칩으로서, 막으로부터 분리된 중간 지지대에 직접 결합되고 고정된 상기 반도체 칩과, 중간 지지대의 상면와 하면사이에 드릴링된 통로에 의한 전도성이 있는 관통 연결 부재와, 중간 지지대의 하면 상에 몰드된 돌기와, 통로를 통해 칩의 단자 부재에 전도성이 있게 연결된 상기 돌기의 첨단 표면을 포함하며, 중간 지지대의 열 팽창 계수가 반도체 칩의 것과 거의 같은 것을 특징으로 한다.
아래에서는 도면을 사용하여 본 발명의 바람직한 실시예에 대해 자세히 설명하고자 한다.
도 1 에서 도 8에 설명된 하나 또는 그 이상의 반도체 모듈의 생산방법은 단자 부재(pads)(11)을 가진 반도체 웨이퍼(1)의 하면에, 결합된 예로서, 부착되어 있는 열 가소성 막(2)을 가진 첫번째 단계로 시작된다. 이 막은 바람직하게는 반도체 웨이퍼의 실리콘과 같은, 예를 들어, 5 에서 20ppm의 비교적 낮은 열 팽창 계수를 가진 LCP(liquid crystal polymer)로 구성된다. 이 막은 바람직하게는 50 에서 250㎛의 두께를 가지고 있다. LCP 외에도, 예를 들어 테프론(Teflon) 상표로 거래되는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)에 기초를 둔 물질과 같은, 다른 재료가 또한 막으로 사용될 수 있다.
두번째 단계에 있어서, 막은 고온 엠보싱된다. 이 단계의 마지막에서, 막(2)에 연결된 웨이퍼(1)이 엠보싱 몰드의 몰드 부품(31)과 (32)사이에 높여지고, 리세스(recess)(21)가 몰드 부품(31)에 제공되며, 각 리세스는 고온 엠보싱 공정에 의해 막(2)의 하면 상에 돌기가 몰드되도록 한다.
이 돌기들(21)은 엠보싱 몰드가 제거된 후에 웨이퍼(1)과 막(2)사이의 연결부를 보여주는 도 3에서 보여질 수 있다. 이런 방식으로 얻어진 돌기(21)는 바람직하게는 100 에서 250㎛ 사이의 직경을 가지고 150 에서 350㎛ 사이의 높이를 가진다. 그것들은 후에 반도체 모듈에서 탄력적인 외부 연결부로서 쓰일 것이다.
도 4에서 보여주는 것처럼, 다음 공정 단계에서는, 웨이퍼의 단자 부재(11) 아래에 각각, 통로(22)는 막의 하면으로부터 막을 관통하여 드릴링되고 레이저에 의해 수행되는 드릴링 후에 단자 부재(11)은 통로(22)에 노출되어 놓여지게 된다. 막(2)의 하면를 금속화하는 것에 의해, 통로(22)의 내부 벽과 돌기(21)은 동시에 도 5에서처럼 금속으로 코팅된다. 이 공정에 있어서, 내부 연결부(24)는 또한 반도체 웨이퍼의 단자 부재(11)의 노출된 영역 상에 형성되고, 상기 내부 연결부는 그래서 웨이퍼 단자 부재에 직접 콘택하게 된다. 동시에, 이 금속화 층은 돌기(21)의 첨단 표면 상에 금속제의 외부 연결부(25)를 형성하게 된다.
막(2)의 하면에 있는 불필요한 금속 영역은 도 6에 따라 레이저 주형에 의해 제거되어, 내부 연결부(24)와 외부 연결부(25)와 선택적으로 다른 전도 트랙중에서 단지 연결 도체만이 남게 된다. 막(2)의 하면은 연속적으로 도 7에서처럼 예를 들어 스프레이 코팅이나 전자 증착에 의한 솔더 리지스트(solder resist)(26)으로서 커버(cover)되고 외부 연결부(25)는 자유로운 상태로 유지된다. 이런 외부 연결부는 도 8에서처럼 추가적인 솔더 코팅이 제공될 수 있으며; 개별적인 반도체 모듈은 화살표 5에 의해 지시되는 분리 선에 따라, 예를 들어 소잉(sawing)에 의해, 분리된다.
중간 지지대(20)과 칩(10)으로 구성되고 이런식으로 얻어진 반도체 모듈(30)은 도 9에서처럼 인쇄 회로기판(6)에 실장될 수 있으며 거기에서 납땜된다.
도 10 내지 도 16은 수정된 순서의 단계에 의해 생산되는 다소 다른 공정을 보여준다. 이 경우에는, 특징이 이미 상기 기술된 막(2)은 고온 엠보싱 장치안에 홀로 놓여지고 몰드 부품(31)과 (32)사이에서 엠보싱되는데, 아래쪽의 몰드 부품(31)은 또한 돌기가 막의 하면 상으로 몰드되는 것에 의해 리세스(33)을 가지게 된다(도 11). 이때, 도 12에서 처럼, 통로(22)는 레이저 드릴링에 의해 엠보싱된 막(2)안으로 도입된다. 미리 언급된 바에 따라, 통로는 또한 고온 엠보싱 공정에서 만들어질 수도 있다.
도 13에서처럼 또다른 공정 단계에 있어서, 금속화 층(23)과 (28)는 각각 막(2)의 상면와 하면에 만들어지고, 통로의 벽은 또한 상면에서 바닥까지 금속화된다. 잉여의 금속 영역은 상면와 하면 상의 금속층(23)과 (28)의 연속적인 패터닝 (patterning)에 의해 차례로 제거되어, 돌기의 첨단 표면 위에서 내부 연결부(24)가 상면 상에 유지되도록 하고 하면 상에 있는 외부 연결부(22)와 통로(22)를 경유하는 연결부는 각각의 경우에 유지된다. 나아가 도체 트랙은 요구된 대로 패턴된다.
다음, 막은 상면과 하면 상에 솔더 리지스터(26)로써 코팅되고, 상면 상의 내부 연결부(24)와 돌기 상의 외부 연결부(25)는 자유로이 유지된다. 스프레이 코팅이나 ED(electro-depositon) 리지스트 방법과 같은 방법들이 솔더 리시스터를 돌기가 산재된 표면에 제공할 때 고려될 수 있다. 납땜가능 및/또는 결합가능한 층(27)이 돌기나, 패드의 형식으로 요구된다면, 외부연결부(25)(도 15)에 각각의 경우에 부착된다.
도 6에서 보여지는 것처럼, 각각의 경우에 웨이퍼의 단자 부재들(11)은 내부연결부(24)위에 놓이는 방식으로 처리되고 패턴된 막(2)위에 반도체 웨이퍼(1)는 이제 실장되는데, 이는 상기 소자들이 상기 연결부에 도전성이 있는 결합제에 의해 납땜되거나 결합될 수 있도록 하기 위해서이다. 예로서 전에 부착된 패드(28)는 남땜을 위해 사용될 수 있다.
앞선 예에서처럼, 반도체 모듈(30)은 분리 선(5)를 따라 분리되고(도16) 도 17에서 처럼 인쇄 회로기판(6) 위로 납땜된다.
보여준 두 공정의 혼합된 형태가 또한 가능하다: 그래서, 막(2)은 먼저 도 10과 도 11에서 처럼 고온 엠보싱되고 나서 도 3에서와 같은 연결이 만들어지도록 반도체 웨이퍼(1)의 하면에 직접 연결될 수 있다. 이는 도 4 내지 도 8을 사용하여 이미 기술된 공정 순서에 의해 이루어질 수도 있다. 이 경우에 반도체 웨이퍼는 엠보싱 장치의 압력에 노출되지 않을 수도 있으며; 패터닝과 콘택팅은 전에 기술된 것과 다른 방법으로 진행될 수도 있다.

Claims (19)

  1. 적어도 하나의 반도체 부품을 포함하는 반도체 웨이퍼로부터 반도체 모듈들을 생산하는 방법으로서,
    a) 반도체 웨이퍼(1)의 연결부가 열 팽창 계수가 대략 반도체물질의 열 팽창 계수만큼 낮은 열 가소성 막(2)의 상면에 직접적으로 연결되는 단계;
    b) 금속으로 만들어진 편평한 내부 연결부들(24)이 상기 열가소성 막(2)의 상면에 형성되며 상기 반도체 웨이퍼(1)의 단자 부재들(11)에 연결되는 단계;
    c) 돌기들(21)이 고온 엠보싱 공정에 의해 상기 열가소성 막(2)의 하면 상에 몰드(mold)되며, 상기 돌기들의 첨단 표면들은 외부 연결부들(25)을 형성하는 단계;
    d) 통로들(22)이 상기 열 가소성 막의 상기 상면과 상기 하면 사이에 형성되는 단계;
    e) 금속 층(23)이 상기 돌기들(21) 상에 뿐만 아니라 상기 열 가소성 막(2)의 상기 하면 상과 상기 통로들(22)에 증착되고 패턴(pattern)되어 각각의 상기 외부 연결부들(25)에서 상기 통로들(22)을 통해 상기 내부 연결부들(24)까지 도체 트랙들(tracks)이 형성되는 단계; 및
    f) 최종단계에서 상기 열가소성 막(2)과 콘택된 상기 반도체 웨이퍼(1)가 개별적인 반도체 모듈들(10)로 분할되는 단계를 포함하며, 상기 단계들의 순서는 변화될 수 있는, 반도체 모듈 생산 방법.
  2. 제1항에 있어서,
    a) 상기 반도체 웨이퍼(1)는 상기 열가소성 막(2)에 연결되는 단계;
    c) 상기 돌기들(21)은 상기 열가소성 막(2)과 상기 반도체 웨이퍼(1)의 교차 연결부를 고온 엠보싱함으로써 상기 열 가소성 막의 하면 상에 몰드되는 단계;
    d) 상기 통로들(22)은 상기 단자 부재들(11)이 상기 통로들(22)에 노출되어 있도록 상기 반도체 웨이퍼의 각각의 상기 단자 부재들(11) 아래 영역에 만들어지는 단계;
    e) 상기 금속 층(23)이 상기 통로들(22) 내부와 상기 열 가소성 막(2)의 하면 상에 증착되는데, 상기 내부 연결부들(24)은 노출된 상기 웨이퍼 단자 부재들(11) 상에 있는 금속코팅으로서 상기 b)단계에 따라 통로의 상면 첨단 영역에서 만들어지며, 그리고 나서 상기 금속층(23)이 상기 열 가소성 막(2)의 하면 위로 패턴되는 단계; 및
    f) 상기 반도체 웨이퍼가 분할되는 단계를 순차적으로 포함하는 것을 특징으로 하는 반도체 모듈 생산 방법.
  3. 제2항에 있어서,
    상기 통로들(22)은 고온 엠보싱에 의해서 상기 c)단계에서 부분적으로 또는 전체적으로 형성되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 통로들(22)은 고온 엠보싱 공정의 잔류물의 레이저 처리에 의해 세정되거나 레이저 드릴링에 의해 만들어지는 것을 특징으로 하는 반도체 모듈 생산 방법.
  5. 제1항에 있어서,
    b) 먼저, 상기 돌기들(21)이 고온 엠보싱에 의해 상기 열가소성 막(2) 상에 만들어지는 단계;
    a) 엠보싱된 상기 열가소성 막(2)이 상기 반도체 웨이퍼(1)에 연결되는 단계;
    d) 상기 통로들(22)은 상기 단자 부재들이 상기 통로들(22) 내부에 노출되는 방식으로 상기 반도체 웨이퍼(1)의 상기 단자 부재들(11) 아래에 만들어지는 단계;
    e) 상기 금속층이 상기 열 가소성 막(2)의 하면과 상기 통로들 내부에서 증착되는데, 상기 내부 연결부들(24)은 노출된 상기 웨이퍼 단자 부재들(11) 위에 금속 코팅으로서 상기 b)단계에 따라 상기 통로들(22)의 상면 첨단 영역에서 만들어지며, 그리고 나서 상기 금속층(23)은 상기 열가소성 막(2)의 하면에서 패턴되는 단계; 및
    f) 상기 반도체 웨이퍼가 분할되는 단계를 순차적으로 포함하는 것을 특징으 하는 반도체 모듈 생산 방법.
  6. 제5항에 있어서,
    상기 c)단계에서 상기 통로들(22)은 고온 엠보싱에 의해 적어도 부분적으로 몰드되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 d) 단계에서 상기 통로들(22)은 엠보싱 단계인 상기 c) 단계의 잔류물의 레이저 처리에 의해 세정되거나 레이저 드릴링에 의해 만들어지는 것을 특징으로 하는 반도체 모듈 생산 방법.
  8. 제5항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 a) 단계에서 상기 반도체 웨이퍼(1)는 상기 열 가소성 막(2)에 부도체인 결합제에 의해 연결되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  9. 제1항에 있어서,
    c) 상기 돌기들(21)과, 적용가능한 경우에, 상기 통로들(22)은 고온 엠보싱에 의해 상기 열 가소성 막(2)에 만들어지는 단계;
    d) 상기 통로들(22)은, 필요한 경우에, 드릴링되거나 세정되는 단계;
    e) 상기 금속층(23; 27)은 상기 통로들(27)과 상기 돌기들(21)을 포함하는 상기 열 가소성 막(2)의 상면와 하면 상에 만들어지고, 상면에 형성된 상기 내부 연결부들(24)이 상기 외부 연결부(25)를 형성하는 상기 돌기(21)까지 상기통로들(22)을 통해 각각 연결되도록 패턴되는 단계;
    a) 상기 반도체 웨이퍼(1)가 상기 웨이퍼 단자 부재들(11)이 상기 내부 연결부(24)에 각각 전기 전도적으로 연결되도록 상기 열가소성 막에 연결되는 단계; 및
    f) 상기 반도체 웨이퍼가 분할되는 단계를 순차적으로 포함하는 것을 특징으로 하는 반도체 모듈 생산 방법.
  10. 제9항에 있어서,
    상기 통로들(22)은 레이저에 의하여 드릴링 및/또는 세정되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 웨이퍼 단자 부재들(11)은 상기 내부 연결부들(24)에 전도성 결합제에 의해 결합되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  12. 제9항 또는 제10항에 있어서,
    상기 웨이퍼 단자 부재들은 단자 부재 자신들(11)에 그리고/또는 상기 내부 연결부들(24)에 부착된 패드들(pads)(28)을 통하여 콘택되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  13. 제1항 내지 제12항 중 어느 하나의 항에 있어서,
    상기 돌기들(21)은 상기 열 가소성 막의 하면 위로 튀어나오도록 엠보싱되는 것을 특징으로 하는 반도체 모듈 생산 방법.
  14. 제1항 내지 제12항 중 어느 하나의 항에 있어서.
    상기 돌기들은 상기 열 가소성 막의 하면 내에서 환형(ring-shaped) 홈들(grooves)을 임프레싱(impressing)하는 것에 의해 리세스된(recessed) 방식으로 만들어진 것을 특징으로 하는 반도체 모듈 생산 방법.
  15. 제1항 내지 제14항 중 어느 하나의 항에 따른 방법을 이용하여 생산된 반도체 모듈로서,
    반도체 웨이퍼(1)로부터 분리된 반도체 칩(10)으로서, 열가소성 막으로부터 분리된 중간 지지대(20)위로 직접 콘택되고 고정된 반도체 칩; 상기 중간 지지대의 상면과 하면사이의 관통구(22)에 의한 전도성 통로 및 상기 중간 지지대(20)의 하면 위로 몰드(mold)되는 돌기(21)를 포함하며, 상기 돌기의 첨단 표면들(25)은 상기 통로들(22)를 경유하여 상기 반도체 칩(10)의 상기 단자 부재(11)까지 전기 전도적으로 연결되고, 상기 중간 지지대(20)의 열 팽창 계수는 상기 반도체 칩(10)의 열 팽창 계수와 대략 같은 반도체 모듈.
  16. 제15항에 있어서,
    상기 중간 지지대(20)는 LCP(liquid crystal polymer)로 구성되는 것을 특징으로 하는 반도체 모듈.
  17. 제15항에 있어서,
    상기 중간 지지대는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)에 기초한 막으로 구성된 것을 특징으로 하는 반도체 모듈.
  18. 제15항 내지 제17항 중 어느 하나의 항에 있어서,
    상기 중간 지지대(20)은 50에서 250㎛ 사이의 두께를 갖는 것을 특징으로 하는 반도체 모듈.
  19. 제15항 내지 제17항 중 어느 하나의 항에 있어서,
    상기 돌기(21)는 100에서 250㎛ 사이의 직경과 150에서 350㎛ 사이의 높이를 가지는 것을 특징으로 하는 반도체 모듈.
KR10-2003-7007167A 2000-11-29 2001-11-29 반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈 KR20030070040A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10059178A DE10059178C2 (de) 2000-11-29 2000-11-29 Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE10059178.7 2000-11-29
PCT/DE2001/004489 WO2002045163A2 (de) 2000-11-29 2001-11-29 Verfahren zur herstellung von halbleitermodulen sowie nach dem verfahren hergestelltes modul

Publications (1)

Publication Number Publication Date
KR20030070040A true KR20030070040A (ko) 2003-08-27

Family

ID=7665050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7007167A KR20030070040A (ko) 2000-11-29 2001-11-29 반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈

Country Status (8)

Country Link
US (1) US20040029361A1 (ko)
EP (1) EP1338035A2 (ko)
JP (1) JP2004515078A (ko)
KR (1) KR20030070040A (ko)
CN (1) CN1541412A (ko)
DE (1) DE10059178C2 (ko)
TW (1) TW527698B (ko)
WO (1) WO2002045163A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102004026596A1 (de) * 2004-06-01 2006-03-02 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
JP4840769B2 (ja) * 2006-07-04 2011-12-21 セイコーインスツル株式会社 半導体パッケージの製造方法
JP4840770B2 (ja) * 2006-07-04 2011-12-21 セイコーインスツル株式会社 半導体パッケージの製造方法
JP6333857B2 (ja) * 2013-12-25 2018-05-30 Dic株式会社 メソゲン基を含有する化合物、それを用いた混合物、組成物、及び、光学異方体
DE102014008838B4 (de) * 2014-06-20 2021-09-30 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem
DE102017212233A1 (de) * 2017-07-18 2019-01-24 Siemens Aktiengesellschaft Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1293544C (en) * 1987-07-01 1991-12-24 Timothy P. Patterson Plated plastic castellated interconnect for electrical components
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
EP0971405A3 (de) * 1994-09-23 2000-05-10 Siemens S.A. Verfahren zur Herstellung eines Substrates für ein Polymer Stud Grid Array
US5696207A (en) * 1994-12-09 1997-12-09 Geo-Centers, Inc. Fluroropolymeric substrates with metallized surfaces and methods for producing the same
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5869974A (en) * 1996-04-01 1999-02-09 Micron Technology, Inc. Micromachined probe card having compliant contact members for testing semiconductor wafers
EP0953210A1 (en) * 1996-12-19 1999-11-03 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Flip-chip type connection with elastic contacts
JPH10303327A (ja) * 1997-04-23 1998-11-13 Yamaichi Electron Co Ltd 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
JPH10307288A (ja) * 1997-05-09 1998-11-17 Minolta Co Ltd 液晶素子及びその製造方法
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6103613A (en) * 1998-03-02 2000-08-15 Micron Technology, Inc. Method for fabricating semiconductor components with high aspect ratio features
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
FR2781309B1 (fr) * 1998-07-15 2001-10-26 Rue Cartes Et Systemes De Procede d'assemblage d'un microcircuit sur un support plastique
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US20020045028A1 (en) * 2000-10-10 2002-04-18 Takayuki Teshima Microstructure array, mold for forming a microstructure array, and method of fabricating the same

Also Published As

Publication number Publication date
US20040029361A1 (en) 2004-02-12
EP1338035A2 (de) 2003-08-27
WO2002045163A3 (de) 2003-03-20
WO2002045163A2 (de) 2002-06-06
JP2004515078A (ja) 2004-05-20
TW527698B (en) 2003-04-11
DE10059178A1 (de) 2002-06-13
DE10059178C2 (de) 2002-11-07
CN1541412A (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
US5367435A (en) Electronic package structure and method of making same
US5989939A (en) Process of manufacturing compliant wirebond packages
KR100421301B1 (ko) 마이크로파회로시스템을위한폴리머스터드그리드어레이
KR100403062B1 (ko) 전도성 소자의 형성방법 및 3차원 회로의 형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨 패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의 형성방법 및 칩-온-플렉스 패키지의 형성방법
GB2313713A (en) High-density mounting method for and structure of electronic circuit board
US4466181A (en) Method for mounting conjoined devices
KR20030070040A (ko) 반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
JPH10163406A (ja) 半導体パッケージングのためのカラム・グリッド・アレーおよび方法
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
US7911048B2 (en) Wiring substrate
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
JPH09312355A (ja) 半導体装置とその製造方法
US4034467A (en) Process for producing a multi-chip wiring arrangement
GB2204184A (en) Mounting electronic components on substrates
KR100496841B1 (ko) 엘라스토머 전기 커넥터
US20020093089A1 (en) Compliant mounting interface for electronic devices
JP3314165B2 (ja) 基板上の２つの配線層の間の導電性の横接続部を製作する方法
US6518088B1 (en) Polymer stud grid array
US6153518A (en) Method of making chip size package substrate
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JP2000357861A (ja) 電子回路装置
US20020038726A1 (en) Polymer stud grid array and method for producing such a polymer stud grid array
JP3739921B2 (ja) Ｉｃ用接続部品

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid