JPH0817188B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0817188B2 JPH0817188B2 JP12835689A JP12835689A JPH0817188B2 JP H0817188 B2 JPH0817188 B2 JP H0817188B2 JP 12835689 A JP12835689 A JP 12835689A JP 12835689 A JP12835689 A JP 12835689A JP H0817188 B2 JPH0817188 B2 JP H0817188B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal frame
- main electrode
- circuit wiring
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ダイオード，パワートランジスタ，サイ
リスタなどの半導体素子を備えた半導体装置に関する。
リスタなどの半導体素子を備えた半導体装置に関する。
複数の半導体素子および他の回路素子からなる半導体
装置をモジュール化したものは、例えばパワートランジ
スタモジュールとして従来より種々製品化されている。
そのような装置の構造は、熱良導性の金属基板と主とし
て絶縁材料からなる側壁とで構成される容器内の金属基
板上に、所要の回路配線のために箔状導体をパターン化
して貼り付けてなるセラミックなどの絶縁基板を固着
し、その導体パターン上の所定の位置に半導体素子，そ
の他の回路素子，外部導出用端子を固着し、所要の電気
的接続を行い、ゲル状シリコーン樹脂を注入し、さらに
その上にエポキシ樹脂を注入して硬化させ、開口部を絶
縁材料からなる蓋体で閉じ、蓋体を貫通して外部導出端
子の一端が導出されている構成のものが一般的である。
装置をモジュール化したものは、例えばパワートランジ
スタモジュールとして従来より種々製品化されている。
そのような装置の構造は、熱良導性の金属基板と主とし
て絶縁材料からなる側壁とで構成される容器内の金属基
板上に、所要の回路配線のために箔状導体をパターン化
して貼り付けてなるセラミックなどの絶縁基板を固着
し、その導体パターン上の所定の位置に半導体素子，そ
の他の回路素子，外部導出用端子を固着し、所要の電気
的接続を行い、ゲル状シリコーン樹脂を注入し、さらに
その上にエポキシ樹脂を注入して硬化させ、開口部を絶
縁材料からなる蓋体で閉じ、蓋体を貫通して外部導出端
子の一端が導出されている構成のものが一般的である。
ところがそのような従来の半導体装置においては、絶
縁基板としてセラミックなどを使用しているため、その
上に設けられる回路構成のために必要な導体パターンの
ファイン化が難しいという問題がある。近年、このファ
イン化の問題を解決する材料としてアルミニウムを金属
ベースとしてその表面にエポキシ樹脂などの絶縁層を積
層し、さらにその上に銅箔，あるいは銅箔とアルミニウ
ム箔とを重ねた導体薄膜とすることによりファイン化さ
れた導体パターンへの加工を可能とする絶縁放熱基板が
使われている。
縁基板としてセラミックなどを使用しているため、その
上に設けられる回路構成のために必要な導体パターンの
ファイン化が難しいという問題がある。近年、このファ
イン化の問題を解決する材料としてアルミニウムを金属
ベースとしてその表面にエポキシ樹脂などの絶縁層を積
層し、さらにその上に銅箔，あるいは銅箔とアルミニウ
ム箔とを重ねた導体薄膜とすることによりファイン化さ
れた導体パターンへの加工を可能とする絶縁放熱基板が
使われている。
しかし、このような薄膜の導体パターンをもつ放熱基
板はその銅箔の厚さが制約されるために、比較的電流の
小さな装置への使用に限られるという問題があった。
板はその銅箔の厚さが制約されるために、比較的電流の
小さな装置への使用に限られるという問題があった。
また、大きな電流を流すためには、銅箔あるいはアル
ミニウム箔の厚さを増すのではなく幅を広くしても良い
が、その分、面積が増し、それを用いた装置が大きくな
りコストが高くなるという問題があった。
ミニウム箔の厚さを増すのではなく幅を広くしても良い
が、その分、面積が増し、それを用いた装置が大きくな
りコストが高くなるという問題があった。
この発明が解決しようとする課題は、上述の絶縁放熱
基板を用いて回路配線のための導体パターンのファイン
化を可能にしつつ、なおかつその上に設けられるこの導
体パターンを形成する銅箔あるいはアルミニウム箔の幅
を広くすることなく電流容量を大きくできる構成の小形
で安価な半導体装置を提供することである。
基板を用いて回路配線のための導体パターンのファイン
化を可能にしつつ、なおかつその上に設けられるこの導
体パターンを形成する銅箔あるいはアルミニウム箔の幅
を広くすることなく電流容量を大きくできる構成の小形
で安価な半導体装置を提供することである。
上記の課題は、この発明によれば、金属ベース上に絶
縁膜を介して積層される導体薄膜が所要の回路配線パタ
ーンに加工されてなる絶縁放熱基板に半導体素子を搭載
してなる半導体装置において、回路配線パターンが主電
流用の両主電極端子が導出される主電流回路配線パター
ン部と制御電極が導出される制御回路配線パターン部と
を備え、この主電流回路配線パターン部上にはいずれか
の主電極端子とこれにつながる半導体素子搭載部とを有
する金属フレームが固着され、一方の主電極端子につな
がる前記搭載部上の半導体素体が他方の主電極端子につ
ながる金属フレームと制御回路配線パターン部とにそれ
ぞれ導線結合されてなる半導体装置とすることによって
解決される。
縁膜を介して積層される導体薄膜が所要の回路配線パタ
ーンに加工されてなる絶縁放熱基板に半導体素子を搭載
してなる半導体装置において、回路配線パターンが主電
流用の両主電極端子が導出される主電流回路配線パター
ン部と制御電極が導出される制御回路配線パターン部と
を備え、この主電流回路配線パターン部上にはいずれか
の主電極端子とこれにつながる半導体素子搭載部とを有
する金属フレームが固着され、一方の主電極端子につな
がる前記搭載部上の半導体素体が他方の主電極端子につ
ながる金属フレームと制御回路配線パターン部とにそれ
ぞれ導線結合されてなる半導体装置とすることによって
解決される。
この発明は上記のような構成とし、その半導体装置の
必要電流容量により金属フレームの厚さを設定し、絶縁
放熱基板上の導体パターンそのパターンに合わせた形状
の半導体素体搭載部を有する金属フレームを接合すれ
ば、半導体装置に入ってくる電流は金属箔ではなく主と
して金属フレームを通って外部へ導出することができる
ことが要点である。またこの絶縁放熱基板上の導体パタ
ーンは金属フレームがこの基板に有効な放熱性と機械的
強度を有するという観点で接合（はんだ付け）されるだ
けでよいので、導体パターンを形成する銅箔あるいはア
ルミニウム箔の幅を必要以上に広くすることなく、小形
で安価な半導体装置を得ることが可能となる。
必要電流容量により金属フレームの厚さを設定し、絶縁
放熱基板上の導体パターンそのパターンに合わせた形状
の半導体素体搭載部を有する金属フレームを接合すれ
ば、半導体装置に入ってくる電流は金属箔ではなく主と
して金属フレームを通って外部へ導出することができる
ことが要点である。またこの絶縁放熱基板上の導体パタ
ーンは金属フレームがこの基板に有効な放熱性と機械的
強度を有するという観点で接合（はんだ付け）されるだ
けでよいので、導体パターンを形成する銅箔あるいはア
ルミニウム箔の幅を必要以上に広くすることなく、小形
で安価な半導体装置を得ることが可能となる。
第１図は、この発明に係わる半導体装置の一実施例の
中間組立品を示すもので、第１図（ａ）は平面図，第１
図（ｂ）は側面図である。第１図において、１は銅板に
エポキシ樹脂をコーティングした絶縁放熱基板であり、
その上に主電流回路の導体パターンを介して金属フレー
ム２がはんだ付けされている。金属フレーム２の導体パ
ターンにはんだ付けされる部分は導体パターンとほぼ同
形状に加工されている。金属フレーム２は半導体素体搭
載部2a,主電極端子2bとが一体となっている。３は制御
回路用の導体パターンである。
中間組立品を示すもので、第１図（ａ）は平面図，第１
図（ｂ）は側面図である。第１図において、１は銅板に
エポキシ樹脂をコーティングした絶縁放熱基板であり、
その上に主電流回路の導体パターンを介して金属フレー
ム２がはんだ付けされている。金属フレーム２の導体パ
ターンにはんだ付けされる部分は導体パターンとほぼ同
形状に加工されている。金属フレーム２は半導体素体搭
載部2a,主電極端子2bとが一体となっている。３は制御
回路用の導体パターンである。
この金属フレーム２の半導体素体搭載部2aに第２図の
部分平面図に示すように、半導体素体４を直接またはモ
リブデン板５などを介してはんだ付けし、アルミニウム
ワイヤ６で所要の電気的接続を行う。その後、金属フレ
ーム２を折り曲げ部2cで折り曲げて主電極端子2bを立
て、さらに点線部で折り曲げて主電極端子2bの端部が絶
縁放熱基板１と平行になるように成形する。側壁と蓋体
とが一体となったプラスチック成形品を、その開口部に
主電極端子が導出されるようにして、絶縁放熱基板に接
着剤で固着し、開口部をエポキシ樹脂で封止し、第１図
に示した金属フレームの主電極端子を連結している
「Ａ」部を除去して半導体装置とする。
部分平面図に示すように、半導体素体４を直接またはモ
リブデン板５などを介してはんだ付けし、アルミニウム
ワイヤ６で所要の電気的接続を行う。その後、金属フレ
ーム２を折り曲げ部2cで折り曲げて主電極端子2bを立
て、さらに点線部で折り曲げて主電極端子2bの端部が絶
縁放熱基板１と平行になるように成形する。側壁と蓋体
とが一体となったプラスチック成形品を、その開口部に
主電極端子が導出されるようにして、絶縁放熱基板に接
着剤で固着し、開口部をエポキシ樹脂で封止し、第１図
に示した金属フレームの主電極端子を連結している
「Ａ」部を除去して半導体装置とする。
第３図は、このようにして作製された半導体装置の外
観を示すもので、第３図（ａ）は平面図，第３図（ｂ）
は側面図である。第３図において、１は絶縁放熱基板,7
はプラスチック成型品,2bは主電極端子,8は開口部を封
止するエポキシ樹脂である。
観を示すもので、第３図（ａ）は平面図，第３図（ｂ）
は側面図である。第３図において、１は絶縁放熱基板,7
はプラスチック成型品,2bは主電極端子,8は開口部を封
止するエポキシ樹脂である。
このような金属フレームを用いることにより、半導体
装置の電流は金属フレームを通って外部へ導出されるこ
とになる。従って、半導体装置の電流容量に応じて金属
フレームの厚さを決めればよく、電流容量の大きい半導
体装置に絶縁放熱基板を好適に用いることが可能とな
る。しかも、導体パターンは金属フレームを絶縁放熱基
板に固着させる機能を有するだけでよく、半導体装置の
電流容量に応じてその幅を広くする必要はなく、半導体
装置の小形化が可能となる。
装置の電流は金属フレームを通って外部へ導出されるこ
とになる。従って、半導体装置の電流容量に応じて金属
フレームの厚さを決めればよく、電流容量の大きい半導
体装置に絶縁放熱基板を好適に用いることが可能とな
る。しかも、導体パターンは金属フレームを絶縁放熱基
板に固着させる機能を有するだけでよく、半導体装置の
電流容量に応じてその幅を広くする必要はなく、半導体
装置の小形化が可能となる。
この発明によれば、半導体装置の電流は金属フレーム
を通って外部へ導出される。従って、導体パターンは金
属フレームを絶縁放熱基板に固着させる機能を有するだ
けでよくなるので、電流容量の大きい半導体装置にも絶
縁放熱基板を適用できるようになり、しかも、導体パタ
ーンを形成する銅箔あるいはアルミニウム箔の幅を広く
する必要はないので、小形で安価な半導体装置を得るこ
とが可能となる。
を通って外部へ導出される。従って、導体パターンは金
属フレームを絶縁放熱基板に固着させる機能を有するだ
けでよくなるので、電流容量の大きい半導体装置にも絶
縁放熱基板を適用できるようになり、しかも、導体パタ
ーンを形成する銅箔あるいはアルミニウム箔の幅を広く
する必要はないので、小形で安価な半導体装置を得るこ
とが可能となる。
また、半導体素体搭載部，主電極端子を一体化したの
で、組立工数の削減という効果も得られる。
で、組立工数の削減という効果も得られる。
第１図はこの発明の半導体装置の一実施例の中間組立品
を示すもので第１図（ａ）は平面図，第１図（ｂ）は側
面図、第２図は金属フレームの半導体素体搭載部に半導
体素体を搭載し電気的に接続した状態を示す部分平面
図、第３図は第１図に示した中間組立品を用いて作製し
た半導体装置の外観を示すもので第３図（ａ）は平面
図，第３図（ｂ）は側面図。 １……絶縁放熱基板,2……金属フレーム,2a……半導体
素体搭載部,2b……主電極端子,2c……折り曲げ部,3……
制御回路配線パターン。
を示すもので第１図（ａ）は平面図，第１図（ｂ）は側
面図、第２図は金属フレームの半導体素体搭載部に半導
体素体を搭載し電気的に接続した状態を示す部分平面
図、第３図は第１図に示した中間組立品を用いて作製し
た半導体装置の外観を示すもので第３図（ａ）は平面
図，第３図（ｂ）は側面図。 １……絶縁放熱基板,2……金属フレーム,2a……半導体
素体搭載部,2b……主電極端子,2c……折り曲げ部,3……
制御回路配線パターン。
Claims (1)
- 【請求項１】金属ベース上に絶縁膜を介して積層される
導体薄膜が所要の回路配線パターンに加工されてなる絶
縁放熱基板に半導体素体を搭載してなる半導体装置にお
いて、回路配線パターンが主電流用の両主電極端子が導
出される主電流回路配線パターン部と制御電極が導出さ
れる制御回路配線パターン部とを備え、この主電流回路
配線パターン部上にはいずれかの主電極端子とこれにつ
ながる半導体素体搭載部とを有する金属フレームが固着
され、一方の主電極端子につながる前記搭載部上の半導
体素体が他方の主電極端子につながる金属フレームと制
御回路配線パターン部とにそれぞれ導線結合されてなる
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12835689A JPH0817188B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12835689A JPH0817188B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306640A JPH02306640A (ja) | 1990-12-20 |
| JPH0817188B2 true JPH0817188B2 (ja) | 1996-02-21 |
Family
ID=14982797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12835689A Expired - Fee Related JPH0817188B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345290C (zh) * | 2003-11-04 | 2007-10-24 | 株式会社丰田自动织机 | 半导体器件 |
-
1989
- 1989-05-22 JP JP12835689A patent/JPH0817188B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345290C (zh) * | 2003-11-04 | 2007-10-24 | 株式会社丰田自动织机 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306640A (ja) | 1990-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| KR920001691A (ko) | 제로 전력 ic 모듈 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JPH05304248A (ja) | 半導体装置 | |
| JP3099382B2 (ja) | 小型発振器 | |
| JP2000244077A (ja) | 樹脂成形基板と電子部品組み込み樹脂成形基板 | |
| JPH0817188B2 (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPS6250063B2 (ja) | ||
| JPH1174421A (ja) | 複合型半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JPH05243418A (ja) | プラスチックｐｇａ型半導体装置 | |
| JP2504586Y2 (ja) | 電子部品用パッケ―ジ | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JPH0451488Y2 (ja) | ||
| JPH0442942Y2 (ja) | ||
| JP2000252414A (ja) | 半導体装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JP2591999Y2 (ja) | 集積回路のパッケージの構造 | |
| JP2771567B2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |