JP5782070B2 - 電気素子のパッケージ - Google Patents

電気素子のパッケージ Download PDF

Info

Publication number
JP5782070B2
JP5782070B2 JP2013150152A JP2013150152A JP5782070B2 JP 5782070 B2 JP5782070 B2 JP 5782070B2 JP 2013150152 A JP2013150152 A JP 2013150152A JP 2013150152 A JP2013150152 A JP 2013150152A JP 5782070 B2 JP5782070 B2 JP 5782070B2
Authority
JP
Japan
Prior art keywords
substrate
container
electric element
electrical
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013150152A
Other languages
English (en)
Other versions
JP2015023154A (ja
Inventor
佐藤　昇男
昇男 佐藤
石井　雄三
雄三 石井
山口　城治
城治 山口
悦 橋本
悦 橋本
鈴木　賢哉
賢哉 鈴木
神　好人
好人 神
直樹 大庭
直樹 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2013150152A priority Critical patent/JP5782070B2/ja
Priority to PCT/JP2014/069202 priority patent/WO2015008860A1/ja
Publication of JP2015023154A publication Critical patent/JP2015023154A/ja
Application granted granted Critical
Publication of JP5782070B2 publication Critical patent/JP5782070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0083—Temperature control
    • B81B7/0087—On-device systems and sensors for controlling, regulating or monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、電気素子を収容して気密封止された電気素子のパッケージに関する。
レーザーダイオード，ＭＥＭＳ（Micro Electro Mechanical Systems）センサ素子，液晶素子などの電気素子は、湿度などの環境条件への依存性や特性変化を防ぐために、所定の容器に気密封止されてパッケージとされる。例えば、非特許文献１に示されている波長選択スイッチ用ＭＥＭＳミラーアレイモジュールは、電気駆動のために、環境に露出している状態では湿度による容量変化の影響を受ける。また、ＭＥＭＳ製造技術を用いて作製された微細構造体では、外界から侵入した異物により、機械的可動部の干渉・固着が引き起こされる可能性がある。これらのことにより、上述したようなモジュールは、容器内に気密封止されて用いられている。
このような、従来のパッケージについて図７を用いて説明する。図７は、一般的に用いられているパッケージの構成を示す構成図である。図７では、断面を模式的に示している。このパッケージは、まず、蓋部７０１と容器下部７０２とから構成された容器７００を備える。蓋部７０１と容器下部７０２とは、シーム溶接やはんだ接合などで接合され、外界からの物質の出入りが遮られた遮蔽空間７０３を形成している。例えば、蓋部７０１は、コバール（Kovar）製の窓枠部７１２にガラス製の光学窓７１３が接合されている。また、容器下部７０２は、セラミック基板７０５と、セラミック製の枠部７１０と、コバール製の枠部７１１とから構成されている。窓枠７１２の周辺部と枠部７１１の上面とを接合することで、封止された状態が得られる。
このように構成された容器７００の遮蔽空間７０３内に、レーザーダイオード，ＭＥＭＳセンサ素子，液晶素子などの電気素子７０４を配置する。セラミック基板７０５の上に、はんだなどの接着層７０９により電気素子７０４が固定される。レーザーダイオード，ＭＥＭＳセンサ素子，液晶素子などの電気素子は、温度調整を必要とすることがある。また、このような電気素子７０４は、光学的な入出力を行うため、容器７００は、外界との光の入出力が可能な光学窓７１３を備える。また、ＭＥＭＳを構成する可動部の動作領域を得るために、遮蔽空間７０３を備える。また、電気素子７０４における湿度変化や酸化を避け長期信頼性を向上させるために気密封止する。
なお、セラミック基板７０５の裏面側には、直径０．５ｍｍ程度の複数の金属ピン７０６が設けられている。このような複数の金属ピン７０６は、ピングリッドアレイ（Pin Grid Array；ＰＧＡ）と呼ばれている。また、電気素子７０４は、ボンディングワイヤ７０７を経由して容器下部７０２内の電気配線（不図示）に接続され、この電気配線を経由して金属ピン７０６に接続している。また、パッケージは、金属ピン７０６をソケット基板７０８に差し込むことで固定される。
碓氷 光男、内山 真吾、橋本 悦、葉玉 恒一、石井 雄三、松浦 伸昭、阪田 知巳、下山 展弘、松浦 徹、下川 房男、「波長選択スイッチ（ＷＳＳ）用ＭＥＭＳミラーアレイモジュール」、信学技報、IEICE Technical Report, R2009-7, CPM2009-7, OPE2009-7、３５−３９頁、２００９年。
上述したような、ＰＧＡ形式のパッケージでは、一般に、比較的厚く形成されている。また、温度調整のためのヒータ７２２は、容器下部７０２の側部外側などに配置された温度調節部７２１内に設けられ、電気素子７０４から離れた状態とされ、加えて、ヒータ７２２と電気素子７０４との間には、金属ピン７０６が設けられている。このため、ヒータ７２２より生じた熱は、金属ピン７０６を介してソケット基板７０８に逃げる構造となっている。従って、ヒータ７２２より生じた熱の大部分は、金属ピン７０６およびソケット基板７０８の加熱に消費され、対象とする電気素子７０４の温度調整には大きな消費電力が必要になるという問題があった。また、このように大きな発熱量を必要とする構造では、ヒータ７２２自体の体積を大きくすることになり、全体として厚く大型化してしまうという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、温度調整が必要な電気素子のパッケージを、より小型化および薄型化し、また、より消費電力が低減できるようにすることを目的とする。
本発明に係る電気素子のパッケージは、電気素子および電気素子を搭載する基板と、電気素子を収容して電気素子の上部に空間を備えて気密封止された容器と、基板に備えられた温度調節手段と、電気素子と容器の外部との電気的な接続を行う接続手段とを備える。
上記電気素子のパッケージにおいて、温度調節手段は基板に内蔵されている。なお、基板は、セラミックから構成され、温度調節手段は、抵抗発熱体から構成されていればよい。
上記電気素子のパッケージにおいて、電気素子は、ペルチェ素子から構成された基板とともに容器に収容され、温度調節手段はペルチェ素子から構成された基板であってもよい。
上記電気素子のパッケージにおいて、接続手段は、フレキシブルプリント配線から構成されている。
以上説明したように、本発明によれば、電気素子を搭載する基板に温度調節手段を備えるようにしたので、温度調整が必要な電気素子のパッケージを、より小型化および薄型化し、また、より消費電力が低減できるようになるという優れた効果が得られる。
図１は、本発明の実施の形態１における電気素子のパッケージの構成を示す断面図（ａ），（ｂ）および平面図（ｃ）である。 図２は、ヒータの構成例について示す平面図である。 図３は、本発明の実施の形態２における電気素子のパッケージの構成を示す断面図である。 図４は、本発明の実施の形態３における電気素子のパッケージの構成を示す断面図（ａ），（ｂ）および平面図（ｃ）である。 図５は、本発明の実施の形態３における他の電気素子のパッケージの構成を示す断面図である。 図６は、本発明における他の形態の電気素子のパッケージの構成を示す断面図である。 図７は、電気素子のパッケージの構成を示す断面図である。
以下、本発明の実施の形態について図を参照して説明する。
［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における電気素子のパッケージの構成を示す断面図（ａ），（ｂ）および平面図（ｃ）である。図１の（ａ）は、図１の（ｃ）におけるａａ線の断面を示し、図１の（ｂ）は、図１の（ｃ）におけるｂｂ線の断面を示している。
実施の形態１における電気素子のパッケージは、電気素子１０３および電気素子１０３を搭載する基板１２１と、電気素子１０３を収容する容器１００とを備える。容器１００は、蓋部１０１および容器下部１０２から構成され、電気素子１０３の上部に空間を備えて気密封止されている。実施の形態１では、基板１２１は、絶縁体であるセラミックから構成されている。
また、電気素子のパッケージは、基板１２１に内蔵されたヒータ（温度調節手段）１０５と、電気素子１０３と容器１００の外部との電気的な接続を行うフレキシブルプリント配線（接続手段）１０７とを備える。実施の形態１では、基板１２１は、容器下部１０２の一部から構成されている。また、ヒータ１０５は、基板１２１のうち、電気素子１０３が配置される領域に設けられていればよい。
ここで、蓋部１０１は、コバールから構成された窓枠部１１１と、サファイヤから構成された光学窓１０４とを備える。なお、図１の（ｃ）において、光学窓１０４の開口領域を点線で示している。また、容器下部１０２は、基板１２１と、セラミックから構成された枠部１２２と、コバール製の枠部１２３とを備える。例えば、基板１２１と枠部１２２とは、一体に成型されている。枠部１２２の内側において、ヒータ１０５が内蔵された領域の基板１２１の上に、はんだや樹脂などから構成された接着層１２４により電気素子１０３が固定されている。なお、接着層１２４は、はんだなどの金属から構成した方が、より熱伝導性をよくすることができる。
また、容器下部１０２には、導電性材料からなる内部配線構造１０６が形成（内蔵）されている。容器下部１０２の内側には、内部配線構造１０６の一端に接続された端子が配置されている。この端子には、ボンディングワイヤ１０８を介して電気素子１０３の端子が接続されている。また、容器下部１０２の外側には、内部配線構造１０６の他端に接続された端子が配置されている。この端子には、フレキシブルプリント配線１０７が接続されている。フレキシブルプリント配線１０７により、電気素子１０３と実施の形態１における容器１００の外部との電気的な接続が行われる。また、一部の内部配線構造１０６は、基板１２１の内部で、ヒータ１０５にも接続している。
容器下部１０２（基板１２１）は、未焼成のグリーンシートおよび配線構造を積層し、これらを焼成することで形成されている。
グリーンシートは、次に示すようにして作製される。例えば、まず、アルミナなどの金属酸化物の粉体に、ポリビニル系のバインダーおよび界面活性剤を加えて、２−プロパノールなどの有機溶媒からなる分散媒体に上記粉体が分散されているスラリーを作製する。次に、作製したスラリーを例えばよく知られたドクターブレード法により成形してスラリーの層を形成し、このスラリーの層より分散媒体を除去することで乾燥し、グリーンシートとする。
上述したグリーンシートの上に、金属材料を含むペースト材料を用いたスクリーン印刷により、配線パターンおよびヒータ１０５となる部分を形成し、この上に、新たなグリーンシートを積層して容器下部１０２の形状とする。これらを、焼成することで、アルミナセラミックから構成され、内部にヒータ１０５および内部配線構造１０６を備える容器下部１０２が作製できる。
次に、ヒータ１０５について説明する。上述したように、容器下部１０２の底部を構成している基板１２１に内部配線構造１０６を内蔵することによって、電気素子１０３が固定される領域において、内部配線構造１０６の配線構造を広い面積で配置させることができる。この領域において、内部配線構造１０６を構成する配線の配線幅を細くし、また配線長を長くするなどの配線形状の設計により、抵抗値を上げることができる。また、上記領域を構成する配線部は、電気抵抗の高い金属材料から構成することもできる。このようにして形成された配線部分は、電流を流すことで抵抗発熱する抵抗発熱体となり、ヒータ１０５とすることができる。このヒータ１０５により、容器１００の内部に配置された電気素子１０３の温度調整を行う。
上述したように、容器下部１０２を構成している基板１２１にヒータ１０５を内蔵することで、パッケージの薄型化が可能となる。また、ヒータ１０５の形成領域と電気素子１０３の領域とが重なる面積を大きくしたり、ヒータ１０５と電気素子１０３との離間距離を短くしたりすることによって、結果として熱伝導を向上させることができる。これらのことにより、少ない発熱量（消費電力）で対象とする電気素子１０３の温度調整を行うことができる。発熱量が低減できるのでヒータ１０５自体の体積も小さくでき、小型化が可能である。以上のようにパッケージ薄型化と温度調整機構の低消費電力化が可能となる。
次に、内部配線構造１０６について説明する。内部配線構造１０６は、容器１００の遮蔽空間内部と外部とを電気的に接続する。さらに内部配線構造１０６は、遮蔽空間外部において、フレキシブルプリント配線１０７と電気的に接続される。遮蔽空間内部に電気素子１０３がある場合は、ボンディングワイヤ１０８等で電気素子１０３の端子と内部配線構造１０６の遮蔽空間内部側に配置された端子を接続すれば、電気素子１０３と外部を電気的に接続することができる。
電気素子１０３は、例えばＭＥＭＳセンサ素子であり、光が透過する光学窓１０４を介して外部光を入力し、あるいは、外部へ光を出力する。この場合、外部に対して電気素子１０３の光学軸を一致させる必要がある。ヒータ１０５によって温度調整をすると、容器１００が機械的に固定されている外部構造体の熱膨張率によって、容器下部１０２や電気素子１０３に応力が働き、光学軸に対して位置ずれを起こすという問題が生じる。例えば、ＰＧＡでは、金属ピンを外部構造体であるソケット基板に差し込むことで機械的に固定しており、上述した問題が発生することになる。
これに対し、フレキシブルプリント配線１０７を用いて外部と電気的に接続して外部構造体との機械的な固定を避けることで、温度調整時の熱変形に対して外部構造体からの応力が働かないようにすることができる。このようにすることで、上述したような位置ずれが抑制できるようになる。
外部の電気的な接続として、フレキシブルプリント配線１０７に代わり、コイルおよびアンテナのどちらか一方あるいは両方を容器下部に備えて接続手段とし、空間的に近傍に離間して配置された対向部と電気信号や電力を無線でやりとりする構成としてもよい。また、接続手段は、受光素子および発光素子を備える光接続手段とし、電気素子と容器の外部との電気的な接続を、光通信を介して無線で行うようにしてもよい。容器内部に受光素子を備え、容器外部に配置された発光素子の光を内部に配置された受光素子で受け、電力や電気信号に変換する構成としてもよい。
従来技術であるピングリッドアレイでは、直径０．５ｍｍ程度の複数の金属ピンをパッケージ底面に備えており、また、クワッドフラットパッケージ（Quad Flat Package：ＱＦＰ）では、０．５ｍｍ幅程度の複数の金属リードを、パッケージ底部の各辺に備えている。これらにより、パッケージが厚くなり薄型化が困難になる。さらに、従来のパッケージでは、ヒータの近傍に複数の金属体があるために、熱伝導が大きくなり内蔵する電気素子を加熱する熱が漏れてしまう。
これらのことに対し、実施の形態１によれば、接続手段として、ピンやリードの代わりに水平方向に延在するフレキシブルプリント配線１０７を用いているので、全体に薄層化が可能である。また、フレキシブルプリント配線１０７は、ヒータから水平方向に離れて設けてあるので、ヒータからの熱伝導が低く熱が逃げにくい。さらに、フレキシブルプリント配線自身も、例えば、断面が幅２００μｍ、厚さ２０μｍ程度で、長さが数ｃｍの配線から構成されているため熱伝導が低い。従って、ヒータの発熱量を低減することができる。発熱量が低減できるのでヒータ自体の体積も小さくでき、小型化が可能である。実施の形態１によれば、電気素子のパッケージの薄型化、温度調整機構の低消費電力化が可能となる。
ここで、基板に内蔵する配線パターンにより構成するヒータについて、図２の平面を用いて説明する。図２は、ヒータとなる配線パターンの構成を示す平面図である。例えば、図２の（ａ）に示すように、ヒータ配線パターンは、コイル状に形成され、周辺部ほど配線間隔が密であり、中央部ほど配線間隔が粗になる構成とする。ヒータ領域では、外部への伝導により、周辺部ほど温度が低くなる温度分布が生じやすい。これに対し、上述した構成とすることで、ヒータ領域の周辺部の密度を上げることができ、外部に伝熱する熱量を補えるようになる。これにより、ヒータ領域内での均一な温度分布が実現できる。
また、図２の（ｂ）に示すように、隣り合う配線を互いに平行な状態とし、また、隣り合う配線の電流の方向が異なる状態としてもよい。このような抵抗加熱型のヒータでは、大電流が流れるため、アンペールの法則に従い磁場が発生し、電気素子や光に与える影響が制御できない。これに対し、上述した構成とすることで、隣り合う配線では、発生する磁場が打ち消し合うため、ヒータによる磁場の影響を低減できる。
また、図２の（ｃ）に示すように、隣り合う配線を互いに平行な状態とし、各配線の間隔を等しくし、また、隣り合う配線の電流の方向が同じとなる状態としてもよい。図２の（ｃ）では、コイル状としている。このような抵抗加熱型のヒータでは、流れる電流によりアンペールの法則に従い磁場が発生する。上述した構成とすることで、ヒータ領域の中央部でヒータ領域の平面に鉛直な方向（法線方向）で、中央から周辺部に行くほど強度が弱くなるような磁場を発生させることができる。ヒータ電流をＡＣ（Alternate Current）とすることで、時間的に平均された発熱を発生させることができ、加えて、交流磁場に応じて電気素子や光を変調するなどの制御を行うことができる。
なお、ヒータとなる配線パターンは、上述した３つの構成による様々な組み合わせが可能である。例えば、図２の（ｄ）に示すように、コイル状とし、隣り合う配線を互いに平行な状態とし、各配線の間隔を等しくし、また、隣り合う配線の電流の方向が逆となる状態としてもよい。
［実施の形態２］
次に、本発明の実施の形態２について図３を用いて説明する。図３は、本発明の実施の形態２における電気素子のパッケージの構成を示す断面図である。
実施の形態２における電気素子のパッケージは、電気素子１０３および電気素子１０３を搭載するチップキャリア（基板）３２３と、電気素子１０３を収容する容器１００とを備える。容器１００は、蓋部１０１および容器下部１０２から構成され、電気素子１０３の上部に空間を備えて気密封止されている。実施の形態２では、チップキャリア３２３は、絶縁体であるセラミックから構成されている。また、電気素子１０３は、はんだや樹脂などから構成された接着層３２４により、チップキャリア３２３の上に固定されている。なお、接着層３２４は、はんだなどの金属から構成した方が、より熱伝導性をよくすることができる。
また、電気素子のパッケージは、チップキャリア３２３に内蔵されたヒータ（温度調節手段）３０５と、電気素子１０３と容器１００の外部との電気的な接続を行うフレキシブルプリント配線１０７とを備える。実施の形態２では、チップキャリア３２３は、電気素子１０３とともに容器１００に収容されている。
ここで、蓋部１０１は、コバールから構成された窓枠部１１１と、サファイヤから構成された光学窓１０４とを備える。また、容器下部１０２は、セラミックから構成された容器支持基板３２１と、セラミックから構成された枠部１２２と、コバール製の枠部１２３とを備える。例えば、容器支持基板３２１と枠部１２２とは、一体に成型されている。枠部１２２の内側において、容器支持基板３２１の上に、はんだや樹脂などから構成された接着層３２２によりチップキャリア３２３が固定されている。なお、接着層３２２は、樹脂などから構成し、接着層３２４より低い熱伝導率とした方がよい。このようにすることで、ヒータ３０５からの発熱が、容器支持基板３２１の側に逃げることが抑制できるようになる。これにより、実施の形態１に比較して少ない発熱量で電気素子１０３の温度調整をすることができる。
また、容器下部１０２には、導電性材料からなる内部配線構造１０６が形成（内蔵）されている。容器下部１０２の内側には、内部配線構造１０６の一端に接続された端子が配置されている。この端子には、ボンディングワイヤ１０８を介して電気素子１０３の端子が接続されている。また、容器下部１０２の外側には、内部配線構造１０６の他端に接続された端子が配置されている。この端子には、フレキシブルプリント配線１０７が接続されている。フレキシブルプリント配線１０７により、電気素子１０３と実施の形態２における容器１００の外部との電気的な接続が行われる。
容器下部１０２（容器支持基板３２１）は、前述した実施の形態１における基板１２１（図１参照）と同様に、未焼成のグリーンシートおよび配線構造を積層し、これらを焼成することで形成されている。グリーンシートの上に、金属材料を含むペースト材料を用いたスクリーン印刷により、配線パターンを形成し、この上に、新たなグリーンシートを積層して容器下部１０２の形状とする。これらを、焼成することで、アルミナセラミックから構成され、内部に内部配線構造１０６を備える容器下部１０２が作製できる。
次に、ヒータ３０５について説明する。実施の形態２では、チップキャリア３２３に内部配線構造を内蔵し、電気素子１０３が固定される領域において、内蔵する内部配線構造を構成する配線の配線幅を細くし、また配線長を長くするなどの配線形状の設計により、抵抗値を上げることができる。また、上記領域を構成する配線部は、電気抵抗の高い金属材料から構成することもできる。このようにして形成された配線部分は、電流を流すことで抵抗発熱する抵抗発熱体となり、ヒータ３０５とすることができる。このヒータ３０５により、容器１００の内部に配置されてチップキャリア３２３の上に固定された電気素子１０３の温度調整を行う。
上述したように、チップキャリア３２３にヒータ３０５を内蔵することで、パッケージの薄型化が可能となる。また、ヒータ３０５の形成領域と電気素子１０３の領域とが重なる面積を大きくしたり、ヒータ３０５と電気素子１０３との離間距離を短くしたりすることによって、結果として熱伝導を向上させることができる。これらのことにより、少ない発熱量（消費電力）で対象とする電気素子１０３の温度調整を行うことができる。発熱量が低減できるのでヒータ３０５自体の体積も小さくでき、小型化が可能である。以上のようにパッケージの薄型化と温度調整機構の低消費電力化が可能となる。なお、他の構成については、前述した実施の形態１と同様である。
［実施の形態３］
次に、本発明の実施の形態３について図４を用いて説明する。図４は、本発明の実施の形態３における電気素子のパッケージの構成を示す断面図（ａ），（ｂ）および平面図（ｃ）である。図４の（ａ）は、図４の（ｃ）におけるａａ線の断面を示し、図４の（ｂ）は、図４の（ｃ）におけるｂｂ線の断面を示している。
実施の形態３における電気素子のパッケージは、電気素子１０３および電気素子１０３を搭載する基板１２１と、電気素子１０３を収容する容器１００を備える。容器１００は、蓋部１０１および容器下部１０２から構成され、電気素子１０３の上部に空間を備えて気密封止されている。実施の形態３では、基板１２１は、絶縁体であるセラミックから構成されている。
また、電気素子のパッケージは、基板１２１に内蔵されたヒータ１０５と、電気素子１０３と容器１００の外部との電気的な接続を行うフレキシブルプリント配線１０７とを備える。実施の形態３では、基板１２１は、容器下部１０２の一部から構成されている。
また、蓋部１０１は、コバールから構成された窓枠部１１１と、サファイヤから構成された光学窓１０４とを備える。また、容器下部１０２は、基板１２１と、セラミックから構成された枠部１２２と、コバール製の枠部１２３とを備える。例えば、基板１２１と枠部１２２とは、一体に成型されている。枠部１２２の内側において、ヒータ１０５が内蔵された領域の基板１２１の上に、はんだや樹脂などから構成された接着層１２４により電気素子１０３が固定されている。
また、容器下部１０２には、導電性材料からなる内部配線構造１０６が形成（内蔵）されている。容器下部１０２の内側には、内部配線構造１０６の一端に接続された端子が配置されている。この端子には、ボンディングワイヤ１０８を介して電気素子１０３の端子が接続されている。また、容器下部１０２の外側には、内部配線構造１０６の他端に接続された端子が配置されている。この端子には、フレキシブルプリント配線１０７が接続されている。フレキシブルプリント配線１０７により、電気素子１０３と実施の形態３における容器１００の外部との電気的な接続が行われる。また、一部の内部配線構造１０６は、基板１２１の内部で、ヒータ１０５にも接続している。
上述した構成は、前述した実施の形態１と同様である。実施の形態３では、容器１００（基板１２１）が、固定部品４０１に固定されている。基板１２１の４隅が、固定部品４０１の固定部４０２に、接着層４０３によって固定されている。また、フレキシブルプリント配線１０７は、固定部品４０１の上に形成されている端子接続部４０４に接続されている。
例えば、接着層４０３は、樹脂から構成された接着剤である。接着層４０３は、はんだ等の金属に比べ熱伝導率が低い材料から構成されていればよい。また、接着層４０３によって固定される領域は、可能な範囲で小さい方がよく、また、接着層４０３は厚い方がよい。このようにすることで、基板１２１と固定部品４０１との間の熱伝導性をより低くすることができる。また、端子接続部４０４が固定されている箇所は、固定部品４０１と一体に形成されていてもよく、別体としてもよい。
このように固定部品４０１に固定することで、ヒータ１０５からの発熱が、固定部品４０１へ漏れることが低減できるようになる。この結果、ヒータ１０５の発熱量を低減することができるので、ヒータ１０５自体の体積も小さくでき小型化が可能であり、パッケージの薄型化と温度調整機構の低消費電力化が可能となる。また、図４の（ｃ）に示すように、固定部４０２を突き出した形状とすることで、容器下部１０２の熱変形に対して、固定部４０２における応力を緩和することができる。
また、図５に示すように、固定部品４０１を容器下部１０２に対して電気素子１０３と同じ側に配置してもよい。このようにして配置することで、固定部品４０１を設けても全体の厚が変化することがなく、全体としてさらに薄くすることできる。
ところで、図６に示すように、電気素子６０３を、ペルチェ素子から構成されたチップキャリア（基板）６０４とともに、容器下部６０１および蓋部６０２からなる容器６００に収容された構成としてもよい。この場合、温度調節手段はペルチェ素子から構成されたチップキャリア６０４である。このパッケージでは、容器下部６０１は、容器支持基板６１１および枠部６１２から構成されている。また、蓋部６０２は、枠部６２１と光学窓６２２とから構成されている。
また、容器支持基板６１１を貫通する金属部６０５を設けてこの上にチップキャリア６０４を配置する。金属部６０５は、セラミックから構成された容器支持基板６１１と熱膨張係数が同じであり、熱伝導性が高いＣｕＷから構成すればよい。金属部６０５の上に、ＡｕＳｎからなる接着層６０７でチップキャリア６０４を固定し、チップキャリア６０４の上に、ＡｕＳｎからなる接着層６０８で電気素子６０３を固定すればよい。また、金属部６０５の裏面側（容器６００の外側）には、ヒートシンク６０６を設ける。このように、ペルチェ素子から構成したチップキャリア６０４を用いることで、レーザーダイオード素子などの電気素子６０３の温度調整が、より精密にできるようになる。
以上に説明したように、電気素子を搭載する基板に温度調節手段を備えるようにしたので、温度調整が必要な電気素子のパッケージを、より小型化および薄型化し、また、より消費電力が低減できるようになる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、封止の構造は、樹脂封止であってもよい。
１００…容器、１０１…蓋部、１０２…容器下部、１０３…電気素子、１０４…光学窓、１０５…ヒータ（温度調節手段）、１０６…内部配線構造、１０７…フレキシブルプリント配線（接続手段）、１０８…ボンディングワイヤ、１１１…窓枠部、１２１…基板、１２２…枠部、１２３…枠部、１２４…接着層。

Claims (4)

  1. 電気素子および前記電気素子を搭載する基板と、
    前記電気素子を収容して前記電気素子の上部に空間を備えて気密封止された容器と、
    前記基板に内蔵された温度調節手段と、
    前記電気素子と前記容器の外部との電気的な接続を行う接続手段と
    を備え、
    前記電気素子は第１の接着層により前記基板に固定され、
    前記基板は第２の接着層により前記容器に固定され、
    前記第２の接着層の熱伝導率は、前記第１の接着層の熱伝導率よりも低くされ、
    前記接続手段は、フレキシブルプリント配線から構成されて前記容器の前記基板が固定された面の上に接続されている
    ことを特徴とする電気素子のパッケージ。
  2. 請求項１記載の電気素子のパッケージにおいて、
    前記基板は、セラミックから構成され、前記温度調節手段は、抵抗発熱体から構成されていることを特徴とする電気素子のパッケージ。
  3. 請求項２記載の電気素子のパッケージにおいて、
    前記抵抗発熱体は配線パターンにより構成され、
    前記配線パターンは、隣り合う配線を互いに平行な状態とし、前記隣り合う配線の電流の方向が異なる状態で形成されている
    ことを特徴とする電気素子のパッケージ。
  4. 請求項１記載の電気素子のパッケージにおいて、
    前記基板および前記温度調節手段は一体とされてペルチェ素子から構成されていることを特徴とする電気素子のパッケージ。
JP2013150152A 2013-07-19 2013-07-19 電気素子のパッケージ Active JP5782070B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013150152A JP5782070B2 (ja) 2013-07-19 2013-07-19 電気素子のパッケージ
PCT/JP2014/069202 WO2015008860A1 (ja) 2013-07-19 2014-07-18 電気素子のパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013150152A JP5782070B2 (ja) 2013-07-19 2013-07-19 電気素子のパッケージ

Publications (2)

Publication Number Publication Date
JP2015023154A JP2015023154A (ja) 2015-02-02
JP5782070B2 true JP5782070B2 (ja) 2015-09-24

Family

ID=52346300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013150152A Active JP5782070B2 (ja) 2013-07-19 2013-07-19 電気素子のパッケージ

Country Status (2)

Country Link
JP (1) JP5782070B2 (ja)
WO (1) WO2015008860A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051773A (ja) * 2014-08-29 2016-04-11 日本電信電話株式会社 電気素子のパッケージ
EP3059760A1 (de) * 2015-02-18 2016-08-24 Siemens Aktiengesellschaft Elektronische Vorrichtung
JP6713922B2 (ja) * 2016-12-21 2020-06-24 日本特殊陶業株式会社 光学素子搭載用配線基板
FR3078694B1 (fr) * 2018-03-07 2020-03-20 Thales Systeme electronique comprenant un microsysteme electromecanique et un boitier encapsulant ce microsysteme electromecanique
JP7038645B2 (ja) 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7470517B2 (ja) 2020-02-05 2024-04-18 古河電気工業株式会社 光学装置
WO2023135929A1 (ja) * 2022-01-11 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51144182A (en) * 1975-06-05 1976-12-10 Mitsubishi Electric Corp Indirectly heated semiconductor unit
JPH04348280A (ja) * 1991-05-24 1992-12-03 Honda Motor Co Ltd ヒータ内蔵ハイブリッドｉｃ
JP2004296948A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 光半導体素子用サブキャリアおよび光半導体装置
JP3947500B2 (ja) * 2003-07-07 2007-07-18 三井化学株式会社 パッケージの製造方法及びパッケージ用金型
JP2008147452A (ja) * 2006-12-11 2008-06-26 Sharp Corp 光通信デバイス
EP2191473A2 (en) * 2007-09-05 2010-06-02 Rambus Inc. Method and apparatus to repair defects in nonvolatile semiconductor memory devices
US7965094B2 (en) * 2008-07-14 2011-06-21 Honeywell International Inc. Packaged die heater
JP2010225919A (ja) * 2009-03-24 2010-10-07 Sony Corp 半導体装置
JP2012028578A (ja) * 2010-07-23 2012-02-09 Algan Kk 受光センサ及び液体試料分析装置

Also Published As

Publication number Publication date
WO2015008860A1 (ja) 2015-01-22
JP2015023154A (ja) 2015-02-02

Similar Documents

Publication Publication Date Title
JP5782070B2 (ja) 電気素子のパッケージ
US9640452B2 (en) Electronic component housing package and electronic device
US20150116809A1 (en) Optical module
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
JP6788044B2 (ja) 熱電素子内蔵パッケージ
KR101465837B1 (ko) 콤팩트 하우징
JP2010177732A (ja) 恒温型圧電発振器
JP2018195752A (ja) 発光装置
US20160329903A1 (en) Atomic oscillator and production method thereof
JP6790902B2 (ja) 電子装置
JP2011100785A (ja) Ｔｏ−ｃａｎ形光モジュール用パッケージおよびｔｏ−ｃａｎ形光モジュール
JP2010166346A (ja) 恒温型圧電発振器
JP2019153762A (ja) 半導体発光装置
WO2016031117A1 (ja) 電気素子のパッケージ
JPH0837247A (ja) 光半導体素子収納用パッケージ
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
US10388628B2 (en) Electronic component package
JP6622583B2 (ja) 配線基板および電子装置
US20230359024A1 (en) Optical device, subassembly of optical device, and method of manufacturing optical device
JP5310375B2 (ja) 光送信モジュール
JP7426286B2 (ja) 水晶発振器
JP6136161B2 (ja) 発熱機器収納装置
JP5210093B2 (ja) 圧電発振器
JP2003007882A (ja) 光半導体気密封止容器及びそれを用いた光半導体モジュール
JP2005285813A (ja) 熱電モジュールおよびそれを用いた熱電モジュールパッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150716

R150 Certificate of patent or registration of utility model

Ref document number: 5782070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350