JP6552450B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6552450B2
JP6552450B2 JP2016083444A JP2016083444A JP6552450B2 JP 6552450 B2 JP6552450 B2 JP 6552450B2 JP 2016083444 A JP2016083444 A JP 2016083444A JP 2016083444 A JP2016083444 A JP 2016083444A JP 6552450 B2 JP6552450 B2 JP 6552450B2
Authority
JP
Japan
Prior art keywords
semiconductor element
base plate
case
semiconductor device
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016083444A
Other languages
English (en)
Other versions
JP2017195677A (ja
JP2017195677A5 (ja
Inventor
晴彦 村上
晴彦 村上
玲 米山
玲 米山
義孝 木村
義孝 木村
孝之 白濱
孝之 白濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016083444A priority Critical patent/JP6552450B2/ja
Priority to US15/386,764 priority patent/US10062632B2/en
Priority to DE102017206195.2A priority patent/DE102017206195B4/de
Priority to CN201710258116.9A priority patent/CN107452688B/zh
Publication of JP2017195677A publication Critical patent/JP2017195677A/ja
Publication of JP2017195677A5 publication Critical patent/JP2017195677A5/ja
Application granted granted Critical
Publication of JP6552450B2 publication Critical patent/JP6552450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は半導体装置に関し、特に、パワー半導体素子が樹脂で封止された構成を有する半導体装置に関する。
電力制御用の半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤｉ（Free Wheeling Diode）などのスイッチングデバイスとして用いられるパワー半導体素子を筐体内に搭載している。このような半導体モジュールは、パワーモジュールと呼ばれている。
パワーモジュールの分野においては、パワー半導体素子のみならずパワー半導体素子を駆動および保護する制御回路をさらに備えた、インテリジェントパワーモジュール（ＩＰＭ）と呼ばれるものが存在する。インテリジェントパワーモジュールとしては、たとえば特開２００６−１２１８６１号公報（特許文献１）に開示されるような構成が知られている。
特開２００６−１２１８６１号公報
インテリジェントパワーモジュールにおいては、その動作の低下を抑制する観点から、内部の発熱した部分を放熱などにより冷却することが必要である。しかし特開２００６−１２１８６１号公報においては、制御回路の基板である制御回路基板が絶縁樹脂により封止されている。このため当該制御回路基板に実装された制御用半導体素子などの電子部品を冷却することが困難となる。
本発明は上記の課題に鑑みてなされたものであり、その目的は、インテリジェントパワーモジュールにおける制御回路基板に実装された制御用半導体素子を高効率に冷却可能な半導体装置を提供することである。
本発明の半導体装置は、ベース板と、ケースと、パワー半導体素子と、制御用半導体素子とを備えている。ケースはベース板上に設置されている。パワー半導体素子はケース内のベース板上に配置されている。制御用半導体素子はケースの内部に配置されている。ケースのベース板と反対側には開口部が形成されている。ケースの開口部を塞ぐ蓋をさらに備えている。蓋には制御用半導体素子と平面視において重なる領域の少なくとも一部に孔部が形成されている。制御用半導体素子のベース板と反対側の主表面上に放熱板をさらに備える。放熱板は蓋の孔部を塞ぐように配置される。
本発明の半導体装置は、ベース板と、ケースと、パワー半導体素子と、制御用半導体素子とを備えている。ケースはベース板上に設置されている。パワー半導体素子はケース内のベース板上に配置されている。制御用半導体素子はケースの内部に配置されている。ケースのベース板と反対側には開口部が形成されている。ケースの開口部を塞ぐ蓋をさらに備えている。蓋には制御用半導体素子と平面視において重なる領域の少なくとも一部に孔部が形成されている。孔部は、平面視において制御用半導体素子の平面視における全体と重なる。孔部内に制御用半導体素子が配置される。蓋のベース板と反対側の主表面は、制御用半導体素子のベース板と反対側の主表面と同一の面上の位置、または制御用半導体素子のベース板と反対側の主表面よりもベース板側の位置に配置される。
本発明の半導体装置は、ベース板と、ケースと、パワー半導体素子と、制御用半導体素子とを備えている。ケースはベース板上に設置されている。パワー半導体素子はケース内のベース板上に配置されている。制御用半導体素子はケースの内部に配置されている。ケースのベース板と反対側には開口部が形成されている。ケースの開口部を塞ぐ蓋をさらに備えている。蓋には制御用半導体素子と平面視において重なる領域の少なくとも一部に孔部が形成されている。
本発明によれば、蓋の制御用半導体素子と平面視において重なる領域の少なくとも一部に孔部が形成されるため、制御用半導体素子の発熱はその孔部から半導体装置の外部に容易に放熱できる。したがって制御用半導体素子の発熱を高効率に冷却することができる。
実施の形態１の半導体装置の構成を示す概略断面図である。 図１の半導体装置を構成する各部材の配置を示すための分解斜視図である。 図１中の点線で囲まれた領域ＩＩＩに配置される制御用半導体素子の構成を示す概略正面図である。 比較例の半導体装置の構成を示す概略断面図である。 図４の半導体装置を構成する各部材の配置を示すための分解斜視図である。 実施の形態２の半導体装置の構成を示す概略断面図である。 図６中の点線で囲まれた領域Ａの詳細な態様の第１例を示す概略断面図である。 図６中の点線で囲まれた領域Ａの詳細な態様の第２例を示す概略断面図である。 実施の形態３の半導体装置の構成を示す概略断面図である。 実施の形態４の半導体装置の構成を示す概略断面図である。 実施の形態５の半導体装置の構成を示す概略断面図である。 ペルチェ素子の構成を示す概略断面図である。 実施の形態６における、図１中の点線で囲まれた領域ＩＩＩに配置される制御用半導体素子の構成を示す概略正面図である。 実施の形態７の半導体装置の構成を示す概略断面図である。
以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず図１を用いて、本実施の形態の半導体装置１００の構成について説明する。図１を参照して、本実施の形態の半導体装置１００は、ベース板１と、ケース３と、パワー半導体素子５と、制御用半導体素子６とを主に有する、インテリジェントパワーモジュールである。
ベース板１は、半導体装置１００全体のうち最下部に配置され、半導体装置１００全体の土台としての役割を有する、たとえば平板形状の部材である。ベース板１は平面視においてたとえば矩形状の、一方の主表面１Ａおよびそれと反対側の他方の主表面１Ｂを有している。なおここではベース板１の１対の主表面のうち図１の上側の主表面を一方の主表面１Ａとし、図１の下側の主表面を他方の主表面１Ｂとする。ベース板１はアルミニウムなどの金属材料からなることが好ましい。
ケース３はベース板１上すなわち一方の主表面１Ａ上に接合されるように設置され、平面視においてベース板１の最も外側の領域と重なる領域に配置される、矩形の枠形状を有する部材である。すなわちケース３は、平面視においてベース板１の中央部を囲むように配置されている。ケース３がベース板１上に取り付けられて両者が一体になれば、ベース板１を底面、ケース３を側面とする容器状となる。この容器状の部材の内部すなわちベース板１の中央部上でありケース３に囲まれる部分に後述の各部材が搭載された態様となる。ケース３は樹脂などの絶縁材料により形成されている。
ケース３は、ケース壁部３Ａと、ケース上面３Ｂと、ケース下面３Ｃとを有している。ケース壁部３Ａは図１の上下方向に延びることによりケース３に囲まれる部分をベース板１と併せて容器状の収納部として構成する、ケース３の主要な部分である。ケース上面３Ｂは、ケース壁部３Ａの最上部の面である。ケース下面３Ｃはケース３の最下部の面であり、ベース板１の一方の主表面１Ａと接合される部分を含んでいる。ケース３は、ケース下面３Ｃを含む最下部において、ケース壁部３Ａおよびケース上面３Ｂよりも、平面視における内側に広く形成されることが好ましい。このようにすれば、たとえばケース下面３Ｃがケース壁部３Ａの内側の領域を含まない場合に比べて、ケース下面３Ｃがベース板１の一方の主表面１Ａと接合される部分の面積を大きくすることができるため、ケース３をベース板１により強固に固定することができる。
パワー半導体素子５は、ケース３内すなわちケース３に囲まれた領域におけるベース板１上に配置されている。具体的には、パワー半導体素子５は、ベース板１とケース３とからなる容器状の部材の内部に配置されている。パワー半導体素子５はパワー半導体用基板８に実装されている。
パワー半導体用基板８は、上記容器状の部材の内部におけるベース板１の一方の主表面１Ａ上に搭載されている。パワー半導体用基板８は、絶縁基板１０と、配線パターン１１，１２，１３とを有している。絶縁基板１０はたとえば平面視において矩形状を有する平板形状の部材であり、一方の主表面１０Ａおよびそれと反対側の他方の主表面１０Ｂを有している。絶縁基板１０の１対の主表面のうち図１の上側の主表面である一方の主表面１０Ａ上に、配線パターン１１と配線パターン１２とが、互いに間隔をあけて載置されている。また絶縁基板１０の下側の主表面である他方の主表面１０Ｂ上に配線パターン１３が載置されている。絶縁基板１０はセラミックスなどの絶縁性を有する材料により形成され、配線パターン１１，１２，１３は銅などの金属材料により形成されることが好ましい。配線パターン１１，１２，１３は絶縁基板１０の主表面１０Ａ，１０Ｂ上に直接（はんだなどの接続部材を介さずに）接合されている。
パワー半導体素子５は、パワー半導体用基板８のたとえば配線パターン１１の図１の上側の主表面上に載置されている。パワー半導体素子５は、ＩＧＢＴ、ＭＯＳＦＥＴ、ＦＷＤｉなどの電力用半導体素子が搭載されている。パワー半導体素子５を構成するチップは、たとえば炭化珪素により形成されることが好ましい。
図１においては図を単純にする観点から、単一のパワー半導体素子５のみが図示されている。しかし実際には図２の分解斜視図に示すように、パワー半導体素子５は、絶縁基板１０の一方の主表面１０Ａに沿う方向に関して互いに間隔をあけて複数載置されていることが好ましい。したがってパワー半導体素子５は、パワー半導体用基板８の配線パターン１１の上側の主表面上に限らず、配線パターン１２の上側の主表面上にも載置されていてもよい。
制御用半導体素子６は、ケース３の内部すなわちケース３に囲まれた領域に配置されている。具体的には、制御用半導体素子６は、パワー半導体素子５と同様に、ベース板１とケース３とからなる容器状の部材の内部に配置されている。制御用半導体素子６は制御回路基板９に実装されている。
制御回路基板９はたとえば平面視において矩形状を有する平板形状の部材であり、一方の主表面９Ａおよびそれと反対側の他方の主表面９Ｂを有するプリント基板である。制御用半導体素子６は、制御回路基板９の一方の主表面９Ａ上に接触するように載置されている。制御用半導体素子６は、パワー半導体素子５の駆動および保護のために設置された半導体素子である。また図示されないが、制御回路基板９の一方の主表面９Ａ上には、周辺回路なども搭載されている。
制御回路基板９およびこれに実装された制御用半導体素子６は、パワー半導体用基板８およびこれに実装されたパワー半導体素子５とは図１の上下方向に関して互いに間隔をあけて、パワー半導体用基板８のベース板１と反対側すなわち図１の上側に配置されることが好ましい。
また図１においては図を単純にする観点から、単一の制御用半導体素子６のみが図示されている。しかし実際には図２の分解斜視図に示すように、制御用半導体素子６は、絶縁基板１０の一方の主表面１０Ａに沿う方向に関して互いに間隔をあけて複数載置されていることが好ましい。図２に示すように、ここではたとえば平面視において図の奥側の列と手前側との列の２列に並ぶように制御用半導体素子６が載置されている。奥側の列において、図２の左右方向（平面視における長手方向）に関して互いに隣り合う１対の制御用半導体素子６の中間の位置に等しい位置に、手前側の列の制御用半導体素子６が載置されている。逆に言えば、手前側の列において、図２の左右方向に関して互いに隣り合う１対の制御用半導体素子６の中間の位置に等しい位置に、奥側の列の制御用半導体素子６が載置されている。このように図２の手前側の列と奥側の列との間で、互い違いの位置（千鳥状の位置）に制御用半導体素子６が配置されていてもよい。
制御回路基板９は、ガラスエポキシなどの樹脂材料からなることが好ましい。制御回路基板９はパワー半導体用基板８に比べて平面視におけるサイズが大きくなっている。これはパワー半導体用基板８がベース板１の一方の主表面１Ａ上に直接載置され、ケース３はケース下面３Ｃにおいて他の領域よりも内側に拡がる分だけパワー半導体用基板８の配置可能な領域の平面積が制御回路基板９を配置可能な領域の平面積よりも小さくなっているためである。しかしこのような態様に限らず、制御回路基板９がパワー半導体用基板８よりも小さくなっていてもよい。
図１においては制御回路基板９は平面視においてケース３に囲まれる領域の全体を占めるサイズとなっており、制御回路基板９とケース３のケース壁部３Ａとは互いに接する態様となっている。しかしこのような態様に限らず、たとえばケース壁部３Ａと制御回路基板９の外縁との間に間隔を有していてもよい。
ケース３のベース板１と反対側すなわち図１の上側の領域には開口部２１が形成されている。この開口部２１からパワー半導体素子５および制御用半導体素子６などの各部材をケース３を含む容器状の部材内に入れることが可能となっている。
上記のケース３の最上部の開口部２１を塞ぐように蓋２３が配置されている。蓋２３は、樹脂などの絶縁材料により形成されることが好ましい。蓋２３はベース板１と対向するように、半導体装置１００全体の最上部に配置されている。なお図１においては蓋２３はその外縁面がケース壁部３Ａの内壁に接することにより開口部２１を塞ぐ態様となっている。しかし蓋２３はケース上面３Ｂを覆うことにより開口部２１を塞ぐ態様となっていてもよい。
蓋２３には、その厚み方向に関する一方の主表面からそれと反対側の他方の主表面に達するようにこれを貫通する孔部２５が形成されている。孔部２５は、これをベース板１と対向するように配置した際に制御用半導体素子６と平面視において重なる領域の少なくとも一部を含むように形成されている。孔部２５は、平面視において制御用半導体素子６の平面視における全体と重なるように形成されることがより好ましい。
孔部２５は制御用半導体素子６と重なる領域に形成されるため、図２に示すように、制御用半導体素子６が複数形成されれば、孔部２５も複数形成されることが好ましい。このため図１においては図を単純にする観点から単一の孔部２５のみが図示されるが、実際には図２に示すように複数の孔部２５が形成されている。
したがって孔部２５は制御用半導体素子６と同様に、図２の手前側の列と奥側の列との間で、互い違いの位置（千鳥状の位置）に配置されていてもよい。さらに孔部２５は制御用半導体素子６と重なるように形成されるため、その平面形状は制御用半導体素子６と同一形状であることがより好ましく、たとえば制御用半導体素子６と同一の矩形状となっている。しかし孔部２５の平面形状はこれに限らず、たとえば円形状であってもよい。
以上に示す各部材は次に述べるように接続、および封止等がなされている。まず図１に示すケース３は、その内側の表面上に主電極端子１５が形成されてもよい。主電極端子１５はケース下面３Ｃと同様にケース壁部３Ａよりも内側に延びる領域の最上面上から、ケース壁部３Ａの内側の表面上を通り、ケース上面３Ｂに達するように連なった態様を有していてもよい。主電極端子１５は、銅などの金属材料の薄膜からなることが好ましい。
パワー半導体用基板８は、ベース板１の一方の主表面１Ａ上に、たとえばはんだ３１により接合されている。すなわちパワー半導体用基板８の他方の主表面１０Ｂ側に配置される配線パターン１３が、ベース板１と、はんだ３１により接合されている。またパワー半導体用基板８に実装されるパワー半導体素子５は、たとえば配線パターン１１の表面上に、はんだ３１により接合されている。
チップ状のパワー半導体素子５ははんだ３１によりパワー半導体用基板８に接合されるのに対し、制御用半導体素子６はこれとは異なる態様を有している。図３を参照して、制御用半導体素子６は、パッケージ６１とリードフレーム６２とを有している。
パッケージ６１の内部には制御用半導体素子を構成するチップとしての、たとえばシリコンからなる部材が収納されている。たとえば制御用半導体素子６が面実装タイプのものである場合には、パッケージ６１はこれが搭載される制御回路基板９の一方の主表面９Ａに沿う方向に拡がる平板形状を有することが好ましい。なおパッケージ６１の内部の構成については任意である。リードフレーム６２は、上記パッケージ６１内のチップと電気的に接続され、制御用半導体素子６の外部との電気信号の入出力を可能としている。パッケージ６１は樹脂材料により、リードフレーム６２は銅などの金属材料により構成されることが好ましい。
図３に示す構成の制御用半導体素子６が制御回路基板９の一方の主表面９Ａ上に載置され、リードフレーム６２の先端部が制御回路基板９の一方の主表面９Ａ上の端子などにはんだなどにより電気的に接続される。これにより制御用半導体素子６が制御回路基板９に実装される。
制御回路基板９には制御信号端子３２が接続され、ケース３の一部であるたとえばケース下面３Ｃに沿う領域には制御信号端子３３が接続されている。制御回路基板９側の制御信号端子３２は、制御用半導体素子６と半導体装置１００の外部との電気信号の入出力を可能とするための端子である。このため制御信号端子３２は、蓋２３の上方にまで延びることにより半導体装置１００の外部に達するように配置されている。また制御信号端子３３は、パワー半導体素子５の制御用に設けられた端子である。制御信号端子３２，３３は銅などの金属材料からなることが好ましい。
パワー半導体素子５に設けられた図示されない端子などと、制御信号端子３３とは、ボンディングワイヤ３４により電気的に接続されている。ボンディングワイヤ３４は、アルミニウムなどの金属材料からなる細線状の部材である。ボンディングワイヤ３４はまた、たとえばパワー半導体素子５と配線パターン１２との電気的接続に用いられてもよいし、配線パターン１２と主電極端子１５との電気的接続に用いられてもよい。
ベース板１とケース３とからなる容器状の部材の内部には、樹脂材料３５が充填されている。樹脂材料３５は、上記容器状の部材の内部のうち、特に制御回路基板９の図１の下側の領域のみを充填するように配置されている。すなわち樹脂材料３５は、パワー半導体用基板８およびパワー半導体素子５の表面、ケース壁部３Ａの内側の表面の一部、主電極端子１５の表面の一部などを覆うように配置されている。したがって樹脂材料３５は、制御用半導体素子６の表面を覆わないように配置されている。制御用半導体素子６はその真上に蓋２３の孔部２５が配置されるため、制御用半導体素子６の表面は半導体装置１００の外部と同様、たとえば大気に触れる態様となっている。
樹脂材料３５は、シリコーンゲルまたはエポキシ樹脂などの樹脂材料であり、上記のようにパワー半導体素子５およびパワー半導体用基板８など、制御回路基板９よりもベース板１側すなわち図１の下側の領域を封止するように充填されていることが好ましい。
次に、本実施の形態の比較例について説明しながら、本実施の形態の作用効果について説明する。
図４および図５を参照して、比較例の半導体装置９００は、本実施の形態の半導体装置１００と基本的に同様の構成を有する。このため半導体装置９００について半導体装置１００と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。半導体装置９００は半導体装置１００と比べて、蓋２３に孔部２５が形成されていない点において異なっている。
シリコンのパワー半導体素子５を内蔵したインテリジェントパワーモジュールは、スイッチング損失による発熱によりパワー半導体素子の接合温度が上昇することを考慮して、通常２０ｋＨｚ程度以下の低い周波数領域で使用される。一方、炭化珪素のパワー半導体素子５を内蔵したインテリジェントパワーモジュールは、シリコンのパワー半導体素子５が内蔵されたものに比べて高温動作が可能であり、５０ｋＨｚ以上１００ｋＨｚ以下の周波数領域であっても使用可能であり、１００ｋＨｚを超える高周波数領域においても動作可能である。
しかしながら、５０ｋＨｚ以上の高周波数領域でのインテリジェントパワーモジュールの動作においては、制御用半導体素子６の発熱量の増加が課題となる。すなわち半導体装置９００においてはパワー半導体素子５に対してはベース板１を介してユーザー側での冷却が可能であるが、制御用半導体素子６のユーザー側での冷却は困難である。
そこで本実施の形態の半導体装置１００においては、蓋２３の制御用半導体素子６と平面視において重なる領域の少なくとも一部に孔部２５が形成されている。これにより、制御用半導体素子６をその蓋２３の上方すなわち半導体装置１００の外部からの大気などを利用して冷却することが可能となり、制御用半導体素子６の過剰な温度上昇を抑制することができる。
さらに冷却効率を高めるためには、たとえばユーザー側で制御用半導体素子６の上面にファンなどの冷却装置を設置することがより好ましい。孔部２５が設けられることにより、ユーザー側でこのような冷却装置の設置が可能となる。これにより、制御用半導体素子６を空冷し、その温度上昇を抑制する効果を高めることができる。以上により、本実施の形態においては、パワー半導体素子５のみならず、制御用半導体素子６をも高効率に放熱することができる。
（実施の形態２）
図６を参照して、本実施の形態の半導体装置２００は、図１に示す実施の形態１の半導体装置１００と基本的に同様の構成を有する。このため図６の半導体装置２００において図１の半導体装置１００と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。半導体装置２００は半導体装置１００と比べて、制御用半導体素子６の、図６の上下方向に関する位置において異なっている。
上記のように制御用半導体素子６はパッケージ６１とリードフレーム６２とを有する構成であるが、ここでは制御用半導体素子６の一方の主表面６Ａおよびそれと反対側の他方の主表面６Ｂを考えることとする。一方の主表面６Ａは制御用半導体素子６の本体（たとえばパッケージ６１の本体）の１対の主表面のうち図６の上側の主表面であり、他方の主表面６Ｂは図６の下側の主表面である。また蓋２３についても同様に、図６の上側の一方の主表面２３Ａおよびそれと反対側の他方の主表面２３Ｂを考えることとする。
図６中の点線で囲まれた領域Ａに示すように、本実施の形態においては、蓋２３の孔部２５が、平面視において制御用半導体素子６の平面視における全体と重なっている。そして孔部２５内に制御用半導体素子６が挿入されるように配置されている。図７を参照して、図６の領域Ａにおいて、蓋２３のベース板１と反対側の一方の主表面２３Ａは、制御用半導体素子６のベース板１と反対側の一方の主表面６Ａと同一の面上の位置に配置されてもよい。あるいは図８を参照して、図６の領域Ａにおいて、蓋２３のベース板１と反対側の一方の主表面２３Ａは、制御用半導体素子６のベース板１と反対側の一方の主表面６Ａよりもベース板１側すなわち図６の下側に配置されてもよい。図８の場合は、一方の主表面６Ａは一方の主表面２３Ａに比べて寸法Ｈだけ上方に突起している。
本実施の形態においては実施の形態１に比べて制御用半導体素子６および制御回路基板９が全体的に半導体装置２００の上方に配置される。このため制御回路基板９の下方の領域すなわち樹脂材料３５が充填される領域が、実施の形態１に比べて図６の上下方向に深くなっており、ベース板１とケース３とからなる容器状の部材の内部のほぼ全域が樹脂材料３５に覆われている。
次に、本実施の形態の作用効果について説明する。本実施の形態においては実施の形態１の作用効果に加え、以下の作用効果を奏する。
実施の形態１においては、蓋２３の最上面が制御用半導体素子６の最上面に対して上方に配置されており、制御用半導体素子６の最上面がベース板１とケース３とからなる容器状の部材の内部に配置される。このためユーザー側で制御用半導体素子６の最上面に冷却装置を取り付けることが困難である。しかし本実施の形態のように蓋２３の最上面すなわち一方の主表面２３Ａを制御用半導体素子６の最上面すなわち一方の主表面６Ａよりも下方に配置することにより、制御用半導体素子６の一方の主表面６Ａがユーザーにとって触れやすい状態となる。したがって一方の主表面６Ａ上にユーザー側で放熱フィンなどの冷却装置を取り付けることが実施の形態１に比べて容易となる。この冷却装置の取り付けにより、制御用半導体素子６の過剰な温度上昇を抑制する効果が高められる。
（実施の形態３）
図９を参照して、本実施の形態の半導体装置３００は、図１に示す実施の形態１の半導体装置１００と基本的に同様の構成を有する。このため図９の半導体装置３００において図１の半導体装置１００と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。半導体装置３００は半導体装置１００と比べて、制御用半導体素子６のベース板１と反対側の一方の主表面６Ａ上に放熱板４１をさらに備えており、放熱板４１が制御用半導体素子６の真上にある蓋２３の孔部２５を塞ぐように配置されている点において異なっている。
放熱板４１は、アルミニウムなどの金属板により形成されることが好ましい。また放熱板４１は、制御用半導体素子６の一方の主表面６Ａの全体を覆うように接していることがより好ましい。図９においては放熱板４１と制御用半導体素子６との平面積は等しい。ただし放熱板４１の平面形状は基本的には任意であり、平面視において制御用半導体素子６の外側に部分的にはみ出る（つまり放熱板４１の方が制御用半導体素子６よりも大きい）サイズを有していてもよい。
放熱板４１は、その最下面が制御用半導体素子６の一方の主表面６Ａに接しており、かつその最上面が孔部２５の最もベース板１側（図９の下側）の端部を塞ぐとともに、平面視における孔部２５に隣接する領域の蓋２３の他方の主表面２３Ｂと接触するように配置されている。したがって半導体装置３００においては、孔部２５は放熱板４１と平面視において重なる領域の一部のみに配置されており、孔部２５は放熱板４１よりも平面積が小さい。放熱板４１と制御用半導体素子６との平面積が等しい場合には、孔部２５は制御用半導体素子６と平面視において重なる領域の一部のみに配置されており、孔部２５は制御用半導体素子６よりも平面積が小さいともいえる。これにより放熱板４１は、孔部２５の全体を塞ぎ、ベース板１とケース３とからなる容器状の部材の内部と外部との間の大気等の流通を遮断している。
次に、本実施の形態の作用効果について説明する。本実施の形態においては実施の形態１の作用効果に加え、以下の作用効果を奏する。
実施の形態１においては、蓋２３に孔部２５を設けることにより、ベース板１とケース３とからなる容器状の部材の内部と外部との間の大気等の流通が可能となっている。これにより制御用半導体素子６の外部への放熱効率が向上する反面、制御用半導体素子６の一方の主表面６Ａ上には半導体装置１００の外部から混入する異物が付着することが懸念される。
そこで本実施の形態のように制御用半導体素子６の一方の主表面６Ａを覆い、かつ蓋２３の孔部２５を塞ぐ放熱板４１を設けることにより、制御用半導体素子６から半導体装置１００の外部への放熱性を確保しつつ、制御用半導体素子６の一方の主表面６Ａ上への異物の付着を抑制することができる。
（実施の形態４）
図１０を参照して、本実施の形態の半導体装置４００は、図１に示す実施の形態１の半導体装置１００、および図９に示す実施の形態３の半導体装置３００と基本的に同様の構成を有する。このため図１０の半導体装置４００において図１、図９の半導体装置１００，３００と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。
半導体装置４００は半導体装置３００と比べて、放熱板４１が蓋２３の孔部２５内に収まる第１の放熱板の部分４１Ａと、第１の放熱板の部分４１Ａからケース３の内部側すなわち図１０の下側に延びる第２の放熱板の部分４１Ｂとを含んでいる点において異なっている。第２の放熱板の部分４１Ｂの最下部が制御用半導体素子６の一方の主表面６Ａ上に接触しており、特に図１０においては第２の放熱板の部分４１Ｂは一方の主表面６Ａの全面に接触している。したがって第２の放熱板の部分４１Ｂと一方の主表面６Ａとの平面積は等しい。第１の放熱板の部分４１Ａは、孔部２５の内壁を覆い、孔部２５の全体を埋めるように配置されている。
図１０においては、孔部２５は制御用半導体素子６よりも平面積が大きく、孔部２５は制御用半導体素子６と平面視において重なる領域の全体と重なり、かつ制御用半導体素子６の外縁に隣接する領域とも重なるように配置されている。このため孔部２５の内壁を覆うようにその全体を埋める第１の放熱板の部分４１Ａは、制御用半導体素子６と接する第２の放熱板の部分４１Ｂよりも平面積が大きくなっている。しかしたとえば図９のように、本実施の形態においても孔部２５が制御用半導体素子６よりも平面積が小さく、その孔部２５を埋める第１の放熱板の部分４１Ａとその下方の制御用半導体素子６に接触する第２の放熱板の部分４１Ｂとを有する放熱板４１が配置されてもよい。
次に、本実施の形態の作用効果について説明する。本実施の形態においては実施の形態３の作用効果に加え、以下の作用効果を奏する。
放熱板４１を用いて制御用半導体素子６の発熱を孔部２５の外側に放熱する実施の形態３の構成においても、さらに冷却効率を高めるために、たとえばユーザー側で放熱板４１の上面にファンなどの冷却装置を設置することがより好ましい。しかし実施の形態３においては、蓋２３の一方の主表面２３Ａに対して放熱板４１の最上面が低い位置にあるため、放熱板４１の上面上への放熱フィンなどの冷却装置の取り付けが困難である。
そこで本実施の形態の半導体装置４００においては、放熱板４１が孔部２５内に収まる第１の放熱板の部分４１Ａと、その下側にて制御用半導体素子６と接触する第２の放熱板の部分４１Ｂとの双方を有する構成とされている。このようにすれば、実施の形態３に比べて放熱板４１の最上面が高い位置に配置される。このため、放熱板４１自体による制御用半導体素子６の発する熱を放熱する効果を確保しつつ、放熱板４１の上面上への放熱フィンなどの冷却装置の取り付けを容易にすることができる。
なお図１０においては放熱板４１の第１の放熱板の部分４１Ａの最上面は、蓋２３の一方の主表面２３Ａと同一の面上の位置に配置されているが、第１の放熱板の部分４１Ａの最上面は一方の主表面２３Ａよりも上方つまり半導体装置１００の外側に突起した態様であってもよい。このようにしても、放熱板４１上への冷却装置の取り付けを容易に行なうことができ、かつ放熱板４１が半導体装置１００の外部に露出するため、制御用半導体素子６に対する放熱性をいっそう高めることができる。
（実施の形態５）
図１１を参照して、本実施の形態の半導体装置５００は、図６に示す実施の形態２の半導体装置２００と基本的に同様の構成を有する。このため図１１の半導体装置５００において図６の半導体装置２００と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。半導体装置５００は半導体装置２００と比べて、蓋２３のベース板１と反対側の一方の主表面２３Ａの上方にペルチェ素子７１をさらに備える構成を有している点において異なっている。
ペルチェ素子７１は図１１においてはその最下面が蓋２３の一方の主表面２３Ａおよび制御用半導体素子６の一方の主表面６Ａに接するように配置されている。しかしこのような態様に限らず、たとえば実施の形態２の図８に示す構成にペルチェ素子７１を適用した場合のように、ペルチェ素子７１の最下面は一方の主表面６Ａに接するが一方の主表面２３Ａには接することなく一方の主表面２３Ａに対して上方に浮かんだ態様であってもよい。また実施の形態４の図１０の半導体装置４００にペルチェ素子７１を適用した場合、放熱板４１の最上面と、蓋２３の一方の主表面２３Ａとがペルチェ素子７１の最下面に接する態様となるが、このような構成であってもよい。
ペルチェ素子７１の電源としては、インテリジェントパワーモジュールの制御回路用の電源、すなわち制御回路基板９に取り付けられた制御用半導体素子６の駆動用の電源が用いられる。これにより、ペルチェ素子７１用の電源を別途追加で設ける必要がなくなる。
図１２を参照して、図１１中の点線で囲まれた領域ＸＩＩのペルチェ素子７１は、複数の熱電素子７２と、複数の電極７３と、１対のセラミック基板７４とにより構成されている。複数の熱電素子７２は、たとえばシリコンのｐ型半導体とｎ型半導体との組み合わせにより構成されている。ここではたとえば図１２の左右方向に関して、ｐ型半導体とｎ型半導体とが交互に並んでいる。
複数の電極７３は銅などの金属材料により形成されている。複数の電極７３は図１２の左右方向に関して互いに隣り合う１対の熱電素子７２の双方と接続されており、これが図１２の熱電素子７２の上側の領域と下側の領域との間を交互に配置されている。つまりたとえば第１の熱電素子７２とこれに隣接する第２の熱電素子７２とがそれらの上側にて電極７３により接続されていれば、第２の熱電素子７２とこれの第１の熱電素子７２と反対側に隣接する第３の熱電素子７２とはそれらの下側にて電極７３により接続されている。
以上により、すべての熱電素子７２と電極７３とが一体として接続されている。上記の一体とされたすべての熱電素子７２および電極７３をそれらの上方および下方から挟むように、１対のセラミック基板７４が配置されている。
次に、本実施の形態の作用効果について説明する。本実施の形態においては上記の各実施の形態の作用効果に加え、以下の作用効果を奏する。
上記の各実施の形態の半導体装置においては、冷却効果をいっそう高めるためには、ユーザー側で冷却装置を設置することが必要となる。しかし本実施の形態においては、蓋２３の一方の主表面２３Ａの上方にペルチェ素子７１を備える。これにより、上記の冷却装置を設置しなくとも、ペルチェ素子を介して制御用半導体素子６を高効率に冷却することができる。
（実施の形態６）
上記のように、各実施の形態において用いられる制御用半導体素子６は、パッケージ６１およびリードフレーム６２（図３参照）を有している。図１３を参照して、本実施の形態においては、パッケージ６１の表面の少なくとも一部に、深さが５００μｍ以上の凹部６３を複数含んでいる。これら複数すなわち２つ以上の凹部６３は、互いに間隔をあけてパッケージ６１の表面に形成されている。凹部６３は、パッケージ６１の表面において、これが形成される領域以外の領域に比べて深さすなわち図１３の上下方向の寸法が５００μｍ以上となっている。この凹部６３の深さは６００μｍ以上であることがより好ましい。
図１３に示すように、凹部６３は、パッケージ６１の最上面すなわち実装時におけるベース板１側と反対側の表面およびパッケージ６１の最下面すなわち実装時におけるベース板１側の表面の双方に２つ以上形成されていてもよい。しかし凹部６３は、パッケージの最上面または最下面のいずれか一方のみに２つ以上形成されてもよい。
上記のパッケージ６１の表面の特徴を有する制御用半導体素子６は、上記の各実施の形態のいずれの半導体装置１００〜５００に適用されてもよい。また本実施の形態の半導体装置は、上記のパッケージ６１の表面を除き、基本的に上記の各実施の形態１〜５の半導体装置１００〜５００と同様の構成を有するため、その構成上の特徴については説明を省略する。
次に、本実施の形態の作用効果について説明する。本実施の形態においては上記の各実施の形態１〜５の作用効果に加え、以下の作用効果を奏する。
上記のように制御用半導体素子６に含まれるパッケージ６１の表面に深さが５００μｍ以上の凹部６３を設けることにより、このような凹部６３が形成されない場合に比べて、パッケージ６１の表面積が増加する。このため制御用半導体素子６の表面からの放熱性を向上させることができる。
（実施の形態７）
図１４を参照して、本実施の形態の半導体装置６００においては、ベース板１とケース３とからなる容器状の部材の内部の、特に制御回路基板９の下側の領域に、樹脂材料３５の代わりに高放熱性樹脂３６が配置されている。高放熱性樹脂３６は図１などの樹脂材料３５と同様に、パワー半導体用基板８およびパワー半導体素子５の表面、制御回路基板９の他方の主表面９Ｂ、ケース壁部３Ａの内側の表面の一部、主電極端子１５の表面の一部などを覆うように配置されている。このように、高放熱性樹脂３６はケース３内においてパワー半導体素子５を封止するように充填されている。
高放熱性樹脂３６は樹脂材料３５と同様に、シリコーンゲルまたはエポキシ樹脂などの樹脂により構成されている。ただし高放熱性樹脂３６は樹脂材料３５に比べて放熱性が高い。具体的には、高放熱性樹脂３６の熱伝導率は０．５Ｗ／（ｍ・Ｋ）以上である。この熱伝導率は０．６Ｗ／（ｍ・Ｋ）以上であることがより好ましい。
なお図１４においては一例として、実施の形態２の半導体装置２００に対して高放熱性樹脂３６を適用した例を示している。しかしこれに限らず、上記の各実施の形態のいずれの半導体装置１００〜５００に高放熱性樹脂３６が適用されてもよい。本実施の形態の半導体装置は、上記のパッケージ６１の表面を除き、基本的に上記の各実施の形態の半導体装置１００〜５００と同様の構成を有するため、その構成上の特徴については説明を省略する。
次に、本実施の形態の作用効果について説明する。本実施の形態においては上記の各実施の形態１〜６の作用効果に加え、以下の作用効果を奏する。
上記の各実施の形態１〜６においては、制御用半導体素子６および制御回路基板９から樹脂材料３５へ伝わる熱の放熱態様が問題となる可能性がある。しかし本実施の形態においては、制御用半導体素子６および制御回路基板９から高放熱性樹脂３６に伝わった熱をたとえばベース板１側から高効率に半導体装置６００の外部に放熱させることができる。したがって上記の各実施の形態１〜６に比べて制御用半導体素子６の放熱性をさらに向上させることができる。
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ ベース板、１Ａ，６Ａ，９Ａ，１０Ａ，２３Ａ 一方の主表面、１Ｂ，６Ｂ，９Ｂ，１０Ｂ，２３Ｂ 他方の主表面、３ ケース、３Ａ ケース壁部、３Ｂ ケース上面、３Ｃ ケース下面、５ パワー半導体素子、６ 制御用半導体素子、８ パワー半導体用基板、９ 制御回路基板、１０ 絶縁基板、１１，１２，１３ 配線パターン、１５ 主電極端子、２１ 開口部、２３ 蓋、２５ 孔部、３１ はんだ、３２，３３ 制御信号端子、３４ ボンディングワイヤ、３５ 樹脂材料、３６ 高放熱性樹脂、４１ 放熱板、４１Ａ 第１の放熱板の部分、４１Ｂ 第２の放熱板の部分、６１ パッケージ、６２ リードフレーム、６３ 凹部、７１ ペルチェ素子、７２ 熱電素子、７３ 電極、７４ セラミック基板、１００，２００，３００，４００，５００，６００，９００ 半導体装置。

Claims (9)

  1. ベース板と、
    前記ベース板上に設置されたケースと、
    前記ケース内の前記ベース板上に配置されたパワー半導体素子と、
    前記ケースの内部に配置される制御用半導体素子とを備え、
    前記ケースの前記ベース板と反対側には開口部が形成されており、
    前記ケースの前記開口部を塞ぐ蓋をさらに備え、
    前記蓋には前記制御用半導体素子と平面視において重なる領域の少なくとも一部に孔部が形成されており、
    前記制御用半導体素子の前記ベース板と反対側の主表面上に放熱板をさらに備え、
    前記放熱板は前記蓋の前記孔部を塞ぐように配置される、半導体装置。
  2. 前記放熱板は、前記蓋の前記孔部内に収まる第１の放熱板の部分と、
    前記第１の放熱板の部分から前記ケースの内部側に延びる第２の放熱板の部分とを含み、
    前記第２の放熱板の部分が前記制御用半導体素子の前記ベース板と反対側の主表面上に接触する、請求項１に記載の半導体装置。
  3. 前記蓋の前記ベース板と反対側の主表面の上方にペルチェ素子をさらに備える、請求項２に記載の半導体装置。
  4. 前記制御用半導体素子はパッケージを含み、
    前記パッケージの表面の少なくとも一部に、深さが５００μｍ以上の凹部を複数含んでいる、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記ケース内に、前記パワー半導体素子を封止するように充填された、熱伝導率が０．５Ｗ／（ｍ・Ｋ）以上の高放熱性樹脂をさらに備える、請求項１〜４のいずれか１項に記載の半導体装置。
  6. ベース板と、
    前記ベース板上に設置されたケースと、
    前記ケース内の前記ベース板上に配置されたパワー半導体素子と、
    前記ケースの内部に配置される制御用半導体素子とを備え、
    前記ケースの前記ベース板と反対側には開口部が形成されており、
    前記ケースの前記開口部を塞ぐ蓋をさらに備え、
    前記蓋には前記制御用半導体素子と平面視において重なる領域の少なくとも一部に孔部が形成されており、
    前記孔部は、平面視において前記制御用半導体素子の平面視における全体と重なり、
    前記孔部内に前記制御用半導体素子が配置され、
    前記蓋の前記ベース板と反対側の主表面は、前記制御用半導体素子の前記ベース板と反対側の主表面と同一の面上の位置、または前記制御用半導体素子の前記ベース板と反対側の主表面よりも前記ベース板側の位置に配置される、半導体装置。
  7. 前記蓋の前記ベース板と反対側の主表面の上方にペルチェ素子をさらに備える、請求項６に記載の半導体装置。
  8. 前記制御用半導体素子はパッケージを含み、
    前記パッケージの表面の少なくとも一部に、深さが５００μｍ以上の凹部を複数含んでいる、請求項６または７に記載の半導体装置。
  9. 前記ケース内に、前記パワー半導体素子を封止するように充填された、熱伝導率が０．５Ｗ／（ｍ・Ｋ）以上の高放熱性樹脂をさらに備える、請求項６〜８のいずれか１項に記載の半導体装置。
JP2016083444A 2016-04-19 2016-04-19 半導体装置 Active JP6552450B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016083444A JP6552450B2 (ja) 2016-04-19 2016-04-19 半導体装置
US15/386,764 US10062632B2 (en) 2016-04-19 2016-12-21 Semiconductor device having improved heat dissipation efficiency
DE102017206195.2A DE102017206195B4 (de) 2016-04-19 2017-04-11 Halbleitervorrichtung
CN201710258116.9A CN107452688B (zh) 2016-04-19 2017-04-19 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016083444A JP6552450B2 (ja) 2016-04-19 2016-04-19 半導体装置

Publications (3)

Publication Number Publication Date
JP2017195677A JP2017195677A (ja) 2017-10-26
JP2017195677A5 JP2017195677A5 (ja) 2018-07-05
JP6552450B2 true JP6552450B2 (ja) 2019-07-31

Family

ID=59980925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016083444A Active JP6552450B2 (ja) 2016-04-19 2016-04-19 半導体装置

Country Status (4)

Country Link
US (1) US10062632B2 (ja)
JP (1) JP6552450B2 (ja)
CN (1) CN107452688B (ja)
DE (1) DE102017206195B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7038645B2 (ja) * 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR20210112719A (ko) * 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 반도체 모듈, 이를 포함하는 온도 조절 시스템, 및 온도 조절 방법
CN112467957A (zh) * 2020-10-10 2021-03-09 山东斯力微电子有限公司 一种智能型大功率igbt模块
CN112864112A (zh) * 2021-01-19 2021-05-28 安徽安晶半导体有限公司 一种绝缘型大功率半导体模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51160119U (ja) * 1975-06-14 1976-12-20
JPS583784U (ja) * 1981-07-01 1983-01-11 株式会社日立ホームテック 自動車用変換器
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JPH04138693A (ja) * 1990-09-29 1992-05-13 Toshiba Lighting & Technol Corp 放電灯点灯装置
JPH09211266A (ja) * 1996-01-30 1997-08-15 Hitachi Ltd 半導体装置及び光通信モジュール
JPH10229146A (ja) * 1997-02-17 1998-08-25 Seiko Epson Corp 半導体装置
US6094919A (en) * 1999-01-04 2000-08-01 Intel Corporation Package with integrated thermoelectric module for cooling of integrated circuits
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
JP3764687B2 (ja) * 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
US6999317B2 (en) * 2003-08-12 2006-02-14 Delphi Technologies, Inc. Thermally enhanced electronic module with self-aligning heat sink
JP2006121861A (ja) 2004-10-25 2006-05-11 Fuji Electric Fa Components & Systems Co Ltd 電力変換装置
US20080178920A1 (en) * 2006-12-28 2008-07-31 Schlumberger Technology Corporation Devices for cooling and power
CN101214918B (zh) * 2007-01-04 2012-04-18 菱生精密工业股份有限公司 用于微机电封盖制程的封装结构
US9052724B2 (en) * 2012-08-07 2015-06-09 International Business Machines Corporation Electro-rheological micro-channel anisotropic cooled integrated circuits and methods thereof
JP6119313B2 (ja) * 2013-03-08 2017-04-26 富士電機株式会社 半導体装置
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE102017206195A1 (de) 2017-10-19
JP2017195677A (ja) 2017-10-26
CN107452688A (zh) 2017-12-08
US20170301603A1 (en) 2017-10-19
US10062632B2 (en) 2018-08-28
CN107452688B (zh) 2020-09-25
DE102017206195B4 (de) 2020-11-26

Similar Documents

Publication Publication Date Title
JP6552450B2 (ja) 半導体装置
JP3804861B2 (ja) 電気装置および配線基板
JP6813259B2 (ja) 半導体装置
WO2016174899A1 (ja) 半導体装置
JP7247574B2 (ja) 半導体装置
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN109196637B (zh) 半导体装置
JP5301497B2 (ja) 半導体装置
WO2020208867A1 (ja) 半導体装置
JP2010251427A (ja) 半導体モジュール
JP7322654B2 (ja) 半導体モジュール
JP4375299B2 (ja) パワー半導体装置
TWI660471B (zh) 晶片封裝
JP3855726B2 (ja) パワーモジュール
JP2007067067A (ja) 樹脂注型形電力用回路ユニット
JP6091035B2 (ja) 放熱構造
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP2006294729A (ja) 半導体装置
JP2021034384A (ja) 半導体装置
CN110676232A (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
JPWO2016067377A1 (ja) 放熱構造
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2002158322A (ja) 半導体モジュール
WO2022009582A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190702

R150 Certificate of patent or registration of utility model

Ref document number: 6552450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250