JPH10229146A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10229146A JPH10229146A JP9032469A JP3246997A JPH10229146A JP H10229146 A JPH10229146 A JP H10229146A JP 9032469 A JP9032469 A JP 9032469A JP 3246997 A JP3246997 A JP 3246997A JP H10229146 A JPH10229146 A JP H10229146A
- Authority
- JP
- Japan
- Prior art keywords
- dimple
- package
- mold
- pins
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】プラスチックパケージに関し、放熱材等使用す
ることなく、電子部品自体から発熱される熱を効果的に
大気中へ伝達することを目的とする。 【解決手段】ＩＣパッケージの表裏全体に凹凸（ディン
プル）を均等な間隔で形成し、表面積の増加による放熱
性の向上を図る。トランスファーモールドする際の金型
（上型２０１及び下型２０２）において、プラスチック
パッケージ表面及び裏面に相当する部分に、ディンプル
（凹凸処理）加工用の上下可動のピン２０３が全面に
又、それぞれのピン配置が均一な間隔になるよう作製す
る。モールド金型離型以前の段階で、上型のディンプル
加工用ピンは上から下へ、同様に下型のディンプル加工
用ピンは下から上へ稼動し、まだ完全に硬化していない
モールド樹脂を各ピンが圧縮する。その結果プラスチッ
クパッケージの表面及び裏面に一様なディンプル跡（凹
凸）４０１（最終形態断面）が形成される。
ることなく、電子部品自体から発熱される熱を効果的に
大気中へ伝達することを目的とする。 【解決手段】ＩＣパッケージの表裏全体に凹凸（ディン
プル）を均等な間隔で形成し、表面積の増加による放熱
性の向上を図る。トランスファーモールドする際の金型
（上型２０１及び下型２０２）において、プラスチック
パッケージ表面及び裏面に相当する部分に、ディンプル
（凹凸処理）加工用の上下可動のピン２０３が全面に
又、それぞれのピン配置が均一な間隔になるよう作製す
る。モールド金型離型以前の段階で、上型のディンプル
加工用ピンは上から下へ、同様に下型のディンプル加工
用ピンは下から上へ稼動し、まだ完全に硬化していない
モールド樹脂を各ピンが圧縮する。その結果プラスチッ
クパッケージの表面及び裏面に一様なディンプル跡（凹
凸）４０１（最終形態断面）が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置（以下Ｉ
Ｃと呼ぶ）、特にプラスチック製パッケージの放熱性を
向上しうる構造に関するものである。
Ｃと呼ぶ）、特にプラスチック製パッケージの放熱性を
向上しうる構造に関するものである。
【０００２】
【従来の技術】従来のプラスチックパッケージ構造は、
図１のような構造をしていて、半導体チップ１０１とボ
ンディングワイヤー１０２、リードフレーム１０３の全
てがプラスチックモールド材１０４で保持されている。
図１のような構造をしていて、半導体チップ１０１とボ
ンディングワイヤー１０２、リードフレーム１０３の全
てがプラスチックモールド材１０４で保持されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
構造では、ＩＣが起動する際に発生した熱がプラスチッ
ク製パッケージから放散しづらい為に、熱によりＩＣ自
体の信頼性を著しく低下するという問題を有していた。
構造では、ＩＣが起動する際に発生した熱がプラスチッ
ク製パッケージから放散しづらい為に、熱によりＩＣ自
体の信頼性を著しく低下するという問題を有していた。
【０００４】そこで本発明は上記問題点を解決するもの
であり、その課題は、プラスチックパッケージの放熱性
を高め、許容消費電流の増加又はＩＣの熱に対する信頼
性を向上させることにある。
であり、その課題は、プラスチックパッケージの放熱性
を高め、許容消費電流の増加又はＩＣの熱に対する信頼
性を向上させることにある。
【０００５】
【課題を解決するための手段】本電子部品は、上記問題
を解決するために凹凸（ディンプル）孔を形成し、トラ
ンスファーモールド金型の上型及び下型共にＩＣパッケ
ージの表裏面に該当する部分に可動ピンを設け、モール
ド樹脂注入後の離型の際可動ピンが上型の場合は下方
向、下型の場合は上方向に作動し、その結果ＩＣパッケ
ージの表裏面に凹凸孔を形成されるよう構成したもので
ある。
を解決するために凹凸（ディンプル）孔を形成し、トラ
ンスファーモールド金型の上型及び下型共にＩＣパッケ
ージの表裏面に該当する部分に可動ピンを設け、モール
ド樹脂注入後の離型の際可動ピンが上型の場合は下方
向、下型の場合は上方向に作動し、その結果ＩＣパッケ
ージの表裏面に凹凸孔を形成されるよう構成したもので
ある。
【０００６】
【作用】本発明の電子部品は、動作時のＩＣから発生し
た熱を、放熱材等用いることなく封止樹脂を介して大気
中へ放散させる特性を向上させることが可能となり、Ｉ
Ｃ部品自体の寿命に有利となる。
た熱を、放熱材等用いることなく封止樹脂を介して大気
中へ放散させる特性を向上させることが可能となり、Ｉ
Ｃ部品自体の寿命に有利となる。
【０００７】
【発明の実施の形態】次に、本発明に関わる実施例を図
面を用いて説明する。
面を用いて説明する。
【０００８】（第１実施例）まず、本発明の第１実施例
を図２から図４を参照して説明する。図２を参照すると
トランスファーモールドする際の金型（上型２０１及び
下型２０２）において、プラスチックパッケージ表面及
び裏面に相当する部分に、ディンプル（凹凸処理）加工
用の上下可動のピン２０３が全面に又、それぞれのピン
配置が均一な間隔になるよう作製する。ここで、図３を
参照して、通常の工程通りにダイシング、ダイアタッ
チ、ワイヤーボンディング工程を経たＩＣチップ搭載の
リードフレーム３０１をモールド金型にセットし、トラ
ンスファーモールドをおこなう。ここで、モールド金型
離型以前の段階で、上型のディンプル加工用ピンは上か
ら下へ、同様に下型のディンプル加工用ピンは下から上
へ稼動し、まだ完全に硬化していないモールド樹脂を各
ピンが圧縮する。その結果プラスチックパッケージの表
面及び裏面に一様なディンプル跡（凹凸）４０１（最終
形態断面）が形成される。なお、この時、ディンプル形
成の為のピンの可動範囲によってはプラスチックパッケ
ージ内部に構成されているＩＣチップその他構成材料に
ダメージを及ぼす場合があるので最適な駆動領域の設定
をしておく必要がある。図では示していないがプラスチ
ックパッケージの表面若しくは裏面の片方にディンプル
構造を形成しても良い。このような構造であっても放熱
性の向上が図れるからである。
を図２から図４を参照して説明する。図２を参照すると
トランスファーモールドする際の金型（上型２０１及び
下型２０２）において、プラスチックパッケージ表面及
び裏面に相当する部分に、ディンプル（凹凸処理）加工
用の上下可動のピン２０３が全面に又、それぞれのピン
配置が均一な間隔になるよう作製する。ここで、図３を
参照して、通常の工程通りにダイシング、ダイアタッ
チ、ワイヤーボンディング工程を経たＩＣチップ搭載の
リードフレーム３０１をモールド金型にセットし、トラ
ンスファーモールドをおこなう。ここで、モールド金型
離型以前の段階で、上型のディンプル加工用ピンは上か
ら下へ、同様に下型のディンプル加工用ピンは下から上
へ稼動し、まだ完全に硬化していないモールド樹脂を各
ピンが圧縮する。その結果プラスチックパッケージの表
面及び裏面に一様なディンプル跡（凹凸）４０１（最終
形態断面）が形成される。なお、この時、ディンプル形
成の為のピンの可動範囲によってはプラスチックパッケ
ージ内部に構成されているＩＣチップその他構成材料に
ダメージを及ぼす場合があるので最適な駆動領域の設定
をしておく必要がある。図では示していないがプラスチ
ックパッケージの表面若しくは裏面の片方にディンプル
構造を形成しても良い。このような構造であっても放熱
性の向上が図れるからである。
【０００９】モールド工程終了後は、通常のトリミン
グ、フォーミング工程等により、モールド表面及びモー
ルド裏面に放熱用のディンプル処理を施したＩＣパッケ
ージを作製することができる。また、完成体の断面形態
を図４にてあらわす。
グ、フォーミング工程等により、モールド表面及びモー
ルド裏面に放熱用のディンプル処理を施したＩＣパッケ
ージを作製することができる。また、完成体の断面形態
を図４にてあらわす。
【００１０】このような凹凸によって表面積を増大させ
るほか、使用状況に応じて、例えば複数の穴を設けて実
質的に表面積を増大させてもよく、パッケージの余分な
部分に穴を貫通させることで表面積を増大させても良
い。要するに表面積を増大できる手段であって、ICに影
響を及ぼさないものであれば、特のその形状に限定され
ることはない。
るほか、使用状況に応じて、例えば複数の穴を設けて実
質的に表面積を増大させてもよく、パッケージの余分な
部分に穴を貫通させることで表面積を増大させても良
い。要するに表面積を増大できる手段であって、ICに影
響を及ぼさないものであれば、特のその形状に限定され
ることはない。
【００１１】（第２実施例）次に、図４から図６を参照
して本発明に関わる第２実施例を証明する。まず、図５
を参照して説明すると、トランスファーモールドする際
の金型（上型５０１及び下型５０２）において、プラス
チックパッケージの表面及び裏面に相当する部分に、デ
ィンプル加工用の凹凸をあらかじめ形成しておく。ここ
で、図６を参照して、通常の工程通りにワイヤーボンデ
ィング工程を経たＩＣチップ搭載のリードフレーム３０
１を本モールド金型にセットし、トランスファーモール
ドをおこなう。モールド樹脂硬化後、金型を離型すると
その結果プラスチックパッケージの表面及び裏面に一様
なディンプル跡（凹凸）４０１（最終形態断面）が形成
される。なお、この時、ディンプル形成のためのモール
ド金型の凹凸の大きさによっては、プラスチックパッケ
ージ内部に構成されているＩＣチップその他構成材料に
ダメージを及ぼす場合があるので、最適な金型設計をし
ておく必要がある。モールド工程終了後は、通常のトリ
ミング、フォーミング工程等により、モールド表面及び
モールド裏面に放熱用のディンプル処理を施したＩＣパ
ッケージを作製することができる。また、完成体の断面
形態を図４にてあらわす。また、図では示していない
が、使用状況に応じてプラスチックパッケージの表面若
しくは裏面の片方にディンプル構造を形成するため、あ
らかじめ表面若しくは裏面の片方にディンプル加工用の
凹凸等を形成しても良い。これらによっても同様の効
果、すなわち、放熱性向上の効果が図れるからである。
して本発明に関わる第２実施例を証明する。まず、図５
を参照して説明すると、トランスファーモールドする際
の金型（上型５０１及び下型５０２）において、プラス
チックパッケージの表面及び裏面に相当する部分に、デ
ィンプル加工用の凹凸をあらかじめ形成しておく。ここ
で、図６を参照して、通常の工程通りにワイヤーボンデ
ィング工程を経たＩＣチップ搭載のリードフレーム３０
１を本モールド金型にセットし、トランスファーモール
ドをおこなう。モールド樹脂硬化後、金型を離型すると
その結果プラスチックパッケージの表面及び裏面に一様
なディンプル跡（凹凸）４０１（最終形態断面）が形成
される。なお、この時、ディンプル形成のためのモール
ド金型の凹凸の大きさによっては、プラスチックパッケ
ージ内部に構成されているＩＣチップその他構成材料に
ダメージを及ぼす場合があるので、最適な金型設計をし
ておく必要がある。モールド工程終了後は、通常のトリ
ミング、フォーミング工程等により、モールド表面及び
モールド裏面に放熱用のディンプル処理を施したＩＣパ
ッケージを作製することができる。また、完成体の断面
形態を図４にてあらわす。また、図では示していない
が、使用状況に応じてプラスチックパッケージの表面若
しくは裏面の片方にディンプル構造を形成するため、あ
らかじめ表面若しくは裏面の片方にディンプル加工用の
凹凸等を形成しても良い。これらによっても同様の効
果、すなわち、放熱性向上の効果が図れるからである。
【００１２】（第３実施例）次に、図４及び図７を参照
して本発明に関わる第３実施例を説明する。この実施例
では、上記第１実施例及び第２実施例とは、トランスフ
ァーモールド工程において、ディンプル処理用の専用金
型を用いないという点で異なる。まず、通常のワイヤー
ボンディング工程、トランスファーモールド工程を経た
ＩＣパッケージをフォーミング工程までの間のいずれか
の時点にて、モールド表面ディンプル処理工程を施す。
これについて、図７で説明すると、少なくともトランス
ファーモールド工程の終了したリードフレーム状態のＩ
Ｃパッケージ３０１をモールド表裏面ディンプル処理装
置の搬送部７０１にセットし、パッケージ該当部７０２
は次々とディンプル処理位置７０３へと送り込まれる。
このディンプル処理位置には、パッケージ表面及び裏面
にディンプル処理を施すための切削治具を取り付けた装
置７０４があり、ディンプル処理位置にパッケージ該当
部が到達した際、７０４が上下に稼動しモールド表裏面
を切削することによって、その結果プラスチックパッケ
ージの表面及び裏面に一様なディンプル跡（凹凸）４０
１（最終形態断面）が形成される。なお、この時、ディ
ンプル形成のための切削治具の可動範囲によっては、プ
ラスチックパッケージ内部に構成されているＩＣチップ
その他構成材料にダメージを及ぼす場合があるので、最
適な条件設定をしておく必要がある。以降通常工程によ
り、モールド表面及びモールド裏面に放熱用のディンプ
ル処理を施したＩＣパッケージを作製することができ
る。また、完成体の断面形態を図４にてあらわす。な
お、図においては、モールト゛表面及びモールド裏面にデ
ィンプル処理を施しているが、使用状況によっては、プ
ラスチックパッケージの表面若しくは裏面の片方にディ
ンプル構造を形成しても良い。これらによっても同様の
効果、すなわち、放熱性向上の効果が図れるからであ
る。またディンプル処理には、凹凸によって表面積を増
大させるほか、使用状況に応じて、例えば複数の穴を設
けて実質的に表面積を増大させてもよく、パッケージの
余分な部分に穴を貫通させることで表面積を増大させて
も良い。要するに表面積を増大できる手段であって、IC
に影響を及ぼさないものであれば、特のその形状に限定
されることはない。
して本発明に関わる第３実施例を説明する。この実施例
では、上記第１実施例及び第２実施例とは、トランスフ
ァーモールド工程において、ディンプル処理用の専用金
型を用いないという点で異なる。まず、通常のワイヤー
ボンディング工程、トランスファーモールド工程を経た
ＩＣパッケージをフォーミング工程までの間のいずれか
の時点にて、モールド表面ディンプル処理工程を施す。
これについて、図７で説明すると、少なくともトランス
ファーモールド工程の終了したリードフレーム状態のＩ
Ｃパッケージ３０１をモールド表裏面ディンプル処理装
置の搬送部７０１にセットし、パッケージ該当部７０２
は次々とディンプル処理位置７０３へと送り込まれる。
このディンプル処理位置には、パッケージ表面及び裏面
にディンプル処理を施すための切削治具を取り付けた装
置７０４があり、ディンプル処理位置にパッケージ該当
部が到達した際、７０４が上下に稼動しモールド表裏面
を切削することによって、その結果プラスチックパッケ
ージの表面及び裏面に一様なディンプル跡（凹凸）４０
１（最終形態断面）が形成される。なお、この時、ディ
ンプル形成のための切削治具の可動範囲によっては、プ
ラスチックパッケージ内部に構成されているＩＣチップ
その他構成材料にダメージを及ぼす場合があるので、最
適な条件設定をしておく必要がある。以降通常工程によ
り、モールド表面及びモールド裏面に放熱用のディンプ
ル処理を施したＩＣパッケージを作製することができ
る。また、完成体の断面形態を図４にてあらわす。な
お、図においては、モールト゛表面及びモールド裏面にデ
ィンプル処理を施しているが、使用状況によっては、プ
ラスチックパッケージの表面若しくは裏面の片方にディ
ンプル構造を形成しても良い。これらによっても同様の
効果、すなわち、放熱性向上の効果が図れるからであ
る。またディンプル処理には、凹凸によって表面積を増
大させるほか、使用状況に応じて、例えば複数の穴を設
けて実質的に表面積を増大させてもよく、パッケージの
余分な部分に穴を貫通させることで表面積を増大させて
も良い。要するに表面積を増大できる手段であって、IC
に影響を及ぼさないものであれば、特のその形状に限定
されることはない。
【００１３】（第４実施例）次に、図４及び図８を参照
して本発明に関わる第３実施例を説明する。この実施例
では、上記第１実施例及び第２実施例とは、トランスフ
ァーモールド工程において、ディンプル処理用の専用金
型を用いないという点で異なる。まず、通常のワイヤー
ボンディング工程、トランスファーモールド工程を経た
ＩＣパッケージをフォーミング工程までの間のいずれか
の時点にて、モールド表面ディンプル処理工程を施す。
これについて、図８で説明すると、少なくともトランス
ファーモールド工程の終了したリードフレーム状態のＩ
Ｃパッケージ３０１をモールド表裏面ディンプル処理装
置の搬送部７０１にセットし、パッケージ該当部７０２
は次々とディンプル処理位置７０３へと送り込まれる。
このディンプル処理位置には、まずパッケージ表面及び
裏面にディンプル処理を施す部分のみ穴をあけたマスク
治具８０１があり、ディンプル処理位置にパッケージ該
当部が到達した際、８０１が上下に稼動しモールド表裏
面を押さえつけディンプル形成部以外の部分をマスクす
る。その後、パッケージ表面側及び裏面側に配置されて
いる薬液噴射ノズル８０２から、モールド樹脂のみをエ
ッチングする性質を持つ酸溶液などを噴射させ、マスク
開口部のモールド表裏面がエッチングされることによっ
て、その結果プラスチックパッケージの表面及び裏面に
一様なディンプル跡（凹凸）４０１（最終形態断面）が
形成される。なお、この時、ディンプル形成のための薬
液の濃度あるいは薬液噴射時間によっては、オーバーエ
ッチングによってプラスチックパッケージ内部に構成さ
れているＩＣチップその他構成材料にダメージを及ぼす
場合があるので、最適な条件設定をしておく必要があ
る。以降通常工程により、モールド表面及びモールド裏
面に放熱用のディンプル処理を施したＩＣパッケージを
作製することができる。また、完成体の断面形態を図４
にてあらわす。
して本発明に関わる第３実施例を説明する。この実施例
では、上記第１実施例及び第２実施例とは、トランスフ
ァーモールド工程において、ディンプル処理用の専用金
型を用いないという点で異なる。まず、通常のワイヤー
ボンディング工程、トランスファーモールド工程を経た
ＩＣパッケージをフォーミング工程までの間のいずれか
の時点にて、モールド表面ディンプル処理工程を施す。
これについて、図８で説明すると、少なくともトランス
ファーモールド工程の終了したリードフレーム状態のＩ
Ｃパッケージ３０１をモールド表裏面ディンプル処理装
置の搬送部７０１にセットし、パッケージ該当部７０２
は次々とディンプル処理位置７０３へと送り込まれる。
このディンプル処理位置には、まずパッケージ表面及び
裏面にディンプル処理を施す部分のみ穴をあけたマスク
治具８０１があり、ディンプル処理位置にパッケージ該
当部が到達した際、８０１が上下に稼動しモールド表裏
面を押さえつけディンプル形成部以外の部分をマスクす
る。その後、パッケージ表面側及び裏面側に配置されて
いる薬液噴射ノズル８０２から、モールド樹脂のみをエ
ッチングする性質を持つ酸溶液などを噴射させ、マスク
開口部のモールド表裏面がエッチングされることによっ
て、その結果プラスチックパッケージの表面及び裏面に
一様なディンプル跡（凹凸）４０１（最終形態断面）が
形成される。なお、この時、ディンプル形成のための薬
液の濃度あるいは薬液噴射時間によっては、オーバーエ
ッチングによってプラスチックパッケージ内部に構成さ
れているＩＣチップその他構成材料にダメージを及ぼす
場合があるので、最適な条件設定をしておく必要があ
る。以降通常工程により、モールド表面及びモールド裏
面に放熱用のディンプル処理を施したＩＣパッケージを
作製することができる。また、完成体の断面形態を図４
にてあらわす。
【００１４】なお、図には示していないが、プラスチッ
クパッケージの表面若しくは裏面の片方にディンプル構
造を形成しても良い。これらによっても同様の効果、す
なわち、放熱性向上の効果が図れるからである。またデ
ィンプル処理には、凹凸によって表面積を増大させるほ
か、使用状況に応じて、例えば複数の穴を設けて実質的
に表面積を増大させてもよく、パッケージの余分な部分
に穴を貫通させることで表面積を増大させても良い。要
するに表面積を増大できる手段であって、ICに影響を及
ぼさないものであれば、特のその形状に限定されること
はない。
クパッケージの表面若しくは裏面の片方にディンプル構
造を形成しても良い。これらによっても同様の効果、す
なわち、放熱性向上の効果が図れるからである。またデ
ィンプル処理には、凹凸によって表面積を増大させるほ
か、使用状況に応じて、例えば複数の穴を設けて実質的
に表面積を増大させてもよく、パッケージの余分な部分
に穴を貫通させることで表面積を増大させても良い。要
するに表面積を増大できる手段であって、ICに影響を及
ぼさないものであれば、特のその形状に限定されること
はない。
【００１５】
【発明の効果】こうして表裏面に凹凸孔の成型されたパ
ッケージは、基板実装後の実使用環境において、パッケ
ージ表裏面から効果的な放熱性を呈することとなる。
ッケージは、基板実装後の実使用環境において、パッケ
ージ表裏面から効果的な放熱性を呈することとなる。
【００１６】以上述べたように、本発明によればＩＣパ
ッケージに後付けでフィン等の放熱材を取り付けること
なく、またパッケージ自身に放熱板を組み込むことなし
に、パッケージの放熱性を向上させ、部品自体の寿命を
延ばすことが可能となる。
ッケージに後付けでフィン等の放熱材を取り付けること
なく、またパッケージ自身に放熱板を組み込むことなし
に、パッケージの放熱性を向上させ、部品自体の寿命を
延ばすことが可能となる。
【図面の簡単な説明】
【図１】従来から使用されている電子部品（ＩＣパッケ
ージ）の断面図を示したものである。
ージ）の断面図を示したものである。
【図２】第１実施例に基づいた本発明の電子部品を製造
するために使用する樹脂封止用金型の断面図を示したも
のである。
するために使用する樹脂封止用金型の断面図を示したも
のである。
【図３】第１実施例に基づいた本発明の電子部品を製造
するためのトランスファーモールド工程概念図を示した
ものである。
するためのトランスファーモールド工程概念図を示した
ものである。
【図４】本発明の電子部品の断面図を示したものであ
る。
る。
【図５】第２実施例に基づいた本発明の電子部品を製造
するために使用する樹脂封止用金型の断面図を示したも
のである。
するために使用する樹脂封止用金型の断面図を示したも
のである。
【図６】第２実施例に基づいた本発明の電子部品を製造
するためのトランスファーモールド工程概念図を示した
ものである。
するためのトランスファーモールド工程概念図を示した
ものである。
【図７】第３実施例に基づいた本発明の電子部品を製造
するために使用するディンプル処理装置及び工程概念図
を示したものである。
するために使用するディンプル処理装置及び工程概念図
を示したものである。
【図８】第４実施例に基づいた本発明の電子部品を製造
するために使用するディンプル処理装置及び工程概念図
を示したものである。
するために使用するディンプル処理装置及び工程概念図
を示したものである。
１０１・・・・・ＩＣチップ １０２・・・・・金ワイヤー １０３・・・・・リードフレーム １０４・・・・・モールド樹脂 ２０１・・・・・可動ピン付き樹脂封止用金型（上型） ２０２・・・・・可動ピン付き樹脂封止用金型（下型） ２０３・・・・・表面ディンプル処理用ピン ２０４・・・・・樹脂注入口 ３０１・・・・・モールド工程前のリードフレーム状態 ４０１・・・・・ディンプル処理された表裏面 ５０１・・・・・樹脂封止用金型（上型） ５０２・・・・・樹脂封止用金型（上型） ７０１・・・・・搬送部 ７０２・・・・・パッケージ該当部 ７０３・・・・・ディンプル処理部 ７０４・・・・・ディンプル切削治具付き装置 ８０１・・・・・マスク治具 ８０２・・・・・薬液噴射ノズル
Claims (2)
- 【請求項１】プラスチック製パッケージの少なくとも片
面に凹凸（ディンプル）を形成させることによりパッケ
ージの表面積の増大がなされていることを特徴とする半
導体装置。 - 【請求項２】プラスチック製パッケージにおいて、パッ
ケージ表裏面に凹凸（ディンプル）を形成させることに
よって表面積の増大がなされていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032469A JPH10229146A (ja) | 1997-02-17 | 1997-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032469A JPH10229146A (ja) | 1997-02-17 | 1997-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229146A true JPH10229146A (ja) | 1998-08-25 |
Family
ID=12359841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9032469A Withdrawn JPH10229146A (ja) | 1997-02-17 | 1997-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229146A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465545A (zh) * | 2014-11-14 | 2015-03-25 | 三星半导体(中国)研究开发有限公司 | 半导体封装件及其制造方法 |
| JP2017195677A (ja) * | 2016-04-19 | 2017-10-26 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-02-17 JP JP9032469A patent/JPH10229146A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465545A (zh) * | 2014-11-14 | 2015-03-25 | 三星半导体(中国)研究开发有限公司 | 半导体封装件及其制造方法 |
| JP2017195677A (ja) * | 2016-04-19 | 2017-10-26 | 三菱電機株式会社 | 半導体装置 |
| CN107452688A (zh) * | 2016-04-19 | 2017-12-08 | 三菱电机株式会社 | 半导体装置 |
| CN107452688B (zh) * | 2016-04-19 | 2020-09-25 | 三菱电机株式会社 | 半导体装置 |
| DE102017206195B4 (de) * | 2016-04-19 | 2020-11-26 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841414B1 (en) | Saw and etch singulation method for a chip package | |
| US7365420B2 (en) | Semiconductor packages and methods for making and using same | |
| US6670220B2 (en) | Semiconductor device and manufacture method of that | |
| US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
| US7508066B2 (en) | Heat dissipating semiconductor package and fabrication method thereof | |
| US6458626B1 (en) | Fabricating method for semiconductor package | |
| US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| US8338922B1 (en) | Molded leadframe substrate semiconductor package | |
| US6252772B1 (en) | Removable heat sink bumpers on a quad flat package | |
| US7030505B2 (en) | Resin-sealed-type semiconductor device, and production process for producing such semiconductor device | |
| US6341549B2 (en) | Trimming apparatus having punches with air flow routes for removal of gate scraps | |
| KR100568225B1 (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
| JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06302633A (ja) | 半導体装置の製造方法 | |
| JPH10229146A (ja) | 半導体装置 | |
| JPH0851168A (ja) | Ｂｇａパッケージ及びその製造に用いるモールド金型 | |
| JP3179003B2 (ja) | Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法 | |
| JP3787131B2 (ja) | Ｂｇａパッケージの製造に用いるモールド金型 | |
| JP2003109983A (ja) | 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 | |
| US20090252931A1 (en) | Reinforced assembly carrier and method for manufacturing the same as well as method for manufacturing semiconductor packages | |
| US20170040186A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10209194A (ja) | 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 | |
| US20020033527A1 (en) | Semiconductor device and manufacturing process thereof | |
| KR101089801B1 (ko) | 반도체 패키지 제조용 금형 장치 | |
| JP2944351B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |