CN116864457A - 功率模块封装结构及其封装方法 - Google Patents

功率模块封装结构及其封装方法 Download PDF

Info

Publication number
CN116864457A
CN116864457A CN202211461086.9A CN202211461086A CN116864457A CN 116864457 A CN116864457 A CN 116864457A CN 202211461086 A CN202211461086 A CN 202211461086A CN 116864457 A CN116864457 A CN 116864457A
Authority
CN
China
Prior art keywords
pins
injection mold
plastic package
rows
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211461086.9A
Other languages
English (en)
Inventor
王涛
鲁凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Xizhi Technology Co ltd
Original Assignee
Suzhou Xizhi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Xizhi Technology Co ltd filed Critical Suzhou Xizhi Technology Co ltd
Priority to CN202211461086.9A priority Critical patent/CN116864457A/zh
Publication of CN116864457A publication Critical patent/CN116864457A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Abstract

本发明涉及半导体封装和电气技术领域，尤其涉及一种功率模块封装结构及其封装方法，包括：塑封模块，塑封模块包括塑封体和基板，基板内置于所述塑封体内；若干个引脚，若干个引脚包括从塑封模块的至少一个侧面引出至少两排平行的引脚；至少两排平行的引脚引出塑封体，且相邻的两个引脚之间在基板所在的平面上的投影不重叠。可以解决功率模块体积较大的问题；可以降低功率模块的体积；同时，可以提高系统功率密度，降低回路中的寄生电感。

Description

功率模块封装结构及其封装方法
技术领域
本发明涉及半导体封装和电气技术领域，尤其涉及一种功率模块封装结构及其封装方法。
背景技术
在传统的塑封的功率模块中，通常会从注塑分型面的一侧或两侧出引脚。同时，考虑到引脚之间电气间隙，往往需要将功率模块拉长，以使侧面引脚之间的距离符合电气间隙的要求，进而导致功率模块体积较大的问题。另外，将功率模块拉长也就意味着在设计功率模块内部的回路时，也需要将内部的回路也拉长，会增加模块的回路电感，电气性能变差。
发明内容
本申请提供了一种功率模块封装结构及其封装方法，可以解决功率模块体积较大的问题。本申请提供如下技术方案：
第一方面，提供一种功率模块封装结构，包括：塑封模块，所述塑封模块包括塑封体和基板，所述基板内置于所述塑封体内；若干个引脚，所述若干个引脚包括从所述塑封模块的至少一个侧面引出至少两排平行的引脚；所述至少两排平行的引脚引出塑封体，且相邻的两个引脚之间在所述基板所在的平面上的投影不重叠。
可选地，所述至少两排平行的引脚与所述塑封体的第一表面或者第二表面之间的距离大于或者等于1毫米；所述第一表面与所述第二表面相对设置，且所述第一表面和所述第二表面与所述至少一个侧面不同。
可选地，所述至少两排平行的引脚中相邻排之间的距离大于或者等于2毫米。
可选地，所述塑封模块还包括散热面；所述散热面嵌于所述塑封体的第一表面或者第二表面；所述第一表面与所述第二表面相对设置；所述第一表面和所述第二表面与所述至少一个侧面不同。
可选地，所述至少两排平行的引脚引出塑封体的根部与所述散热面平行。
可选地，任意相邻的两排引脚依次交替引出塑封体，不同排且相邻的两个引脚之间在所述基板所在的平面上的投影不重叠。
第二方面，提供一种功率模块封装结构的封装方法，包括：通过第一注塑模具和第二注塑模具紧密贴合，在引线框架区域，分别压住两排引线框架的上表面和下表面，并形成注塑腔体；通过在所述注塑腔体中，对所述两排引线框架和所述基板的组合体进行注塑，得到塑封模块；所述若干个引脚从所述塑封模块的至少一个侧面引出至少两排平行的引脚。
可选地，所述第一注塑模具和所述第二注塑模具包括内凹部分和凸起部分；所述第一注塑模具的凸起部分与所述第二注塑模具的内凹部分相对；相应地，所述第一注塑模具的内凹部分与所述第二注塑模具的凸起部分相对。
可选地，所述第一注塑模具的凸起部分与所述第一注塑模具垂直；相应地，所述第二注塑模具的凸起部分与所述第二注塑模具垂直。
可选地，所述至少两排平行的引脚包括第一引脚和第二引脚；所述第一引脚与所述第二引脚相邻、且不在同一排；在注塑过程中，所述第一注塑模具的内凹部分与所述第一引脚的一面贴合；所述第二注塑模具的凸起部分与所述第一引脚的另一面贴合；相应地，所述第一注塑模具的凸起部分与所述第二引脚的一面贴合；所述第二注塑模具的内凹部分与所述第二引脚的另一面贴合。
本申请的有益效果在于：塑封模块，塑封模块包括塑封体和基板，基板内置于塑封体内；若干个引脚，若干个引脚包括从塑封模块的至少一个侧面引出至少两排平行的引脚；至少两排平行的引脚引出塑封体，且相邻的两个引脚之间在基板所在的平面上的投影不重叠。可以解决功率模块体积较大的问题；在塑封模块的至少一个侧面上，引出至少两排平行的引脚，这样，在保证引出的引脚的总数量不变的同时，可以降低塑封模块的宽度，无需将功率模块拉伸，进而可以降低功率模块的体积；同时，由于无需将功率模块拉长，功率模块内置的基板也无需拉伸，可以减低基板上回路的长度，一方面，可以提高系统功率密度，另一方面可以降低回路中的寄生电感。
另外，通过将若干个引脚划分成至少两排，可以在保证引脚总数量不变的情况下，减少同一排引脚中的引脚数量，这样，可以在降低封装模块的宽度的同时，实现引脚焊接的间距要求，并不需要将引脚折弯，可以在传统模块切筋成型的工艺中，去掉功率模块的端子成型工艺，节省端子折弯成型模具费用，降低加工成本。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的功率模块封装结构的结构示意图；
图2是本申请实施例提供的功率模块封装结构的俯视图；
图3是本申请实施例提供的功率模块封装结构的俯视图；
图4是本申请的一个实施例提供的功率模块封装结构的封装方法的流程图；
图5是本申请的一个实施例提供的功率模块封装结构的封装过程的示意图；
图6是本申请的又一个实施例提供的功率模块封装结构的封装装置的框图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在申请中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的，或者是针对部件本身在竖直、垂直或重力方向上而言的；同样地，为便于理解和描述，“内、外”是指相对于各部件本身的轮廓的内、外，但上述方位词并不用于限制本申请。
首先，对本申请涉及的若干名词进行介绍。
引脚(lead finger)：又叫管脚。就是从集成电路(芯片)内部电路引出与外围电路的接线，所有的引脚就构成了模块的接口。引线末端的一段，通过软钎焊使这一段与印制板上的焊盘共同形成焊点。引脚可划分为脚跟(bottom)、脚趾(toe)、脚侧(side)等部分。
电路板：陶瓷电路板，氧化铝陶瓷电路板，氮化铝陶瓷电路板，线路板，PCB板，铝基板，高频板，厚铜板，阻抗板，PCB，超薄线路板，超薄电路板，印刷(铜刻蚀技术)电路板等。电路板使电路迷你化、直观化，对于固定电路的批量生产和优化用电器布局起重要作用。
引线框架(leadframe)：是半导体电路板和器件塑封装的基本材料，它主要由两部分组成：芯片焊盘(die paddle)引脚。其中芯片焊盘在封装过程中为芯片提供机械支撑，而引脚则是连接芯片到封装外的电气和热量通路。功率半导体塑封装中，有些引线框架只有引脚组成。
下面对本申请提供的功率模块封装结构进行详细介绍。
如图1所示，本申请的实施例提供的功率模块塑封结构，至少包括：塑封模块110和若干个引脚120。
本实施例中，塑封模块110包括塑封体和基板，基板内置于塑封体内。
其中，基板可以是覆铜陶瓷基板(Direct Bonding Copper，DBC)，也可以是印制电路板基板(Printed Circuit Board，PCB)、直接镀铜基板(Direct Plating Copper，DPC)或者绝缘金属基板(Insulated Metal Substrate，IMS，IMS)等，本实施例不对电路板的实现方式作限定。
塑封体用于将基板的电路层包裹，并将基板上电气连接的若干个引脚120从塑封模块110的至少一个侧面引出。
具体地，参考图1和图2，本实施例中，若干个引脚120包括从塑封模块110的至少一个侧面引出的至少两排平行的引脚。
由于本实施例中的塑封模块110的形状为矩形方块，基于此，塑封模块110的至少一个侧面包括矩形方块的4个侧面。
在塑封模块110的4个侧面的至少一个面中，引出至少两排平行的引脚。至少两排平行的引脚引出塑封体，且相邻的两个引脚之间在基板所在的平面上的投影不重叠。
另外，对于任意相邻的两排引脚，两排引脚中的第一排引脚中的引脚与第二排引脚中的引脚交替出脚，且第一排引脚中的引脚与其在第二排引脚中相邻出脚的引脚之间，在基板所在的平面上的投影也不重叠，即，在任意相邻的两排引脚依次交替引出塑封体，不同排且相邻的两个引脚之间在基板所在的平面上的投影不重叠。
比如：参考图2，以图2所示的两排引脚为例，第一排引脚包括引脚1210和引脚1230，第二排引脚包括引脚1220和引脚1240；第一排引脚中的引脚1210之后，为第二排引脚中的引脚1220，引脚1220之后为第一排引脚中的引脚1230，引脚1230之后为第二排引脚；同时，引脚1210与引脚1220之间不存在重叠区域，引脚1220与引脚1230之间不存在重叠区域，引脚1230与引脚1240之间也不存在重叠区域。
在传统的塑封的功率模块中，通常会从注塑分型面的一侧或两侧出引脚，同时，考虑到引脚之间电气间隙，往往需要将功率模块拉长，因此，导致功率模块的体积较的问题，不利于功率模块的小型化设计。
为了解决上述技术问题，本实施例中，在塑封模块110的至少一个侧面引出至少两排平行的引脚，这样，在保证引出的引脚的总数量不变的同时，可以降低塑封模块的宽度，无需将功率模块拉伸，进而可以降低功率模块的体积；同时，由于无需将功率模块拉长，功率模块内置的基板也无需拉伸，可以减低基板上回路的长度，一方面，可以提高功率密度，另一方面可以降低回路中的寄生电感。
另外，考虑到两排相邻的引脚之间的电气间隙，本实施例中，相邻的两排引脚之间的距离应大于或者等于引脚间距，以保证电气性能稳定和安全。
可选地，至少两排平行的引脚中相邻排之间的距离大于或者等于2毫米。
在传统的塑封的功率模块中，考虑到一排引脚中系统焊接工艺对各引脚之间距离有要求(一般>2mm)，通常会选取部分引脚进行折弯处理，增加引脚焊接的间距要求，导致功率模块的引脚在设计和加工时均较为复杂，存在模具和加工成本较高的问题。
而在本实施例中，通过将若干个引脚120划分成至少两排，可以在保证引脚总数量不变的情况下，减少同一排引脚中的引脚数量，这样，可以在降低封装模块110的宽度的同时，实现引脚焊接的间距要求，并不需要将引脚折弯，可以在传统模块切筋成型的工艺中，去掉功率模块的端子成型工艺，节省端子折弯成型模具费用，降低加工成本。
在一个示例中，相邻的两排引脚之间的距离是指两排引脚形成的平面之间的距离。
比如：参考图2，以图2所示的两排引脚为例，第一排引脚形成的平面与第二排引脚形成的平面之间的距离可以为2毫米，或者也可以大于2毫米。
在另一个示例中，相邻的两排引脚之间的距离为两排引脚中，不同排且相邻的两个引脚之间的距离。
比如：参考图3，以引脚1210和引脚1220为例，相邻的两排引脚之间的距离可以是引脚1210的右侧端点至引脚1220的左侧端点之间的距离，该距离可以是2毫米，也可以大于2毫米。
另外，本实施例中，至少两排平行的引脚与塑封体的第一表面或者第二表面之间的距离大于或者等于1毫米。
比如：参考图2，以图2所示的两排引脚为例，第一排引脚形成的平面为引脚1210所在的平面，第二排引脚形成的平面为引脚1220所在的平面；第一排引脚的平面与其相邻的第一表面之间的距离大于或者等于1毫米，第二排引脚的平面与其相邻的第二表面之间的距离大于或者等于1毫米。
由于功率模块封装结构在运行过程中易积热，基于此，为了保证功率模块封装结构在实际工作时，能够正常稳定地工作，本实施例中，封装模块110上还包括散热面130。
散热面130嵌于塑封体的第一表面或者第二表面，且至少两排平行的引脚引出塑封体的根部与散热面130平行。其中，第一表面与第二表面相对设置，且第一表面和第二表面与所述至少一个侧面不同。
综上所述，本实施例提供的功率模块封装结构，包括：塑封模块，塑封模块包括塑封体和基板，基板内置于塑封体内若干个引脚，若干个引脚包括从塑封模块的至少一个结合侧面引出至少两排平行的引脚；至少两排平行的引脚引出塑封体，且相邻的两个引脚之间在基板所在的平面上的投影不重叠。可以解决功率模块体积较大的问题；在塑封模块的至少一个侧面上，引出至少两排平行的引脚，这样，在保证引出的引脚的总数量不变的同时，可以降低塑封模块的宽度，无需将功率模块拉伸，进而可以降低功率模块的体积；同时，由于无需将功率模块拉长，功率模块内置的基板也无需拉伸，可以减低基板上回路的长度，一方面，可以提高功率密度，另一方面可以降低回路中的寄生电感。
另外，通过将若干个引脚划分成至少两排，可以在保证引脚总数量不变的情况下，减少同一排引脚中的引脚数量，这样，可以在降低封装模块的宽度的同时，实现引脚焊接的间距要求，并不需要将引脚折弯，可以在传统模块切筋成型的工艺中，去掉功率模块的端子成型工艺，节省端子折弯成型模具费用，降低加工成本。
图4是本申请一个实施例提供的功率模块封装结构的封装方法的流程图。该方法至少包括以下几个步骤：
步骤401，通过两排引线框架将若干个引脚焊接至基板。
步骤402，通过第一注塑模具和第二注塑模具紧密贴合，在引线框架区域，分别压住两排引线框架的上表面和下表面，并形成注塑腔体。
步骤403，通过在注塑腔体中，对两排引线框架和基板的组合体进行注塑，得到塑封模块。
若干个引脚从塑封模块的至少一个侧面引出至少两排平行的引脚。
其中，至少两排平行的引脚包括第一引脚和第二引脚，第一引脚与第二引脚相邻、且不在同一排。
比如：参考图2，以图2所示的两排引脚为例，若第一引脚为引脚1210，则第二引脚为引脚1220；若第一引脚为引脚1230，则第二引脚为1240。
在注塑过程中，第一注塑模具的内凹部分与第一引脚的一面贴合；第二注塑模具的凸起部分与第一引脚的另一面贴合。
相应地，第一注塑模具的凸起部分与第二引脚的一面贴合；第二注塑模具的内凹部分与第二引脚的另一面贴合。
本实施例中，第一注塑模具和第二注塑模具包括内凹部分和凸起部分，且第一注塑模具的凸起部分与第二注塑模具的内凹部分相对；相应地，第一注塑模具的内凹部分与第二注塑模具的凸起部分相对。
比如：参考图5，以图5中黑色区域所示的模具为第一注塑模具、白色区域所示的模具为第二注塑模具为例，第一注塑模具和第二注塑模具上均包括内凹部分和凸起部分，同时，第一注塑模具上的内凹部分和凸起部分，与第二注塑模具上的内凹部分和凸起部分交错排布。
另外，本实施例中，第一注塑模具的凸起部分与第一注塑模具垂直；第二注塑模具的凸起部分与第二注塑模具垂直，这样，可以简化第一注塑模具和第二注塑模具的模具结构，降低模具的加工成本。
若在任意相邻的两排引脚中，不同排且相邻的两个引脚之间存在重叠部分的情况下进行注塑，那么在注塑完成后，不同排且相邻的两个引脚之间会存在空隙，引起溢胶问题，影响功率模块的制备。
基于此，本实施例中，设置相邻的两个引脚之间不重叠，这样，可以避免注塑完成的功率模块封装结构中出现空隙。
综上所述，本实施例提供的功率模块封装结构的封装方法，通过两排引线框架将若干个引脚焊接至基板；通过第一注塑模具和第二注塑模具对所述基板进行注塑，得到塑封模块；若干个引脚从塑封模块的至少一个侧面引出至少两排平行的引脚。可以解决功率模块体积较大的问题；在塑封模块的至少一个侧面上，引出至少两排平行的引脚，这样，在保证引出的引脚的总数量不变的同时，可以降低塑封模块的宽度，无需将功率模块拉伸，进而可以降低功率模块的体积；同时，由于无需将功率模块拉长，功率模块内置的基板也无需拉伸，可以减低基板上回路的长度，一方面，可以提高功率密度，另一方面可以降低回路中的寄生电感。
图6是本申请另一个实施例提供的功率模块封装结构的封装装置框图。该装置至少包括以下几个模块：引脚焊接模块610、第一注塑模块620和第二注塑模块630；
引脚焊接模块610，用于通过两排引线框架将若干个引脚焊接至基板；
第一注塑模块620，用于通过第一注塑模具和第二注塑模具紧密贴合，在引线框架区域，分别压住两排引线框架的上表面和下表面，并形成注塑腔体；
第二注塑模块630，用于通过在注塑腔体中，对两排引线框架和基板的组合体进行注塑，得到塑封模块；若干个引脚从塑封模块的至少一个侧面引出至少两排平行的引脚。
相关细节参考上述实施例。
需要说明的是：上述实施例中提供的功率模块封装结构的封装装置在进行功率模块封装结构的封装时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将功率模块封装结构的封装装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的功率模块封装结构的封装装置与功率模块封装结构的封装方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
显然，上述所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，可以做出其它不同形式的变化或变动，都应当属于本申请保护的范围。

Claims (10)

1.一种功率模块封装结构，其特征在于，所述功率模块封装结构包括：
塑封模块，所述塑封模块包括塑封体和基板，所述基板内置于所述塑封体内；
若干个引脚，所述若干个引脚包括从所述塑封模块的至少一个侧面引出至少两排平行的引脚；
所述至少两排平行的引脚引出塑封体，且相邻的两个引脚之间在所述基板所在的平面上的投影不重叠。
2.根据权利要求1所述的功率模块封装结构，其特征在于，所述至少两排平行的引脚与所述塑封体的第一表面或者第二表面之间的距离大于或者等于1毫米；所述第一表面与所述第二表面相对设置，且所述第一表面和所述第二表面与所述至少一个侧面不同。
3.根据权利要求1所述的功率模块封装结构，其特征在于，所述至少两排平行的引脚中相邻排之间的距离大于或者等于2毫米。
4.根据权利要求1所述的功率模块封装结构，其特征在于，所述塑封模块还包括散热面；所述散热面嵌于所述塑封体的第一表面或者第二表面；所述第一表面与所述第二表面相对设置，且所述第一表面和所述第二表面与所述至少一个侧面不同。
5.根据权利要求4所述的功率模块封装结构，其特征在于，所述至少两排平行的引脚引出塑封体的根部与所述散热面平行。
6.根据权利要求1所述的功率模块封装结构，其特征在于，任意相邻的两排引脚依次交替引出塑封体，不同排且相邻的两个引脚之间在所述基板所在的平面上的投影不重叠。
7.一种功率模块封装结构的封装方法，其特征在于，所述方法包括：
通过两排引线框架将若干个引脚焊接至基板；
通过第一注塑模具和第二注塑模具紧密贴合，在引线框架区域，分别压住两排引线框架的上表面和下表面，并形成注塑腔体；
通过在所述注塑腔体中，对所述两排引线框架和所述基板的组合体进行注塑，得到塑封模块；所述若干个引脚从所述塑封模块的至少一个侧面引出至少两排平行的引脚。
8.根据权利要求7所述的方法，其特征在于，所述第一注塑模具和所述第二注塑模具包括内凹部分和凸起部分；
所述第一注塑模具的凸起部分与所述第二注塑模具的内凹部分相对；
相应地，所述第一注塑模具的内凹部分与所述第二注塑模具的凸起部分相对。
9.根据权利要求8所述的方法，其特征在于，所述第一注塑模具的凸起部分与所述第一注塑模具垂直；
相应地，所述第二注塑模具的凸起部分与所述第二注塑模具垂直。
10.根据权利要求8所述的方法，其特征在于，所述至少两排平行的引脚包括第一引脚和第二引脚；所述第一引脚与所述第二引脚相邻、且不在同一排；
在注塑过程中，所述第一注塑模具的内凹部分与所述第一引脚的一面贴合；所述第二注塑模具的凸起部分与所述第一引脚的另一面贴合；
相应地，所述第一注塑模具的凸起部分与所述第二引脚的一面贴合；所述第二注塑模具的内凹部分与所述第二引脚的另一面贴合。
CN202211461086.9A 2022-11-16 2022-11-16 功率模块封装结构及其封装方法 Pending CN116864457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211461086.9A CN116864457A (zh) 2022-11-16 2022-11-16 功率模块封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211461086.9A CN116864457A (zh) 2022-11-16 2022-11-16 功率模块封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN116864457A true CN116864457A (zh) 2023-10-10

Family

ID=88222172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211461086.9A Pending CN116864457A (zh) 2022-11-16 2022-11-16 功率模块封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN116864457A (zh)

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
US6703696B2 (en) Semiconductor package
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US9892998B2 (en) Package module of power conversion circuit and manufacturing method thereof
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US6104086A (en) Semiconductor device having lead terminals bent in J-shape
US6104085A (en) Semiconductor device and method of producing the same
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
CN101609826A (zh) 功率半导体模块及其制造方法
US9275983B2 (en) Integrated circuit package
KR20000048011A (ko) 반도체 장치
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US9748205B2 (en) Molding type power module
US7443010B2 (en) Matrix form semiconductor package substrate having an electrode of serpentine shape
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US20050236706A1 (en) Semiconductor device and hybrid integrated circuit device
CN116864457A (zh) 功率模块封装结构及其封装方法
CN213958939U (zh) 一种适于高密度布局的场效应晶体管
CN115623665A (zh) 功率模块封装结构及其制造方法
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
US20230028579A1 (en) Semiconductor device and a method of manufacturing of a semiconductor device
JPH10154768A (ja) 半導体装置及びその製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination