CN102130088A - 半导体封装结构及其制法 - Google Patents

半导体封装结构及其制法 Download PDF

Info

Publication number
CN102130088A
CN102130088A CN2010100042970A CN201010004297A CN102130088A CN 102130088 A CN102130088 A CN 102130088A CN 2010100042970 A CN2010100042970 A CN 2010100042970A CN 201010004297 A CN201010004297 A CN 201010004297A CN 102130088 A CN102130088 A CN 102130088A
Authority
CN
China
Prior art keywords
metal
semiconductor package
dielectric layer
package according
gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010100042970A
Other languages
English (en)
Other versions
CN102130088B (zh
Inventor
林邦群
李春源
黄建屏
柯俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN2010100042970A priority Critical patent/CN102130088B/zh
Publication of CN102130088A publication Critical patent/CN102130088A/zh
Application granted granted Critical
Publication of CN102130088B publication Critical patent/CN102130088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装结构，包括：介电层；设于该介电层的金属层，该金属层包含置晶垫与多个迹线，各该迹线包括线本体、延伸至该置晶垫周围的焊接垫及相对的迹线终端；多个金属柱，各自贯穿该介电层且一端连接该置晶垫与各该迹线终端，又该金属柱的另一端凸出于该介电层；半导体芯片，设于该置晶垫上且电性连接各该焊接垫；以及封装胶体，用以覆盖该半导体芯片、焊线、金属层与介电层。本发明的半导体封装结构于置晶侧布设具有焊接垫的迹线，使得焊线不致过长且不致交错紧密，又本发明的半导体封装结构的金属柱凸出介电层底部表面，因此在焊接至电路板时较不易有焊料桥接的现象。本发明还提供一种半导体封装结构的制法。

Description

半导体封装结构及其制法
技术领域
本发明涉及一种半导体封装结构及其制法，尤其涉及一种打线品质较佳且焊料不易桥接的半导体封装结构及其制法。
背景技术
随着半导体封装技术的演进，除了传统打线式(wire bonding)半导体封装技术以外，目前的半导体封装结构已经发展出多种封装型态，例如四方扁平无引脚(Quad Flat No-lead，简称QFN)半导体封装结构，其直接将半导体芯片接置于导线架上并加以打线，再以封装胶体包覆该半导体芯片与焊线，并露出该导线架的四个周缘的金属部分以做为连接外部电子装置的接触垫。此种半导体封装结构能缩减整体体积并提升电性功能，遂成为一种封装的趋势。
传统如第6,143,981、6,424,024、6,414,385、5,942,794、6,420,779、6,399,415、或6,291,274号美国专利所揭露的半导体封装结构的剖视图请参阅图1A。
如图1A所示，该四方扁平无引脚半导体封装结构1于导线架10上设置半导体芯片11，该半导体芯片11通过焊线12电性连接至该导线架10四周的接触垫101，并于该导线架10上覆盖封装胶体13，以包覆该半导体芯片11与焊线12，且外露出该接触垫101的侧表面与底表面。
如图1B所示，其为图1A的半导体封装结构1连接至电路板15的侧视图，各该接触垫101通过焊料14以连接至该电路板15上的各焊垫151上。但是，上述现有的半导体封装结构1的接触垫101紧密排列于四周且未凸出于半导体封装结构1的底部，因而当该半导体封装结构1焊接至电路板15上时，该接触垫101与电路板15的焊垫151之间的间距极小且不易控制，故其焊接点的可靠性较差而容易发生破裂(crack)，又其焊接情形并不易检查，且焊接时经常因为半导体封装结构1与电路板15之间的间距过小，导致焊料14溢流，进而造成焊料14桥接(solder bridge)等现象。
另外，上述现有的半导体封装结构并无法提供阵列排列的接触垫，从而无法实现高密度输入/输出(I/O)的半导体封装结构。
基于上述缺点，于是发展出一种如第6,498,099、7,049,177、6,238,952、6,700,188、或6,777,265号美国专利所揭露的半导体封装结构，请参阅图2A与图2B。
如图2A与图2B所示，分别为半导体封装结构2的剖视与俯视图，其先蚀刻导线架20厚度的一半，接着于导线架20上设置半导体芯片21，且该半导体芯片21通过焊线22电性连接至该导线架20四周的接触垫201，并于该导线架20上覆盖封装胶体23，最后进行第二次蚀刻，使得最终该接触垫201凸出于半导体封装结构2的底部约导线架20的一半厚度，且还可形成阵列排列的接触垫201。
但是，上述现有的半导体封装结构虽于焊接至电路板时可于接触垫与电路板的焊垫之间提供一定间距，并提供阵列排列的接触垫，但是由于离半导体芯片越远的接触垫需要越长的焊线，焊线太长容易影响电性连接的质量，且半导体封装结构的焊线密布交错，不利于打线的进行，故仍无法提供更高密度输入/输出(I/O)。
因此，如何避免上述现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺点，本发明提供一种半导体封装结构，包括：介电层，具有相对的第三表面与第四表面；金属层，设于该第三表面上，该金属层包含置晶垫与多个迹线，各该迹线包括线本体、延伸至该置晶垫周围的焊接垫及相对的迹线终端；多个金属柱，贯穿该介电层的第三表面与第四表面，且各该金属柱的第三表面端对应连接该置晶垫与各该迹线的迹线终端，又该金属柱凸出于该第四表面；半导体芯片，接置于该置晶垫上；焊线，电性连接该半导体芯片与各该焊接垫；以及封装胶体，覆盖该半导体芯片、焊线、金属层与该介电层的第三表面。
于本发明的半导体封装结构的另一实施例中，还可包括金属垫，设于该金属柱凸出该第四表面的一端上。
前述的半导体封装结构中，该金属柱的材质可为铜，该介电层可为包括环氧树脂的聚合物材料，该金属层的材质可包括选自金、钯及镍所组成的组中的一种或多种，该金属垫的材质可包括选自金、钯及镍所组成的组中的一种或多种。
本发明还揭露一种半导体封装结构的制法，包括：准备金属板，该金属板具有相对的第一表面与第二表面，该第一表面具有置晶区与多个接触垫区；自该第一表面向第二表面的方向图案化该金属板，从而使该金属板的置晶区与多个接触垫区以外的部分形成凹槽；于该经图案化的金属板表面上形成介电层，从而令该置晶区与多个接触垫区外露出该介电层；于该第一表面与该介电层上形成金属层及于该第二表面上形成多个金属垫，该金属层包含置晶垫与多个迹线，该置晶垫对应该置晶区，各该迹线包括线本体、延伸至该置晶垫周围的焊接垫及相对的迹线终端，且各该迹线终端对应连接各该接触垫区，且各该金属垫对应该置晶区与各该接触垫区；于该置晶垫上接置半导体芯片，并以焊线电性连接至各该焊接垫；形成覆盖该半导体芯片、焊线、金属层与介电层的封装胶体；移除未被该金属垫所覆盖的金属板，以形成多个对应该置晶区与各该接触垫区的金属柱，且该金属柱凸出于该介电层；以及进行切单，得到半导体封装结构。
于前述半导体封装结构的制法中，于该凹槽中形成该介电层的步骤可包括：于该经图案化的金属板表面涂布并研磨该介电层，使该介电层与该置晶区与多个接触垫区表面齐平。
依前述半导体封装结构的制法，于该第一表面与该介电层上形成该金属层的步骤可包括：于该第一表面与该介电层上形成第一阻层，且该第一阻层形成多个第一开口区；于各该第一开口区中形成该金属层；以及移除该第一阻层。
于上述半导体封装结构的制法中，于该第二表面上形成该金属垫的步骤可包括：于该第二表面上形成第二阻层，且该第二阻层形成多个第二开口区，令各该第二开口区对应该置晶区与各该接触垫区；于各该第二开口区中形成该金属垫；以及移除该第二阻层。
又依前述的半导体封装结构的制法，该金属板的材质可为铜，该介电层可为包括环氧树脂的聚合物材料。该金属层与金属垫可利用电镀方式来形成，形成金属层的材质可包括选自金、钯及镍所组成的组中的一种或多种，且该金属垫的材质可包括选自金、钯及镍所组成的组中的一种或多种。
此外，在前述制法的实施例中，该多个接触垫区可以阵列形式围绕该置晶区，其次，各该焊接垫可环状排列于该置晶垫周围，从而利于焊线以较短长度连接芯片与焊接垫。
本发明还提供一种半导体封装结构，包括：介电层，具有相对的第三表面与第四表面，且该第三表面具有置晶区与多个接触垫区；多个迹线，设于该第三表面上，各该迹线包括线本体、延伸至该置晶区中的焊接垫及相对的迹线终端；多个金属柱，贯穿该介电层的第三表面与第四表面，且各该金属柱露出该第三表面的一端连接各该迹线的迹线终端，又该金属柱凸出于该第四表面；半导体芯片，接置于该焊接垫上以电性连接各该迹线；以及封装胶体，覆盖该半导体芯片、各该迹线与该介电层的第三表面。
为得到该覆晶式半导体封装结构，本发明还揭露一种半导体封装结构的制法，包括：准备金属板，该金属板具有相对的第一表面与第二表面，该第一表面具有置晶区与多个接触垫区；自该第一表面向第二表面的方向图案化该金属板，从而使该金属板的多个接触垫区以外的部分形成凹槽；于该经图案化的金属板表面上形成介电层，从而令该多个接触垫区外露出该介电层；于该第一表面与该介电层上形成多个迹线及于该第二表面上形成多个金属垫，各该迹线包括线本体、延伸至该置晶区中的焊接垫及相对的迹线终端，且各该迹线终端对应连接各该接触垫区，且各该金属垫对应各该接触垫区；于该焊接垫上接置半导体芯片以电性连接各该迹线；形成覆盖该半导体芯片、多个迹线与介电层的封装胶体；移除未被该金属垫所覆盖的金属板，以形成多个对应各该接触垫区的金属柱，且该金属柱凸出于该介电层；以及进行切单，得到半导体封装结构。
由上可知，本发明的半导体封装结构可于介电层的置晶侧布设焊接垫与迹线，使得焊线不致过长且不致交错紧密，因而增加电性连接质量；另外，本发明的半导体封装结构的金属柱凸出于介电层底部表面，所以将该金属柱焊接至电路板时，可使焊料稳定接合，且焊料不易溢流与桥接；此外，本发明的半导体封装结构可形成高密度且阵列排列的输入/输出(I/O)端，因此适用范围较大。
附图说明
图1A为一种现有半导体封装结构的剖视图；
图1B为图1A的半导体封装结构连接至电路板的侧视图；
图2A与图2B分别为另一种现有半导体封装结构的剖视与俯视图；
图3A至图3G为本发明的半导体封装结构及其制法的剖视图，其中，图3E’为俯视图，图3E是沿图3E’的线3E-3E的剖视图；以及
图4A至图4G为本发明另一半导体封装结构及其制法的剖视图，其中，图4E’为俯视图，图4E是沿图4E’的线4E-4E的剖视图。
【主要组件符号说明】
1、2、3、4半导体封装结构
10、20导线架
101、201接触垫
11、21、35、45半导体芯片
12、22、36焊线
13、23、37、47封装胶体
14焊料
15电路板
151焊垫
30、40金属板
30a、40a第一表面
30b、40b第二表面
300、400凹槽
301、401置晶区
302、402接触垫区
303、403金属柱
31、41介电层
31a、41a第三表面
31b、41b第四表面
32a、42a第一阻层
32b、42b第二阻层
320a、420a第一开口区
320b、420b第二开口区
33金属层
332、432迹线
3321、4321线本体
3322、4322焊接垫
3323、4323迹线终端
333置晶垫
34、44金属垫
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
请参阅图3A至图3G，为本发明的半导体封装结构及其制法的剖视图，其中，图3E’是俯视图，图3E是沿图3E’的线3E-3E的剖视图。
如图3A所示，准备金属板30，该金属板30具有相对的第一表面30a与第二表面30b，该第一表面30a具有置晶区301与多个接触垫区302；其中，该金属板30的材质可为铜。
如图3B所示，自该第一表面30a向第二表面30b的方向图案化该金属板30，从而使该金属板30的置晶区301与多个接触垫区302以外的部分形成凹槽300，该凹槽300围绕该置晶区301与各该接触垫区302；其中，该金属板30的图案化或凹槽300的形成可搭配阻层(未图示)并通过蚀刻方式来形成，但是其是本领域的公知常识，故在此不加以赘述。
如图3C所示，于该经图案化的金属板30表面上形成介电层31，从而令该置晶区301与多个接触垫区302外露出该介电层31。具体而言，于凹槽300上及第一表面30a上涂布介电层31，并移除高于该第一表面30a的介电层31，以外露出该置晶区301与各该接触垫区302；其中，该介电层31可包括环氧树脂的聚合物材料，且可通过研磨(grinding)方式以移除该介电层31，使该介电层31与该置晶区301与多个接触垫区302表面齐平。
如图3D所示，于该第一表面30a与该介电层31上形成第一阻层32a，且该第一阻层32a形成多个第一开口区320a；而该第二表面30b上则形成有第二阻层32b，且该第二阻层32b形成多个第二开口区320b，令各该第二开口区320b对应该置晶区301与各该接触垫区302。
如图3E与3E’图所示，于各该第一开口区320a中形成金属层33及于该第二表面30b上的各该第二开口区320b中形成多个金属垫34，该金属层33包含置晶垫333与多个迹线(trace)332，该置晶垫333对应该置晶区301，各该迹线332包括线本体3321、延伸至该置晶垫333周围的焊接垫3322及相对的迹线终端3323，且各该迹线终端3323对应连接各该接触垫区302，而各该金属垫34对应该置晶区301与各该接触垫区302；然后，移除该第一阻层32a与第二阻层32b；其中，该金属层33与金属垫34可利用电镀方式来形成，且该金属层33与金属垫34的材质可包括选自金、钯及镍所组成的组中的一种或多种，例如，金/钯/镍/钯。
在本发明的制法中，并未限制金属层与金属垫的制作顺序，因为阻层的形成或有先后，但可于电镀时同时形成金属层与金属垫，因此，本发明无意限制金属层与金属垫的制作顺序。
再参阅图3E’，本发明的制法可令该多个接触垫区302以阵列形式围绕该置晶区301，且各该焊接垫3322环状排列于该置晶垫333周围。
如图3F所示，于该置晶垫333上接置半导体芯片35，该半导体芯片35通过焊线36电性连接至各该焊接垫3322，并形成覆盖该半导体芯片35、焊线36、金属层33与介电层31的封装胶体37。
如图3G所示，移除未被该金属垫34所覆盖的金属板30部分，以形成多个对应该置晶区301与各该接触垫区302的金属柱303，且该金属柱303凸出于该介电层31；最后，进行切单(singulation)，得到半导体封装结构3。
本发明还揭露一种半导体封装结构3，包括：介电层31，具有相对的第三表面31a与第四表面31b；金属层33，设于该第三表面31a，该金属层33包含置晶垫333与多个迹线332，各该迹线332包括线本体3321、延伸至该置晶垫333周围的焊接垫3322及相对的迹线终端3323；多个金属柱303，贯穿该介电层31的第三表面31a与第四表面31b，且各该金属柱303露出第三表面31a的一端连接该置晶垫333与各该迹线332的迹线终端3323，该介电层31的第三表面31a与各该金属柱303构成一齐平表面，又该金属柱303凸出于该第四表面31b；半导体芯片35，接置于该置晶垫333上；焊线36，电性连接该半导体芯片35与各该焊接垫3322；以及封装胶体37，覆盖该半导体芯片35、焊线36、金属层33与该介电层31的第三表面31a。
上述的半导体封装结构3中，还包括金属垫34，设于该金属柱303凸出该第四表面31b的一端上。
依前述的半导体封装结构3，该金属柱303的材质可为铜；该介电层31可为包括环氧树脂的聚合物材料；该金属层33与金属垫34可各自包括选自金、钯及镍所组成的组中的一种或多种。优选地，该金属层33与金属垫34具有相同材质。
此外，再参阅图3E’图可知，该多个金属柱303可以阵列形式设于该置晶垫333周围，且在此优选实施例中，各该焊接垫3322环状排列于该置晶垫333周围。
请参阅图4A至图4G所示的另一实施例，为本发明的另一半导体封装结构及其制法的剖视图，其中，图4E’是俯视图，图4E是沿图4E’的线4E-4E的剖视图。
如图4A所示，准备金属板40，该金属板40具有相对的第一表面40a与第二表面40b，该第一表面40a具有置晶区401与多个接触垫区402；其中，该金属板40的材质可为铜。
如图4B所示，自该第一表面40a向第二表面40b的方向图案化该金属板40，从而使该金属板40的多个接触垫区402以外的部分形成凹槽400，其中，该金属板40的图案化或凹槽400的形成可搭配阻层(未图示)并通过蚀刻方式来形成，但是其为本领域的公知常识，故在此不加以赘述。
如图4C所示，于该经图案化的金属板40表面上形成介电层41，从而令该多个接触垫区402外露出该介电层41。具体而言，于凹槽400上及第一表面40a上涂布介电层41，并移除高于该第一表面40a的介电层41，以外露出各该接触垫区402；其中，该介电层41可包括环氧树脂的聚合物材料，且可通过研磨(grinding)方式以移除该介电层41，使该介电层41与该多个接触垫区402表面齐平。
如图4D所示，于该第一表面40a与该介电层41上形成第一阻层42a，且该第一阻层42a形成多个第一开口区420a；而该第二表面40b上则形成有第二阻层42b，且该第二阻层42b形成多个第二开口区420b，令各该第二开口区420b对应各该接触垫区402。
如图4E与图4E’所示，于各该第一开口区420a中形成多个迹线432及于该第二表面40b上的各该第二开口区420b中形成多个金属垫44，各该迹线432包括线本体4321、延伸至该置晶区401中的焊接垫4322及相对的迹线终端4323，且各该迹线终端4323对应连接各该接触垫区402，而各该金属垫44对应各该接触垫区402；然后，移除该第一阻层42a与第二阻层42b；其中，该多个迹线432与金属垫44可利用电镀方式来形成，且该多个迹线432与金属垫44的材质可包括选自金、钯及镍所组成的组中的一种或多种，例如，金/钯/镍/钯。
在本发明的制法中，并未限制多个迹线与金属垫的制作顺序，因为阻层的形成或有先后，但可于电镀时同时形成多个迹线与金属垫，是以，本发明无意限制多个迹线与金属垫的制作顺序。
再参阅图4E’，本发明的制法可令该多个接触垫区402以阵列形式围绕该置晶区401，且各该焊接垫4322亦以阵列形式排列于该置晶区401中。
如图4F所示，于该焊接垫4322上以覆晶方式接置半导体芯片45以电性连接各该迹线432，并形成覆盖该半导体芯片45、多个迹线432与介电层41的封装胶体47。
如图4G所示，移除未被该金属垫44所覆盖的金属板40部分，以形成多个对应各该接触垫区402的金属柱403，且该金属柱403凸出于该介电层41；最后，进行切单(singulation)，得到半导体封装结构4。
本发明还揭露一种半导体封装结构4，包括：介电层41，具有相对的第三表面41a与第四表面41b，且该第三表面41a具有置晶区401与多个接触垫区402；多个迹线432，设于该第三表面41a上，各该迹线432包括线本体4321、延伸至该置晶区401中的焊接垫4322及相对的迹线终端4323；多个金属柱403，贯穿该介电层41的第三表面41a与第四表面41b，且各该金属柱403露出第三表面41a的一端连接各该迹线432的迹线终端4323，该介电层41的第三表面41a与各该金属柱403构成一齐平表面，又该金属柱403凸出于该第四表面41b；半导体芯片45，接置于该焊接垫4322上以电性连接各该迹线432；以及封装胶体47，覆盖该半导体芯片45、各该迹线432与该介电层41的第三表面41a。
上述的半导体封装结构4中，还可包括金属垫44，设于该金属柱403凸出该第四表面41b的一端上。
依前述的半导体封装结构4，该金属柱403的材质可为铜；该介电层41可为包括环氧树脂的聚合物材料；该多个迹线432与金属垫44的材质可各自包括选自金、钯及镍所组成的组中的一种或多种。优选地，该多个迹线432与金属垫44具有相同材质。
此外，再参阅图4E’可知，该多个金属柱403可以阵列形式设于该置晶区401周围，且在此优选实施例中，各该焊接垫4322环状排列于该置晶区401中。
综上所述，本发明的半导体封装结构可于介电层的置晶侧布设焊接垫与迹线，使得焊线不致过长且不致交错紧密，因而增加电性连接质量；另外，本发明的半导体封装结构的金属柱凸出于底部表面，所以将该金属柱焊接至电路板时，可使焊料稳定接合，且焊料不易溢流与桥接；此外，本发明的半导体封装结构可形成高密度且阵列排列的输入/输出端，因此适用范围较大。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如本发明的权利要求书所列。

Claims (34)

1.一种半导体封装结构，包括：
介电层，具有相对的第三表面与第四表面；
金属层，设于该第三表面上，该金属层包含置晶垫与多个迹线，各该迹线包括线本体、延伸至该置晶垫周围的焊接垫及相对的迹线终端；
多个金属柱，贯穿该介电层的第三表面与第四表面，且各该金属柱露出该第三表面的一端连接该置晶垫与各该迹线的迹线终端，又该金属柱凸出于该第四表面；
半导体芯片，接置于该置晶垫上；
焊线，电性连接该半导体芯片与各该焊接垫；以及
封装胶体，覆盖该半导体芯片、焊线、金属层与该介电层的第三表面。
2.根据权利要求1所述的半导体封装结构，还包括金属垫，设于该金属柱凸出该第四表面的一端上。
3.根据权利要求2所述的半导体封装结构，其中，该金属垫包括选自金、钯及镍所组成的组中的一种或多种。
4.根据权利要求1所述的半导体封装结构，其中，该金属柱的材质为铜。
5.根据权利要求1所述的半导体封装结构，其中，该金属层的材质包括选自金、钯及镍所组成的组中的一种或多种。
6.根据权利要求1所述的半导体封装结构，其中，该多个金属柱以阵列形式设于该置晶垫周围。
7.根据权利要求1所述的半导体封装结构，其中，各该焊接垫环状排列于该置晶垫周围。
8.根据权利要求1所述的半导体封装结构，其中，该介电层的第三表面与各该金属柱构成一齐平表面。
9.一种半导体封装结构的制法，包括：
准备金属板，该金属板具有相对的第一表面与第二表面，该第一表面具有置晶区与多个接触垫区；
自该第一表面向第二表面的方向图案化该金属板，从而使该金属板的置晶区与多个接触垫区以外的部分形成凹槽；
于该经图案化的金属板表面上形成介电层，从而令该置晶区与多个接触垫区外露出该介电层；
于该第一表面与该介电层上形成金属层及于该第二表面上形成多个金属垫，该金属层包含置晶垫与多个迹线，该置晶垫对应该置晶区，各该迹线包括线本体、延伸至该置晶垫周围的焊接垫及相对的迹线终端，且各该迹线终端对应连接各该接触垫区，且各该金属垫对应该置晶区与各该接触垫区；
于该置晶垫上接置半导体芯片，并以焊线电性连接各该焊接垫；
形成覆盖该半导体芯片、焊线、金属层与介电层的封装胶体；
移除未被该金属垫所覆盖的金属板，以形成多个对应该置晶区与各该接触垫区的金属柱，且该金属柱凸出于该介电层；以及
进行切单，得到半导体封装结构。
10.根据权利要求9所述的半导体封装结构的制法，其中，形成该介电层的步骤包括于该经图案化的金属板表面涂布并研磨该介电层，使该介电层与该置晶区与多个接触垫区表面齐平。
11.根据权利要求9所述的半导体封装结构的制法，于该第一表面与该介电层上形成该金属层的步骤包括：
于该第一表面与该介电层上形成第一阻层，且该第一阻层形成多个第一开口区；
于各该第一开口区中形成该金属层；以及
移除该第一阻层。
12.根据权利要求9所述的半导体封装结构的制法，于该第二表面上形成该金属垫的步骤包括：
于该第二表面上形成第二阻层，且该第二阻层形成多个第二开口区，令各该第二开口区对应该置晶区与各该接触垫区；
于各该第二开口区中形成该金属垫；以及
移除该第二阻层。
13.根据权利要求9所述的半导体封装结构的制法，其中，该金属板的材质为铜。
14.根据权利要求9所述的半导体封装结构的制法，其中，该多个接触垫区以阵列形式围绕该置晶区。
15.根据权利要求9所述的半导体封装结构的制法，其中，该金属层的材质包括选自金、钯及镍所组成的组中的一种或多种。
16.根据权利要求9所述的半导体封装结构的制法，其中，各该焊接垫环状排列于该置晶垫周围。
17.根据权利要求9所述的半导体封装结构的制法，其中，该金属垫的材质包括选自金、钯及镍所组成的组中的一种或多种。
18.一种半导体封装结构，包括：
介电层，具有相对的第三表面与第四表面，且该第三表面具有置晶区与多个接触垫区；
多个迹线，设于该第三表面上，各该迹线包括线本体、延伸至该置晶区中的焊接垫及相对的迹线终端；
多个金属柱，贯穿该介电层的第三表面与第四表面，且各该金属柱露出该第三表面的一端连接各该迹线的迹线终端，又该金属柱凸出于该第四表面；
半导体芯片，接置于该焊接垫上以电性连接各该迹线；以及
封装胶体，覆盖该半导体芯片、各该迹线与该介电层的第三表面。
19.根据权利要求18所述的半导体封装结构，还包括金属垫，设于该金属柱凸出该第四表面的一端上。
20.根据权利要求19所述的半导体封装结构，其中，该金属垫包括选自金、钯及镍所组成的组中的一种或多种。
21.根据权利要求18所述的半导体封装结构，其中，该金属柱的材质为铜。
22.根据权利要求18所述的半导体封装结构，其中，该多个迹线的材质包括选自金、钯及镍所组成的组中的一种或多种。
23.根据权利要求18所述的半导体封装结构，其中，该多金属柱以阵列形式设于该置晶区周围。
24.根据权利要求18所述的半导体封装结构，其中，各该焊接垫以阵列形式排列于该置晶区中。
25.根据权利要求18所述的半导体封装结构，其中，该介电层的第三表面与各该金属柱构成一齐平表面。
26.一种半导体封装结构的制法，包括：
准备金属板，该金属板具有相对的第一表面与第二表面，该第一表面具有置晶区与多个接触垫区；
自该第一表面向第二表面的方向图案化该金属板，从而使该金属板的多个接触垫区以外的部分形成凹槽；
于该经图案化的金属板表面上形成介电层，从而令该多个接触垫区外露出该介电层；
于该第一表面与该介电层上形成多个迹线及于该第二表面上形成多个金属垫，各该迹线包括线本体、延伸至该置晶区中的焊接垫及相对的迹线终端，且各该迹线终端对应连接各该接触垫区，且各该金属垫对应各该接触垫区；
于该焊接垫上接置半导体芯片以电性连接各该迹线；
形成覆盖该半导体芯片、多个迹线与介电层的封装胶体；
移除未被该金属垫所覆盖的金属板，以形成多个对应各该接触垫区的金属柱，且该金属柱凸出于该介电层；以及
进行切单，得到半导体封装结构。
27.根据权利要求26所述的半导体封装结构的制法，其中，形成该介电层的步骤包括于该经图案化的金属板表面涂布并研磨该介电层，使该介电层与该多个接触垫区表面齐平。
28.根据权利要求26所述的半导体封装结构的制法，于该第一表面与该介电层上形成该多个迹线的步骤包括：
于该第一表面与该介电层上形成第一阻层，且该第一阻层形成多个第一开口区；
于各该第一开口区中形成该多个迹线；以及
移除该第一阻层。
29.根据权利要求26所述的半导体封装结构的制法，于该第二表面上形成该金属垫的步骤包括：
于该第二表面上形成第二阻层，且该第二阻层形成多第二开口区，令各该第二开口区对应各该接触垫区；
于各该第二开口区中形成该金属垫；以及
移除该第二阻层。
30.根据权利要求26所述的半导体封装结构的制法，其中，该金属板的材质为铜。
31.根据权利要求26所述的半导体封装结构的制法，其中，该多个接触垫区以阵列形式围绕该置晶区。
32.根据权利要求26所述的半导体封装结构的制法，其中，该多个迹线的材质包括选自金、钯及镍所组成的组中的一种或多种。
33.根据权利要求26所述的半导体封装结构的制法，其中，各该焊接垫以阵列形式排列于该置晶区中。
34.根据权利要求26所述的半导体封装结构的制法，其中，该金属垫的材质包括选自金、钯及镍所组成的组中的一种或多种。
CN2010100042970A 2010-01-20 2010-01-20 半导体封装结构及其制法 Active CN102130088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100042970A CN102130088B (zh) 2010-01-20 2010-01-20 半导体封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100042970A CN102130088B (zh) 2010-01-20 2010-01-20 半导体封装结构及其制法

Publications (2)

Publication Number Publication Date
CN102130088A true CN102130088A (zh) 2011-07-20
CN102130088B CN102130088B (zh) 2013-01-16

Family

ID=44268101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100042970A Active CN102130088B (zh) 2010-01-20 2010-01-20 半导体封装结构及其制法

Country Status (1)

Country Link
CN (1) CN102130088B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247578A (zh) * 2012-02-01 2013-08-14 矽品精密工业股份有限公司 半导体承载件暨封装件及其制法
CN104716122A (zh) * 2013-12-13 2015-06-17 英飞凌科技股份有限公司 具有集成的微波组件的半导体封装件
CN104733334A (zh) * 2013-12-20 2015-06-24 星科金朋有限公司 具有无过孔衬底的集成电路封装系统及其制造方法
CN106206336A (zh) * 2014-08-13 2016-12-07 胡志良 电路元件的封装方法及其制品
KR101824177B1 (ko) * 2011-08-31 2018-01-31 해성디에스 주식회사 리드프레임을 이용한 반도체 패키지 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7233064B2 (en) * 2004-03-10 2007-06-19 Micron Technology, Inc. Semiconductor BGA package having a segmented voltage plane and method of making

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824177B1 (ko) * 2011-08-31 2018-01-31 해성디에스 주식회사 리드프레임을 이용한 반도체 패키지 및 그 제조 방법
CN103247578A (zh) * 2012-02-01 2013-08-14 矽品精密工业股份有限公司 半导体承载件暨封装件及其制法
CN103247578B (zh) * 2012-02-01 2015-12-16 矽品精密工业股份有限公司 半导体承载件暨封装件及其制法
CN104716122A (zh) * 2013-12-13 2015-06-17 英飞凌科技股份有限公司 具有集成的微波组件的半导体封装件
US9653426B2 (en) 2013-12-13 2017-05-16 Infineon Technologies Ag Method of manufacturing a semiconductor package having an integrated microwave component
CN104716122B (zh) * 2013-12-13 2017-11-17 英飞凌科技股份有限公司 具有集成的微波组件的半导体封装件
US9922946B2 (en) 2013-12-13 2018-03-20 Infineon Technologies Ag Method of manufacturing a semiconductor package having a semiconductor chip and a microwave component
CN104733334A (zh) * 2013-12-20 2015-06-24 星科金朋有限公司 具有无过孔衬底的集成电路封装系统及其制造方法
CN106206336A (zh) * 2014-08-13 2016-12-07 胡志良 电路元件的封装方法及其制品

Also Published As

Publication number Publication date
CN102130088B (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN101517738B (zh) 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
CN101826501B (zh) 高密度接点的无引脚集成电路元件及其制造方法
TWI469289B (zh) 半導體封裝結構及其製法
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
KR101329355B1 (ko) 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
CN100576531C (zh) 半导体封装及其制造方法
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN102130088B (zh) 半导体封装结构及其制法
CN103715165A (zh) 半导体封装件及其制法
TW201417237A (zh) 立體堆疊式封裝結構及其製作方法
TW201304092A (zh) 半導體承載件暨封裝件及其製法
CN105514053A (zh) 半导体封装件及其制法
CN105990268A (zh) 电子封装结构及其制法
CN103021969B (zh) 基板、半导体封装件及其制法
CN104094401A (zh) 用于半导体装置的尾线连接器
CN102136459B (zh) 封装结构及其制法
CN101866889B (zh) 无基板芯片封装及其制造方法
JP2008227410A (ja) 半導体装置およびその製造方法
CN102842546A (zh) 半导体封装件及其制法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
TWI582905B (zh) 晶片封裝結構及其製作方法
TWI734109B (zh) 封裝結構及其製作方法
CN101378023B (zh) 半导体封装件及其制法
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant