TWI734109B - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TWI734109B
TWI734109B TW108115850A TW108115850A TWI734109B TW I734109 B TWI734109 B TW I734109B TW 108115850 A TW108115850 A TW 108115850A TW 108115850 A TW108115850 A TW 108115850A TW I734109 B TWI734109 B TW I734109B
Authority
TW
Taiwan
Prior art keywords
substrate
area
grooves
package
package structure
Prior art date
Application number
TW108115850A
Other languages
English (en)
Other versions
TW202042315A (zh
Inventor
柯志明
洪子強
張竣傑
金惠彬
潘俊維
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108115850A priority Critical patent/TWI734109B/zh
Publication of TW202042315A publication Critical patent/TW202042315A/zh
Application granted granted Critical
Publication of TWI734109B publication Critical patent/TWI734109B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明揭露一種封裝結構，該封裝結構包括具有第一區域和第二區域的基底、封裝元件以及焊料層，其中第二區域位於第一區域外側。封裝元件設置在基底上且具有對應第一區域設置的晶片。焊料層位於基底和封裝結構之間。基底的第一區域表面上具有複數個凹槽。

Description

封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，特別是關於一種在封裝結構的基底表面具有凹槽的封裝結構及其製作方法。
近年來，半導體封裝為了降低封裝體體積和提高元件密度而發展出了許多種封裝結構，其中，四方平面無引腳封裝(quad flat no leads，QFN)因其體積小、具有不佔據空間的引腳等優點而被普遍使用。然而，在傳統的堆疊封裝(package in package，PiP)製程中，將QFN封裝結構設置在基板上時可能會因為焊料在回焊時溢流而導致短路，使得產品的良率降低。因此，如何減少因焊料溢流而導致短路的情形仍是非常重要的議題之一。
本發明的目的之一在於提供一種封裝結構及其製作方法，該封裝結構的基底表面的一部份具有複數個凹槽，能提供防止焊料溢流而導致短路之功能。
根據一些實施例，本發明提供了一種封裝結構。該封裝結構包括一基底、一封裝元件以及一焊料層。基底具有一第一區域和一第二區域，且第二 區域位於第一區域的外側。封裝元件設置在基底上且包括一晶片，其中晶片對應基底的第一區域設置。焊料層位於封裝元件與基底之間。基底的第一區域表面設置有複數個凹槽。
根據一些實施例，本發明提供了一種封裝結構的製作方法。該製作方法包括先提供一基底，其中基底表面包括一第一區域與一第二區域，且第二區域位於第一區域的外側，然後在基底的第一區域表面形成複數個凹槽，接著在基底上設置一焊料層，其中，焊料層設置在基底的第一區域與一第二區域。之後，將一封裝元件設置在基底上，使封裝元件的一晶片座透過焊料層連接到基底的第一區域，以及使封裝元件的一周圍導電元件透過焊料層連接到基底的第二區域，然後進行一回焊(reflow)製程。
100、200:封裝結構
102、202:基底
104、204:封裝元件
106、208:焊料層
106a、106b:部分焊料層
108:第一封膠材料
110:晶片座
112:晶片
114:導線
116:周圍導電元件
118:第二封膠材料
120、220、120a、120b:凹槽
122、222:中心墊
122a:表面
124、224:周圍墊
202a:導電層
202b:絕緣層
202c:保護層
206:封膠材料
302、304、306、308、310:步驟
D1、D2:方向
E:區域
GP:網格圖案
R1:第一區域
R2:第二區域
SP:間隔區
第1圖為本發明第一實施例的封裝結構的剖視示意圖。
第2圖為本發明第一實施例的封裝結構的基底的俯視示意圖。
第3圖為本發明第一實施例的封裝結構的製作方法的流程示意圖。
第4圖到第6圖為本發明第一實施例的封裝結構的製作方法的示意圖。
第7圖為本發明第二實施例的封裝結構的剖視示意圖。
本領域技術人員能可經由參考以下的詳細描述並同時結合所附圖式 而理解本發明，須注意的是，為了使讀者能容易瞭解及並使圖式簡潔，本發明的圖式只繪出封裝結構的一部分，且所附圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本發明的範圍。
應了解到，當元件或膜層被稱為在另一個元件或膜層“上”或“連接到”另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有插入的元件或膜層。相反地，當元件被稱為“直接”在另一個元件或膜層“上”或“直接連接到”另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。
須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，將數個不同實施例中的技術特徵進行替換、重組、混合以完成其他實施例。
第1圖為本發明第一實施例的封裝結構的剖視示意圖。如第1圖所示，封裝結構100可包括基底102、焊料層106、封裝元件104和第一封膠材料108。封裝元件104可為四方平面無引腳(quad flat no leads，QFN)封裝或球柵陣列(ball grid array，BGA)封裝，但不以此為限。封裝元件104可包括晶片座110、晶片112、導線114、周圍導電元件116和第二封膠材料118，其中，晶片112可包括半導體元件，並可例如藉由環氧樹脂(epoxy resin)或是其他適合的材料設置在晶片座110上，但不以此為限。此外，晶片112可透過導線114與周圍導電元件116電連接。導線114可例如包括金、銀、銅或任何適合的材料，晶片座110和周圍導電元件116可例如包括銅，焊料層106可例如包括錫或含錫合金，但本發明不以上述材料為 限，任何適合的導電材料都可應用於焊料層106，例如低熔點合金材料。在本實施例中，基底102為導線架，且具有第一區域R1和第二區域R2，其中第二區域R2位在第一區域R1的外側，且第一區域R1與第二區域R2之間具有間隔區SP而彼此不互相接觸。導線架可例如包括銅，但不以此為限，導線架可包括其他適合的導電材料。當封裝元件104設置在基底102上時，封裝元件104中的晶片112會對應到基底102的第一區域R1，而封裝元件104中的周圍導電元件116可對應到第二區域R2。焊料層106設置在基底102的第一區域R1和第二區域R2上，用以連接封裝元件104和基底102。其中，設置在第一區域R1上的部分焊料層106a與設置在第二區域R2上的部分焊料層106b彼此不互相接觸。第一封膠材料108覆蓋基底102和封裝元件104，可例如包括但不限定於由環氧樹脂、陶瓷粉和炭黑所組成的複合材料。第一封膠材料108可與第二封膠材料118相同或不同。根據本實施例，基底102的第一區域R1的表面上具有複數個凹槽120，凹槽120中的一部分可彼此互相平行，且與另一部分的凹槽120共同組成網格狀圖案。上述的凹槽120的形狀及排列僅為示例，本發明並不限於此。在一些實施例中，凹槽120可具有不同於網格狀的圖案。
第2圖為本發明第一實施例的封裝結構的基底的俯視示意圖。如第2圖所示，基底102可包括中心墊122和周圍墊124，且中心墊122可對應基底102的第一區域R1，周圍墊124可對應基底102的第二區域R2，且區域E(同時包含中心墊122與周圍墊124)可對應封裝元件104所設置的位置。需注意的是，第2圖中的周圍墊124的數量僅為示例，本發明並不以此為限。在一些實施例中，周圍墊124的數量可比第2圖所繪示的數量更多或更少。根據本實施例，在中心墊122(即基底102的第一區域R1)的表面上設置有複數個凹槽120。凹槽120可大致分佈於中心墊122的整個區域表面，但不以此為限。在其他實施例中，凹槽120可 根據不同的設計設置在中心墊122的部分表面，例如對應第一區域R1與焊料層接觸的部分表面，或是位於第一區域R1的中心附近的部分表面。再者，本實施例中的凹槽120為條狀凹槽，可具有直線形圖案而沿著一方向延伸，例如其中一些凹槽120a彼此互相平行排列且沿著方向D1延伸，另一些凹槽120b可沿著方向D2延伸且彼此平行排列，而凹槽120a與凹槽120b可交錯排列以形成一網格圖案GP。
第3圖為本發明第一實施例的封裝結構的製作方法的流程圖，第4圖到第6圖為本發明第一實施例的封裝結構的製作方法的流程示意圖。如第3圖所示，本發明第一實施例的封裝結構的製作方法包括以下步驟。
步驟302：提供一基底102。根據本實施例，基底為導線架。
步驟304：在基底102的第一區域R1的表面形成複數個凹槽120。形成凹槽120後的基底102則如圖4所示。凹槽120可例如藉由雷射切割所形成，但本發明不限於此。
步驟306：在基底102上設置焊料層106。焊料層106可藉由網版印刷設置在基底102上，但不以此為限。此外，焊料層106可對應基底102的第一區域R1和第二區域R2設置，且設置在第一區域R1和第二區域R2的兩部分焊料層106a、106b彼此不互相接觸。
步驟308：將封裝元件104設置在基底102上。如圖5所示，此步驟包括將封裝元件104的晶片座110透過焊料層106連接到基底102的第一區域R1，以及將封裝元件104的周圍導電元件116透過焊料層106連接到基底102的第二區域R2。
步驟310：執行回焊步驟。如圖6所示，在經過回焊製程後，焊料層106可將基底102與封裝元件104黏合。
在進行回焊製程後，還可執行封膠製程，以第一封膠材料108覆蓋基底102和封裝元件104，藉此形成本發明的封裝結構100，如第1圖所示。此外，雖然在第3圖到第6圖中並未示出，然而在本發明的第一實施例的封裝結構的製作方法中，步驟304和步驟306之間可選擇性地包括錫膏檢驗(solder paste inspection，SPI)的步驟，步驟310與封膠製程的步驟之間可選擇性地包括水洗、自動光學檢驗(automated optical inspection，AOI)和目視檢測的步驟。
由於本發明封裝結構的基底102的第一區域R1表面上具有複數個凹槽120，因此在回焊製程時，第一區域R1上的部分焊料層106a可以流入凹槽120中，減少因為焊料溢流而進入間隔區SP並與部分焊料層106b相接而造成短路。
下文會描述本發明其他的實施例的內容，為了方便說明，相同的元件會以相同的符號標註。此外，為了簡化說明，下文僅詳述其他實施例與第一實施例之間的不同之處，至於相同的技術特徵則不再贅述。
第7圖為本發明第二實施例的封裝結構的剖視示意圖。第7圖所示的本實施例的封裝結構200與第1圖所示的第一實施例的封裝結構的差異在於本實施例的封裝結構200的基底202為一電路基板，例如為一印刷電路板，其可以為軟性電路或一銅箔基板，但不以此為限。本實施例的電路基板可例如包括導電層202a、絕緣層202b和保護層202c，其中，導電層202a可例如包括銅，絕緣層202b可例如包括聚丙烯或聚醯亞胺，保護層202c可包括聚醯亞胺和/及環氧樹脂，但不以上述為限。在某些實施例中，電路基板可不包括保護層202c。與第一實施例相似，本實施例的基底202具有第一區域R1和第二區域R2，其中，第一區域 R1的表面上具有複數個凹槽220，凹槽220的形狀或排列與前述第一實施例相似，在此不再贅述。此外，本實施例的封裝結構200中的封裝元件204、封膠材料206、焊料層208的材料可與第一實施例相同，故在此不再贅述。
本發明的第二實施例的封裝結構的製作方法與第一實施例所述的內容大致相同，差異在於基底202為一電路板，但同樣在提供電路板基底202後，在基底202的第一區域R1形成複數個凹槽202，故在此不再贅述。
綜上所述，本發明提供了一種封裝結構及其製作方法。封裝結構包括了設置在基底的第一區域表面上的凹槽。凹槽可使焊料層在經過回焊製程時，減少因焊料溢流而導致的短路情形，藉此提高封裝結構的良率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:封裝結構
102:基底
104:封裝元件
106:焊料層
106a、106b:部分焊料層
108:第一封膠材料
110:晶片座
112:晶片
114:導線
116:周圍導電元件
118:第二封膠材料
120:凹槽
R1:第一區域
R2:第二區域
SP:間隔區

Claims (9)

  1. 一種封裝結構，其包括：一基底，該基底表面具有一第一區域和一第二區域，其中該第二區域位於該第一區域的外側，且該基底的該第一區域表面包括多個凹槽；一封裝元件，設置在該基底上，該封裝元件包括一晶片，該晶片對應於該基底的該第一區域設置；以及一焊料層，位於該封裝元件與該基底之間；其中，該等凹槽的其中一些凹槽與該等凹槽的另一些凹槽交錯排列以形成一網格圖案。
  2. 如請求項1所述的封裝結構，其中該基底包括一導線架或一電路基板。
  3. 如請求項1所述的封裝結構，其中該等凹槽為條狀凹槽，且該等凹槽的其中該一些凹槽彼此互相平行排列。
  4. 如請求項1所述的封裝結構，其中該封裝元件還包括：一晶片座，該晶片座對應到該基底的該第一區域；一周圍導電元件，該周圍導電元件對應該基底的該第二區域；一導線，連接該晶片與該周圍導電元件；以及一第一封膠材料，覆蓋該晶片、該周圍導電元件與該導線；其中，該晶片設置在該晶片座上。
  5. 如請求項1所述的封裝結構，其中該封裝結構還包括一第二封膠材料，覆蓋該基底與該封裝元件。
  6. 一種封裝結構的製作方法，其包括：提供一基底，該基底表面包括一第一區域與一第二區域，且該第二區域位於該第一區域的外側；在該基底的該第一區域表面形成複數個凹槽；在該基底上設置一焊料層，該焊料層包括位於該第一區域與該第二區域上；將一封裝元件設置到該基底上，其中該封裝元件的一晶片座透過該焊料層連接到該基底的該第一區域，且該封裝元件的一周圍導電元件透過該焊料層連接到該基底的該第二區域；以及進行一回焊製程；其中，在該回焊製程後，位於該第一區域的該焊料層不接觸位於該第二區域的該焊料層。
  7. 如請求項6所述的封裝結構的製作方法，其包括在進行該回焊製程後，另進行一封膠製程，使一封膠材料覆蓋該基底與該封裝元件。
  8. 如請求項6所述的封裝結構的製作方法，其中在該基底的該第一區域表面形成複數個凹槽之步驟可藉由一雷射製程所完成。
  9. 如請求項6所述的封裝結構的製作方法，其中該等凹槽為條狀凹槽，且該等凹槽的其中一些凹槽彼此互相平行排列。
TW108115850A 2019-05-08 2019-05-08 封裝結構及其製作方法 TWI734109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108115850A TWI734109B (zh) 2019-05-08 2019-05-08 封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108115850A TWI734109B (zh) 2019-05-08 2019-05-08 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW202042315A TW202042315A (zh) 2020-11-16
TWI734109B true TWI734109B (zh) 2021-07-21

Family

ID=74201384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115850A TWI734109B (zh) 2019-05-08 2019-05-08 封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI734109B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761116B (zh) * 2021-03-08 2022-04-11 南茂科技股份有限公司 半導體封裝結構及導線架

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633180A (en) * 2004-11-09 2006-09-16 Texas Instruments Inc Semiconductor device having post-mold nickel/palladium/gold plated leads
TW201909449A (zh) * 2017-07-11 2019-03-01 韓商Ｌｇ伊諾特股份有限公司 發光裝置封裝

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633180A (en) * 2004-11-09 2006-09-16 Texas Instruments Inc Semiconductor device having post-mold nickel/palladium/gold plated leads
TW201909449A (zh) * 2017-07-11 2019-03-01 韓商Ｌｇ伊諾特股份有限公司 發光裝置封裝

Also Published As

Publication number Publication date
TW202042315A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
TWI299551B (en) Quad flat no-lead type chip carrier
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
US9190387B2 (en) Method for fabricating quad flat non-leaded package structure with electromagnetic interference shielding function
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR20020060558A (ko) 반도체장치
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
CN105321908A (zh) 半导体器件及半导体器件的制造方法
CN112133694A (zh) 半导体封装和电子系统
US10134665B2 (en) Semiconductor device
US11869831B2 (en) Semiconductor package with improved board level reliability
CN102130088B (zh) 半导体封装结构及其制法
TWI734109B (zh) 封裝結構及其製作方法
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
US20150048504A1 (en) Package assembly for chip and method of manufacturing same
JP5547703B2 (ja) 半導体装置の製造方法
TWI453872B (zh) 半導體封裝件及其製法
JP2008227410A (ja) 半導体装置およびその製造方法
US12100665B2 (en) Semiconductor package structure and manufacturing method thereof
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP4737995B2 (ja) 半導体装置
JP5149688B2 (ja) 半導体パッケージ
TW201725656A (zh) 晶片封裝結構及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees