JPH07321250A - 熱伝導体を備える玉格子アレー集積回路パッケージ - Google Patents

熱伝導体を備える玉格子アレー集積回路パッケージ

Info

Publication number
JPH07321250A
JPH07321250A JP7141179A JP14117995A JPH07321250A JP H07321250 A JPH07321250 A JP H07321250A JP 7141179 A JP7141179 A JP 7141179A JP 14117995 A JP14117995 A JP 14117995A JP H07321250 A JPH07321250 A JP H07321250A
Authority
JP
Japan
Prior art keywords
integrated circuit
panel
wiring board
package
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7141179A
Other languages
English (en)
Inventor
Robert C Marrs
シー． マース ロバート
Ronald J Molnar
ジェイ． モルナー ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMCO ELECTRONICS Inc
AMUKOO ELECTRON Inc
Amkor Electronics Inc
Original Assignee
AMCO ELECTRONICS Inc
AMUKOO ELECTRON Inc
Amkor Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMCO ELECTRONICS Inc, AMUKOO ELECTRON Inc, Amkor Electronics Inc filed Critical AMCO ELECTRONICS Inc
Publication of JPH07321250A publication Critical patent/JPH07321250A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 熱放散特性の優れた小型で薄型軽量の低コス
ト玉格子アレーパッケージ集積回路を提供する。 【構成】 この玉格子アレーパッケージは、相互接続配
線基板の外側層との間で直線的な共膨張性を示し玉格子
アレーパッケージの外側表面を形成する熱伝導体を備え
る。集積回路チップはパッケージ下側のウェル領域の中
に配置する。ウェル領域は相互接続配線基板内に直接に
形成してもよく、またダムを付着させて形成してもよ
い。ダム領域は所定のレベルまで絶縁封入材料で充填す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は集積回路、ハイブリッ
ド回路、マルチチップ集積回路モジュールなどの電子デ
バイスに関し、とくに、集積回路デバイスパッケージ用
として熱特性を強化した低コスト高性能のパッケージに
関する。より詳細に述べると、この発明は露出外側面を
有する一体化した熱伝導体を含む玉格子アレー（ｂａｌ
ｌ ｇｒｉｄ ａｒｒａｙ）パッケージに関する。
【０００２】
【従来の技術】この出願はロバート シー．マースおよ
びタダシ ヒラカワ名義で発行されこの出願と同一の譲
受人に譲渡されている米国特許第５，３５５，２８３号
「バイアホール相互接続配線を備える玉格子アレー」と
関連している。初期の集積回路パッケージは金属缶の中
またはセラミックの蓋と基板との間に集積回路チップを
搭載していた。セラミックも金属もともに優れた熱特性
を有する。しかし、これらのパッケージ方法は費用と時
間のかかる製造手法を必要とする。
【０００３】半導体製造量の増大に伴い、費用効率のよ
り高いパッケージが開発された。その中で特筆すべきも
のは樹脂モールドパッケージであった。とくに、マレン
IIIほか（Ｍｕｌｌｅｎ III ｅｔ ａｌ）名義でモ
ートローラ社（Ｍｏｔｏｒｏｌａ，Ｉｎｃ．）に譲渡さ
れた１９９３年８月３１日付の米国特許第５，２４１，
１３３号に開示されているものなど樹脂モールドした玉
格子アレーパッケージは製造コストおよび入／出力性能
からみて有望なパッケージ手法であることが証明ずみで
ある。玉格子アレーパッケージが望ましい理由は、従来
技術の微細ピッチ樹脂パッケージを表面実装する際の困
難が解消れるからである。また、玉格子アレーパッケー
ジを用いると、集積回路パッケージの外縁部にパッケー
ジ導線を導く必要がなくなる。さらに、玉格子アレーパ
ッケージはパッケージの小型化を可能にし同一プリント
配線基板へのパッケージ搭載間隔をごく小さくできる。
また、玉格子アレーパッケージを用いると相互接続配線
を短縮でき、したがって電気的性能を高めることができ
る。玉格子アレーパッケージの上述の諸利点は低コスト
と相俟ってこのフォーマットを多数の集積回路用の理想
的なパッケージのフォーマットとしている。しかし、従
来技術の玉格子アレーパッケージは熱放散特性が比較的
劣るという弱点を有する。すなわち、この弱点を除けば
非常に有用なこのパッケージ構成が、消費電力の大き
い、したがって発熱量の大きい最近の集積回路チップに
は使えないということになりかねない。玉格子アレーパ
ッケージの熱放散特性の改善を狙って、別箇に作ったヒ
ートシンクをパッケージに取りつけたものが最近提案さ
れている。しかし、それらの従来技術の玉格子アレーパ
ッケージは製造が困難でありまた製造コストが高い。ま
た、でき上がりのパッケージが分厚く重くなり、小型軽
量の電子装置の製造に不向きになる。
【０００４】図１に集積回路チップ１０２を備える従来
技術の玉格子アレーパッケージ１００の断面図を示す。
この従来技術の玉格子アレーパッケージ１００は相互接
続配線基板１０８にとり付けたヒートシンク１０４を含
む。ヒートシンク１０４は通常厚さ１．０乃至１．６ミ
リメートルの金属板から成る。したがって、この従来技
術の玉格子アレーパッケージ１００の全体の厚み１０９
は通常２．３乃至３．７ミリメートルになる。この玉格
子アレーパッケージ１００は少なくとも熱放散特性につ
いて従来のこの種のパッケージよりも改良されている
が、いくつかの重大な欠点を免れていない。
【０００５】まず、ヒートシンク１０４は相互配線基板
１０８の外側表面１０８Ａを部分的に覆うにすぎない。
したがって、集積回路チップ１０２の発生する熱はパッ
ケージ１００のヒートシンク１０４の位置に集中する。
また、ヒートシンク１０４はチップ１０２の発生する熱
を吸収するに伴って膨張する。ヒートシンク１０４は相
互接続配線基板１０８との間で直線性ある共膨張性を示
さない、すなわちヒートシンク１０４は基板１０８の一
部だけを覆っていてヒートシンク１０４の熱膨張が基板
１０８とパッケージ１００に不均一な応力を生ずる。こ
の不均一な熱分布および応力のために、基板１００とこ
れを搭載した装置側の印刷配線マザーボード（図示して
ない）との間の電気的接続がクラックまたは金属疲労に
より切れることがしばしばある。とくに、内部半田玉１
１８Ａによる電気的接続は熱応力を原因とする故障に弱
い。半田玉１１８および１１８Ａの形成する電気的接続
はパッケージ１００、したがってチップ１０２とこのパ
ッケージ搭載電子装置全体との接続を構成しているので
その肝腎の部分に内在する弱点は深刻である。
【０００６】さらに、ヒートシンク１０４が相互接続配
線基板表面１０８Ａの一部だけを覆う構成になっている
ために、接着剤プリフォーム１２５が構造上の弱点とな
り、ヒートシンク１０４と基板１０８との接続点１０７
がパッケージ内への汚染物質や湿気の侵入を容易にする
短縮経路を形成することが多い。この種の汚染が集積回
路チップ１０２の性能を低下させパッケージの信頼性を
損なう。また、この種の従来技術の玉格子アレーパッケ
ージ１００は、ヒートシンク１０４を付着させる工程に
おいてヒートシンク１０４の心出しのための位置定め取
付け具や工具を要するほか加圧硬化工程を要するので製
造工程が複雑でありコスト高である。したがって、従来
技術の玉格子アレーパッケージ１００は通常は個別のユ
ニットとして製造される。すなわち、ヒートシンク１０
４はパネル状またはストリップ状に製造するのに適さな
いからである。この点もパッケージ１００の製造コスト
を押し上げる要因となる。
【０００７】さらに、この従来技術の玉格子アレーパッ
ケージ１００は、ヒートシンク１０４を熱放散に十分な
表面積をもつように比較的厚く（通常１．０から１．６
ミリメートル）する必要があるので重く、容積効率が低
い。また、相互接続配線基板１０８の厚さは最小値でも
０．６０から１．０ミリメートルに留まる。基板１０８
を薄くすると反りを生じて搭載した玉格子アレー１００
とマザーボード（図示してない）との間の電気的接続に
困難を生ずるからである。そこで従来技術の玉格子アレ
ーパッケージ１００の厚み１０９は通常２．３乃至３．
７ミリメートルとなる。より薄くてより軽いパッケージ
に対する需要、すなわち「ラップトップ」型、「ノート
ブック」型、「ポケット」型パーソナルコンピュータ市
場や、セルラー電話機、手持ちビデオゲームなど多数の
小型軽量化重視の拡大中の市場における需要を考慮する
と、パッケージ１００の重量と厚さはとくに問題にな
る。
【０００８】
【発明が解決しようとする課題】したがって、この発明
の目的は優れた熱放散特性を有し、小型軽量であり従来
技術の玉格子アレーパッケージに伴う構造上の問題を回
避した低コストの玉格子アレーパッケージおよびそのパ
ッケージの大量生産方法を提供することである。
【０００９】
【課題を解決するための手段】この発明によると、熱伝
導体付きの低コスト玉格子アレーパッケージを含むパッ
ケージ封入集積回路デバイスが得られる。この玉格子ア
レーパッケージは優れた熱放散特性を有し、薄く軽量で
あり、従来技術の玉格子アレーパッケージの構造上の上
記諸問題点を解消する。この発明の一つの実施例の玉格
子アレーパッケージ封入集積回路デバイスは、少なくと
も一つの導体線材料層および少なくとも一つの絶縁性材
料層を表面または内部に形成した相互接続配線基板を含
む。この相互接続配線基板の第１および第２の表面のう
ち第２の表面に前記導体線材料層の少なくとも一つと電
気的に接続した複数のコンタクトを設ける。これらコン
タクトは、玉格子アレーパッケージを印刷配線基板マザ
ーボードに電気的に接続するための半田玉で構成でき
る。
【００１０】熱伝導体は相互接続配線基板に付着させ
る。この熱伝導体は相互接続配線基板の第１の表面に付
着させた第１の表面と、その裏側でパッケージの外部に
露出した第２の表面とを有する。この熱伝導体は相互接
続配線基板の上記第１の表面と直線的に共膨張し、その
第１の表面全体を覆って形成してある。相互接続配線基
板はその第２の表面に形成したウェル領域を備える。こ
のウェル領域は熱伝導体の上記第１の表面の露出部を含
む底部を有する。集積回路チップをこのウェル領域の中
にそのチップの第２の表面がウェル領域の底部で熱伝導
体の第１の表面の露出部分に付着するように配置する。
【００１１】集積回路チップを上記相互接続配線基板の
中または表面上に形成した少なくとも一つの導体線材料
層に複数のボンディングワイヤで接続する。相互接続配
線層の上記ウェル領域は、集積回路の保護および封入の
ために絶縁性封入材料で所定のレベルまで充填すること
ができる。相互接続配線基板の第２の表面には蓋部材を
付着させ、その蓋部材によって基板の前記ウェル領域、
集積回路チップ、および複数のボンディングワイヤを覆
うようにすることもできる。
【００１２】もう一つの実施例では基板の上記ウェル領
域の周縁にダムを設けこのダムによって絶縁性封入材料
の流出を阻止するようにすることもできる。このように
して、絶縁材料から成る単一の層と導体線材料から成る
単一の層とを備える薄型の相互接続配線基板を用いるこ
とができる。上記ダムは相互接続配線基板の第２の表面
に貼りつけたプラスチック部材またはテープ部材で形成
することもできる。蓋部材はこの実施例にも用いること
ができる。蓋部材がダムと基板のウェル領域と集積回路
チップとボンディングワイヤとを覆うようにこの蓋部材
を位置づけてダムにとり付けることができる。もう一つ
の実施例では、集積回路チップを相互接続配線基板のウ
ェル領域内に位置づけて、集積回路チップの第１の表面
が、上記基板内またはその表面上でウェル領域の底部に
形成された導体線材料の少なくとも一つの層にフリップ
チップ式にとり付けられるようにする。
【００１３】この実施例において、相互接続配線基板は
絶縁性封入材料で所定のレベルまで充填できる。さらに
他の実施例においては、蓋部材を併用できる。その場合
において、蓋部材は上記基板の第２の表面にとり付け
て、ウェル領域および集積回路チップを覆うようにする
ことができる。上述の玉格子アレーは従来技術に比べて
いくつかの利点を備える。まず、熱伝導体が相互接続配
線基板および玉格子アレーパッケージの外側表面全体を
覆っているので、集積回路チップの発生する熱は玉格子
アレーパッケージの外側面全体により均一に広がる。す
なわち、従来技術の玉格子アレーパッケージの場合のよ
うにパッケージ中央部に熱が集中することはない。した
がって、従来技術の玉格子アレーパッケージで問題とな
った熱応力は最小になる。さらに、玉格子アレーパッケ
ージの外側表面に熱を均一に広げることによって周囲へ
の熱放散が改善されるだけでなく、相互接続配線基板お
よび印刷配線マザーボードへの熱の放散もより均一化さ
れ効率化される。
【００１４】また、上記熱伝導体はこの発明の玉格子ア
レーパッケージの外側表面全体を覆っているので、熱伝
導体の水平露出面面積は最大になる。したがって、熱伝
導体をごく薄く（通常０．１２７ミリメートル乃至０．
２５４ミリメートル）し、しかも集積回路チップからの
効率的熱放散を確保することができる。これは、厚さ
１．０ミリメートル乃至１．６ミリメートルのヒートシ
ンクを要した従来技術の玉格子アレーパッケージと対照
的である。熱伝導体を比較的薄くできるので、製造コス
トも重量も従来技術の玉格子アレーパッケージに比べて
削減できる。また、従来技術の玉格子アレーパッケージ
では基板の厚さを通常０．６ミリメートル以上にしなけ
ればならないのに対して（これよりも薄い場合は基板が
反ってマザーボードとの電気的接続を損なう）、この発
明の構成では、熱伝導体を玉格子アレーパッケージの相
互接続配線基板と直線的に共膨張する層としてとり付け
ているので、熱伝導体が基板を補強し支持することにな
り、したがってこの基板を０．３６ミリメートル程度ま
で薄くしても反りを生ずるおそれはない。基板の厚さが
小さいことにより、この発明の玉格子アレーパッケージ
は従来技術によるヒートシンク付き玉格子アレーパッケ
ージよりも薄くできるだけでなく、ヒートシンクなしの
セラミックパッケージ、プラスチックパッケージまたは
玉格子アレーパッケージよりも薄くできる。したがっ
て、この発明の玉格子アレーパッケージは、小型化を要
求するとともに熱放散の多い新型の集積回路チップを含
む小型軽量の新型電子製品用には理想的なパッケージと
なる。
【００１５】さらに、この発明の玉格子アレーパッケー
ジでは熱伝導体がパッケージの外側表面層全体を覆って
いるので、従来技術のパッケージ１００（図１）の接続
点１０７のような汚染を誘発する短縮経路が形成される
ことはない。パッケージ全体の一体性および信頼性はそ
れだけ向上する。また、この発明の玉格子アレーパッケ
ージでは熱伝導体が玉格子アレーパッケージの上面全体
を通じて近接接地点として作用し信号導線インダクタン
スを低下させるので電気的性能が改善される。さらに、
銅などの熱伝導体がパッケージの外側表面全体を覆い、
この導体層が静電遮へい体として作用するので電気的性
能はいっそう改善される。すなわち、熱伝導体が集積回
路チップへの、または同チップからの電磁気的干渉を大
幅に抑止する。最近の電子製品では小型化および高周波
化（高速化）が進み高密度に実装された信号処理用部品
間で電磁気的干渉が生じやすくなっているので上述の利
点は重要である。さらに、集積回路チップを相互接続配
線基板のウェル領域に配置し、チップ周辺に絶縁性封入
材料充填用の空間を設けてある。このように、この発明
の玉格子アレーパッケージは製造コストを削減でき、集
積回路チップおよびそのまわりの電気的接続手段の効果
的保護を提供する。
【００１６】この発明のもう一つの実施例の玉格子アレ
ーパッケージ封入集積回路デバイスにおいては、ウェル
を相互接続配線基板内に形成する代わりに、基板の第２
の表面にダム部材を付着させて形成する。集積回路チッ
プの第１の表面をその基板の第２の表面の導体線材料の
少なくとも一つの層にフリップチップ式に付着させる。
上記ダム部材を集積回路チップの周縁部に配置しウェル
領域を形成する。ダム部材は基板の上記第２の表面に付
着させたプラスチックまたはテープなどで構成できる。
集積回路チップの囲りのダム部材で形成されたウェル領
域はエポキシ樹脂や他の絶縁性封入材料で所定のレベル
まで充填できる。
【００１７】他の実施例の場合と同様に、相互接続配線
基板の第２の表面または上記ダム部材には蓋を位置合わ
せして取り付け、その蓋と上記ダムまたは基板の第２の
表面とにより集積回路チップをとり囲むようにすること
ができる。この実施例の玉格子アレーパッケージも他の
実施例の利点をすべて備える。そのほか、この実施例は
ダムを備えるので、基板内のウェル領域の形成は不要で
ある。この構成によると玉格子アレーパッケージの厚さ
を０．６５ミリメートル程度に小さくできる。したがっ
て、この実施例の玉格子アレーパッケージを用いると装
置内空間の利用効率を高めることができる。小型軽量化
を要する最近の電子装置用のパッケージとして最適であ
る。
【００１８】この発明による上述の玉格子アレーパッケ
ージは、集積回路パッケージ技術および印刷配線基板技
術の分野に既存の諸機械および基盤設備の結合および活
用により低コストで製造できる。それら方法の一つは、
相互接続配線基板の中または表面上に形成した少なくと
も一つの導体線材料層と少なくとも一つの絶縁材料層と
を備える一枚の相互接続配線基板を形成する過程を含
む。この基板は第１の表面とそれと反対側の第２の表面
とを有する。この基板の第２の表面は少なくとも一つの
導体線材料層に電気的に接続した複数の電気的コンタク
トを含む。基板の第２の表面から基板の一部を物理的に
除去するかその第２の表面にダムを設けるかによって、
またはそれら両方を行うことによって、ウェル領域を形
成する。
【００１９】次に、熱伝導体板を相互接続配線基板の第
１の表面に付着させてパッケージユニットのパネルを形
成する。各パッケージユニットは相互接続配線基板の第
２の表面のウェル領域の一つを含む。次に、上記パッケ
ージユニットのパネルを各々が二つ以上のパッケージユ
ニットを含むストリップに切断する。集積回路チップを
次に上記パッケージユニットのストリップの各パッケー
ジユニットのウェル領域に位置合わせして付着させる。
次に、集積回路チップと上記ストリップの中または上の
導体線材料層の少なくとも一つとの間の電気的接続を形
成する。
【００２０】次に、上記ストリップ内のウェル領域を絶
縁性封入材料で所定のレベルまで充填する。この段階で
上記ストリップの上記第２の表面上の複数の電気的コン
タクトに半田玉を付着させることができる。最後に、上
記ストリップを個々のパッケージ封入集積回路デバイス
に切り分ける。上述の方法は印刷配線基板およびプラス
チックパッケージ技術の費用効率の優れた点を組み合わ
せている。それによって、従来技術による玉格子アレー
パッケージに比べてより小型軽量で、より安価で、より
高信頼性で、熱放散性能のより優れた玉格子アレーパッ
ケージを製造する製造方法を提供する。
【００２１】
【実施例】図２Ａは集積回路チップ２０２および熱伝導
体２０４を含むこの発明の玉格子アレーパッケージ２０
０のワイヤボンド版の断面図である。集積回路チップ２
０２はチップコンタクトパッド２２４を設けた第１の表
面を有する。コンタクトパッド２２４はチップ２０２か
ら外部への電気的接続を可能にする。チップ２０２は接
着剤２０６で熱伝導体２０４の第１の表面２０５に接着
した第２の表面２１１を有する。チップ２０２は銀含有
エポキシなど周知の接着剤で熱伝導体に接着できる。銀
含有エポキシは熱伝導特性が優れているのでとくに有利
であるが、他の適当な接着剤でも差し支えない。熱伝導
体２０４は通常厚さ０．１２７ミリメートル乃至０．２
５４ミリメートルの薄いばね性保持焼戻し銅の層であっ
て玉格子アレーパッケージ２００の全外側表面を覆って
配置してある。熱伝導体２０４は上記材料と同等の剛性
および熱伝導性を備える他の材料でも構成できる。
【００２２】後述のとおり、熱伝導体２０４は接着剤層
２１０によって相互接続配線基板２０８に付着させら
れ、この基板２０８との間で直線的な共膨張性を保持す
る。したがって、熱伝導体２０４は基板２０８と一体化
された層の最も外側の層を構成する。この構成は後述の
とおりいくつかの利点を有する。熱伝導体２０４の第１
の面２０５には当業者に周知の方法により接着性層２２
８を必要に応じて形成できる。一つの実施例では、接着
性層２２８は黒色の酸化物層である。接着層２２８は基
板２０８、チップ２０２および絶縁性封入材２２６の熱
伝導体第１表面２０５への接着を強める。また、接着層
２２８は湿気侵入およびそれに起因するイオン汚染およ
び腐蝕に対するパッケージの抵抗を高め、チップ２０２
の信頼性を高める。熱伝導体２０４の第２の表面２０３
にエポキシまたはそれ以外の適当な材料の保護層２３０
Ａを設けることもできる。
【００２３】一つの実施例では、熱伝導体第１表面２０
５の一部をウェル領域２３６の底部で露出させる。次に
チップ２０２を第１表面２０５に直接にウェル領域２３
６の底部で接着剤２０６により付着させる。この構成に
より、チップ２０２から直接に熱を放散させることがで
きる。ウェル領域２３６ではチップ２０２を相互接続配
線基板２０８がとり囲む。基板２０８は多層印刷配線基
板積層体である。絶縁層２１４は、当業者に周知の印刷
配線回路基板製造方法を用い、ビスマレイミドトリアジ
ン（ＢＴ）樹脂材料で形成したプリプレグ層により形成
できる。ＢＴプリプレグ層は日本の三菱瓦斯化学株式会
社から市販されている。導体線材料層２１２は、銅の薄
層のフォトリソグラフィ、エッチング、酸化処理など当
業者に周知の方法で形成できる。絶縁層２１４および導
体線層２１２はエポキシ樹脂（図示してない）で積層す
る。次に、導電性バイアホールまたはメッキしたスルー
ホール２２０にドリルをかけるかレーザ照射して不要物
を除去したのちメッキして、導体線層２１２相互間の種
々の導体線間の電気的接続のための導体を形成する。
【００２４】絶縁層２１４、導体線層２１２、および導
電性バイアホールまたはメッキずみスルーホール２２０
の数は集積回路チップ２０２の種類や設計上の要求や所
要の回路相互間接続の数によって左右される。図２Ｂは
導体線２４０および導電性バイアホールまたはメッキず
みスルーホール２２０を含む通常の配線層２１２の底面
図である。もっとも外側の導体配線層２１２Ａを覆って
絶縁物から成る半田マスク層２０９Ａを設ける。次に、
半田マスク層２０９Ａに周知の方法により選択的に開口
を形成し、導体線層２１２Ａの選ばれた部分を露出させ
る。層２１２Ａのこれら露出部分をニッケルと金でメッ
キし、電気的コンタクト２１６を形成する。これらコン
タクト２１６を導体線層２１２、導電性バイアホールま
たはメッキずみスルーホール２２０、およびボンディン
グワイヤ２２２により集積回路チップコンタクトパッド
２２４に接続する。各コンタクト２１６はチップコンタ
クトパッド２２４の一つと対応づけできる。
【００２５】図２Ｃは基板２０８の第２の表面２０９上
の半田マスク層２０９Ａとコンタクト２１６とバイアホ
ールまたはスルーホール２２０を示すパッケージ２００
の底面図である。半田玉２１８（図２Ａ）をコンタクト
２１６に付着させることによって、玉格子アレーパッケ
ージ２００は印刷配線マザーボードなど大きい電子装置
に半田付け、溶接、導電性接着剤による付着などにより
取付け可能になる。玉格子アレーパッケージ２００の他
の構成例では、パッケージ２００とマザーボードなど装
置側部分との電気的接続のために半田玉２１８の代わり
にソケット接続を用いることもできる。パッケージ２０
０（図２Ａ）はワイヤボンド版であるので集積回路チッ
プコンタクトパッド２２４と導体線層２１２上のボンデ
ィング点２３８との間の電気的接続はボンディングワイ
ヤ２２２で構成する。この種の相互接続は周知であり、
チップ上のコンタクトパッド２２４から導体線層２１２
上の所定のボンディング点２３８に金属製ボンディング
ワイヤ２２２を張って構成する。集積回路チップコンタ
クトパッド２２４の各々がボンディングワイヤ２２２の
うちの１本の接続を受ける。上述のとおり、集積回路チ
ップ２０２はウェル領域２３６内に位置づける。一つの
例では、このウェル領域２３６をエポキシ主剤の樹脂か
ら成る絶縁封入材料２２６で所定のレベルまで充填す
る。絶縁封入材料２２６によってボンディングワイヤ２
２２および集積回路チップ２０２の少なくとも一部を封
入し、これらチップ２０２およびボンディングワイヤ２
２２を周囲環境から保護する。
【００２６】図２Ｅから図２Ｊはこの発明による玉格子
アレーパッケージ２００の製造方法の主要工程のいくつ
かを示す。これら図２Ｅ−図２Ｊに示した方法は印刷配
線基板および集積回路樹脂モールド製造用の既存の機械
および基盤設備を用いて実施できる。リール巻取り式の
印刷配線基板製造方法など他の玉格子パッケージ製造方
法も使えることは当業者には明らかであろう。まず、縦
横の寸法２２．８６センチメートル×３０．４８センチ
メートル（９インチ×１２インチ）以上の相互接続配線
基板２０８（図２Ａ）の大型パネル２０８Ｅ（図２Ｅ）
を形成する。上述の積層方法および穴あけ方法により所
要数の絶縁層２１４Ｅ、導体線層２１２Ｅ、および導電
性バイアホールまたはメッキずみスルーホール２２０
（図２Ａ参照。図２Ｅには示してない）を設ける。上記
方法は周知であるので詳述しない。
【００２７】せん孔、レーザ照射アブレーションなど相
互接続配線基板へのウェル形成の方法として当業者に周
知のいくつかの方法の一つを用いた加工により上記大型
パネル２０８Ｅの第２の表面２０９Ｆにウェル領域２３
６Ｆ（図２Ｆ）を形成する。玉格子アレー２００を形成
するためには、上記のとおり大型パネル２０８Ｅにせん
孔、アブレーションなどの加工を加えてウェル領域２３
６Ｆを形成し、熱伝導体パネル２０４Ｅ（図２Ｅ）を接
着性層２１０Ｅで付着させた際に熱伝導体パネル２０４
Ｅ第１面の一部が各ウェル領域２３６Ｆの底部に露出す
るようにしなければならない。次に、熱伝導体パネル２
０４Ｅを粘着性層２１０Ｅにより大型パネル２０８Ｅに
付着させ、パッケージユニットのパネル２９９Ｅ（以下
単にパネル２９９Ｅともいう）を形成する。熱伝導体パ
ネル２０４Ｅはばね性保持焼戻し銅製の厚さが通常０．
１２７ミリメートル乃至０．２５４ミリメートルのシー
トである。図２Ｅは、熱伝導体パネル２０４Ｅ、粘着性
層２１０Ｅ、絶縁層２１４Ｅ付きの上記大型パネル２０
８Ｅおよび導体線層２１２Ｅを含むパネル２９９Ｅの斜
視図を示す。半田マスク層２０９ＡＦ（図２Ｆ）もパネ
ル２９９Ｅの一部を構成するが、図２Ｅには示してな
い。上述のとおり、熱伝導体パネル２０４Ｅは黒色酸化
物その他の適当な材料の接着層（図示してない）を含み
得る。
【００２８】図２Ｆは半田マスク層２０９ＡＦで覆われ
たパネル２９９Ｅの第２の表面２０９Ｆを示す。この工
程ではパネル２９９Ｅはウェル領域２３６Ｆを含む空の
玉格子アレーパッケージユニット２７０Ｆから成る。こ
のパネル２９９Ｅをパッケージユニット２８０Ｇのスト
リップ（ストリップ２８０Ｇともいう）（図２Ｇ）に分
割する。ストリップ２８０Ｇは周知の手法によりパネル
２９９Ｅにせん孔または抉りなどの加工を施して形成す
る。ストリップ２８０Ｇは通常４乃至４０個のパッケー
ジユニットを含み、縦横の寸法は通常５．０８センチメ
ートル×２２．８６センチメートル（２インチ×９イン
チ）である。ストリップ２８０Ｇの形成後、集積回路チ
ップ２０２Ｈ（図２Ｈ）をストリップ２８０Ｇの各ユニ
ット２７０Ｆの各ウェル領域２３６Ｅの底部に付着させ
電気的接続のためのワイヤボンディングを施す（図示し
てない）。ウェル領域２３６Ｅは絶縁封入材料（図２
Ｉ）で充填する。半田玉を要する場合はこの段階で上述
の周知の方法で付着させる（図２Ｊ）。
【００２９】次に個々のユニット２７０Ｇに印を付けて
せん孔し、それによって集積回路チップ２０２（図２
Ａ）を含む個々の玉格子アレーパッケージ２００を費用
効率よく効率的に作り出す。上述の方法は玉格子アレー
パッケージ２００を製造する多数の方法の一つであり、
限定的に解釈してはならない。例えば、単一のパッケー
ジユニット２７０Ｆをパネル２９９Ｅから直接にせん孔
で作り出すことができ、また個々の玉格子アレーパッケ
ージアレー２００を一つずつ作り出すこともできる。し
かし、上述の方法、すなわち印刷配線基板製造および集
積回路パッケージングのための既存の設備にすぐに適用
できる上述の方法に比べて、これら方法はよりコスト高
であり、より長い時間を要し、より多くの専用工具を要
する。また、パネル２９９Ｅおよびストリップ２８０Ｇ
の寸法は説明のために任意に選んだものであり、関連の
機械の相違や製造業者の要求の相違に合わせて大きくす
ることも小さくすることもできる。さらに、後述のとお
り、上述の方法に変形を加えて、この発明による玉格子
アレーパッケージの他の版を作るようにすることもでき
る。
【００３０】上に述べたとおり、熱伝導体２０４を粘着
性層２１０により相互接続配線基板２０８および玉格子
アレーパッケージ２００の外側表面層として貼りつけ
る。この構成にはいくつかの利点がある。まず、熱伝導
体２０４が基板２０８との間で直線的共膨張性を示し玉
格子アレーパッケージ２００の外側表面全体を形成して
いるので集積回路チップ２０２の発生する熱はパッケー
ジ２００の外側表面全体にわたってより均一に広がる。
したがって、従来技術による玉格子アレーパッケージ１
００の場合のようにパッケージの中心に熱が集中するこ
とはない。したがって、パッケージ１００に付随してい
たような熱応力は最小になる。また、玉格子アレーパッ
ケージ２００の外側表面全体にわたる熱の均一な広がり
によって、周囲への熱放散が改善されるだけでなく、相
互接続配線基板２０８および印刷配線マザーボード（図
示してない）への熱放散も均一になり容易になる。
【００３１】また、熱伝導体２０４がパッケージ２００
の外側全表面を構成していることによって、熱伝導体２
０４の露出水平面が最大になる。したがって、熱伝導体
２０４はごく薄く（通常厚さ０．１２７ミリメートル乃
至０．２５４ミリメートル）し、しかも集積回路チップ
２０２からの熱をより効率的にパッケージ外部に放散さ
せることができる。この点は、厚さを通常１．０ミリメ
ートル乃至１．６ミリメートルにする必要のある従来技
術のパッケージ１００と対照的である。熱伝導体２０４
を比較的薄くしたことによって玉格子アレーパッケージ
２００（図２Ａ）のコストおよび全体としての重量およ
び厚さを従来のパッケージ１００と比べて削減してい
る。さらに、従来技術によるパッケージの相互接続配線
基板が反り防止のために厚さ０．６０ミリメートル以上
を要するのに対して、この発明によるパッケージ２００
では、熱伝導体２０４が基板２０８に直線的共膨張性の
ばね性保持焼戻し銅の層の形で付着していて基板２０８
を補強し支持する作用をもつので、反りを生ずるおそれ
はなく厚さ約０．３６ミリメートルまで薄くできる。基
板２０８を薄くできることによって、玉格子アレーパッ
ケージ２００をパッケージ１００よりも薄くできるだけ
でなく、従来技術のセラミックまたは樹脂のパッケージ
およびヒートシンクなしの玉格子アレーパッケージより
も薄くできる。したがって、玉格子アレーパッケージ２
００は、小型化を重要視すると同時に熱発生量の多い最
近の集積回路チップを含む最近の小型電子装置に用いる
のに最適である。
【００３２】さらに、熱伝導体２０４は玉格子アレーパ
ッケージ２００の直線的共膨張層であるので、従来技術
の玉格子アレーパッケージ１００（図１）の接続点１０
７のような短縮汚染経路は生じない。熱伝導体２０４お
よび基板２０８の接続点はパッケージの長さ全体および
幅全体に及ぶからである。これによって、パッケージ２
００のパッケージの一体性と信頼性は改善されている。
また、パッケージ２００では、熱伝導体２０４がパッケ
ージ全体にわたる近接接地電位点の面として作用しそれ
によって信号導線インダクタンスを減少させるので、電
気的性能が改善される。さらに、熱伝導体２０４が金属
すなわち銅製であって基板２０８の外表面全体を覆い有
害な電磁輻射に対する遮へい体として作用するので、電
気的性能はいっそう改善される。このようにして、熱伝
導体２０４はチップ２０２への、またはチップ２０２か
らの電磁気的干渉を大幅に減少させる。最近の電子装置
が小型化および高周波化を重要視し信号処理用電子部品
の高密度配置を要求しているだけに、この利点はとくに
重要である。
【００３３】さらに、集積回路チップ２０２をウェル領
域２３６内で付着させ、チップ２０２の周囲に空間を形
成し、この空間を絶縁封入材料２２６で充填する構成に
しているので、チップ２０２およびボンディングワイヤ
２２２の両方の封入および保護を達成できる。したがっ
て、この結果得られる玉格子アレーパッケージ２００は
製造コスト低減を可能にし、しかもチップ２０２および
その周囲の接続系の効果的保護を可能にする。図２Ｄは
パッケージ２００の代替的実施例を示す。この実施例で
は相互接続配線基板２０８Ａの半田マスク層２０９Ａに
蓋２５０を接着剤２５１で付着させる。蓋２５０はウェ
ル領域２３６Ａ、集積回路チップ２０２Ａおよびボンデ
ィングワイヤ２２２Ａを覆う。このように、チップ２０
２Ａおよびボンディングワイヤ２２２Ａを外部環境から
保護する。必要があれば、ウェル領域２３６Ａもチップ
２０２Ａの保護のいっそうの強化のために絶縁封入材料
２２６Ａで充填する。
【００３４】図３は集積回路チップ３０２および熱伝導
体３０４を含む玉格子アレーパッケージ３００のフリッ
プチップ相互接続配線版の断面図である。この構成にお
いて、集積回路チップコンタクトパッド３２４は第１の
導体線層３３８上の接続点３３２と電気的に接触状態に
ある。集積回路チップのフリップチップ搭載は当業者に
周知でありしたがって詳述しない。絶縁層３０６を接着
剤により熱伝導体第１表面３０５に付着させる。導体線
層３３８を次に絶縁層３０６全面に貼りつける。一つの
例では、これら二つの層３０６および３３８は、ポリイ
ミドやユピレックス（Ｕｐｉｌｅｘ）膜（宇部興産
（株）から市販されている）などの薄膜の上に銅製の導
体線層３３８を形成することによって構成する。この実
施例ではポリイミドまたはユピレックスの膜は絶縁層３
０６として作用し、二つの層３０６および３３８の合計
の厚さ３４２は３５乃至７５ミクロン程度である。これ
によって、二つの層３０６および３３８が集積回路チッ
プ３０２および熱伝導体３０４の間に形成する熱障壁は
最小になる。絶縁層３０６および導体線層３３８の複数
対を貼り付けてもよい。しかし、これら層３０６および
３３８の数が大きすぎると、チップ３０２と熱伝導体３
０４との間の熱抵抗が高くなり、チップ３０２からの熱
の放散を妨げる。集積回路チップ２０２（図２Ａ）の場
合と同様にチップ３０２はウェル領域３０６内に付着さ
せてある。チップコンタクトパッド３２４と導体線層３
３８との間の電気的境界に少量のエポキシ材料３２６を
導入し、電気的接続を保護し封止する。また、チップ３
０２の保護の程度を高める必要がある場合は、任意の所
要レベルまでウェル領域３３６内を絶縁封入材料３２７
で充填できる。
【００３５】パッケージ３００の基本的構成はパッケー
ジ２００と同一であり、両者は同様の材料で構成されそ
の利点も共通である。これら構成材料および利点は既述
のとおりである。それら以外に、パッケージ３００にお
いては、集積回路チップ３０２のフリップチップ式相互
接続マウント方法が、チップ３０２をボンディングワイ
ヤ２２２（図２Ａ）によることなく導体線層３３８およ
び３１２経由で基板３０８および導体線層３１２に付着
させることを可能にしている。この構成によって、構造
上の安定性が高まり（すなわち、断線するボンディング
ワイヤなし）、製造コストは下がり（すなわち、ボンデ
ィングワイヤの調達およびボンディング工程不要）、抵
抗低下により電気的性能は向上し（すなわち、ボンディ
ングワイヤそのものの抵抗の介在しない直接接続の多用
化）、保護すべきボンディングワイヤの除去により構造
の単純化が達成される。この構成でもチップ３０２を熱
伝導体３０４に直接に付着させることができなくなるわ
けではない。しかし、上述のとおり熱伝導体３０４とチ
ップ３０２との間に付加された上記の層３３８および３
０６が熱放散性能に及ぼす悪影響は最小である。
【００３６】パッケージ３００の製造はパッケージ２０
０について上述した基本的製造方法に次の変更を加える
ことによって経済化できる。 １．絶縁層３０６および導体線層３３８を形成し熱伝導
体３０４に貼りつける工程または、ウェル領域３３６を
その底面に導体線層３３８が位置するように設ける選択
的工程を加える。 ２．集積回路チップ２０２のワイヤボンディング相互接
続配線をチップ３０２のフリップチップ式相互接続配線
に置換し、接着剤２０６を不要にする。 ３．少量の充填剤を入れる工程を加える。
【００３７】したがって、パッケージ３００もパッケー
ジ２００と同様にユニットあたりのコストをごく低くし
て量産できる。図４Ａはダム版の玉格子アレーパッケー
ジ４００、すなわち熱伝導体４０４を備え集積回路チッ
プ４０２のフリップチップ式相互接続配線を用いたパッ
ケージ４００の断面図を示す。図４Ｂはパッケージ４０
０の底面図である。図４Ｃはパッケージ４００のウェル
領域４０８の拡大図である。
【００３８】図４Ａの構成では、パッケージ３００の場
合と同様に絶縁層４０６を熱伝導体第１表面４０５に接
着剤層４１０で付着させる。次に、導体線層４３８を絶
縁層４０６全面に貼りつける。パッケージ３００につい
て上述したとおり、一つの例ではこれら二つの層４０６
および４３８はポリイミドまたはユピレックスの薄膜と
その上に付着させた銅製の導体線層４３８とによって構
成できる。既述のとおり、この例では上記薄膜が絶縁層
４０６として作用する。パッケージ３００の場合と同様
に、これら二つの層４０６および４３８の合計の厚さは
３５乃至７５ミクロン程度であるので問題になるほどの
熱障壁にはならない。前述の実施例の場合と同様に下側
面、すなわち熱伝導体４０４の第１の表面４０５は黒色
酸化物または他の適当な材料で被覆して接着層４２８を
形成する。エポキシ樹脂などの適当な材料の外側保護膜
４３０Ａを必要に応じて熱伝導体第２表面４３０に付着
させる。集積回路チップ３０２（図３）と同様にチップ
４０２はフリップチップ相互接続付着用の形状を備え
る。また、チップ４０２の周囲の半田マスク層４０９Ａ
にはダム４０９を設ける。ダム４０７は後述のとおり少
量のエポキシ材料を収容するのに用いる。ダム４０７の
詳細を図４Ｂおよび図４Ｃに示す。
【００３９】図４Ｂは玉格子アレー４００の底面図を示
す。図４Ｂにおいてダム４０７は正方形に示してある
が、集積回路チップ４０２をとり囲んでエポキシ材料４
２６（図４Ｂには示してない）を収容することができる
形状であれば正方形以外の形状でも差支えない。ダム４
０７は、謄写プロセス、加圧容器からの樹脂などの材料
の射出、成型ずみプラスチック部品の貼付け、またはテ
ープの貼付けなどによって形成できる。ダム４０７の形
成方法は生産量、コスト、利用可能な機械の性能、ウェ
ル領域４０８の所望の深さ（図４Ａ）などによって決め
る。上に示したとおり、ダム４０７は集積回路チップ４
０２の周囲にウェル領域４０８を形成する。一つの例で
は、ウェル領域４０８は所望のレベル４２６Ａまでエポ
キシ材料４２６で充填する。レベル４２６Ａはチップ４
０２の第２の表面の下からダム４０７そのものの高さま
で変化し得る。導体線層４３８は電気的コンタクト４１
６、すなわち半田玉４１８（図４Ａ）ほか印刷配線マザ
ーボード（図示してない）との電気的接続を形成する手
段への付着のためのコンタクト４１６を備える。上述の
とおり、コンタクト４１６は導体線層４３８全体を半田
マスク層４０９Ａで覆い、その層４０９Ａの所望の部分
に開口を設けて層４３８を部分的に露出させ、その露出
部分をニッケルおよび金でメッキすることによって形成
する。
【００４０】図４Ｃは玉格子アレーパッケージ４００の
熱伝導体４０４、導体線材料層４３８、ウェル領域４０
８、ダム４０７、充填エポキシ材料４２６、半田マスク
層４０９Ａ、および集積回路チップ４０２の一部の拡大
図である。パッケージ４００は前述のパッケージ２００
および３００の利点すべてを備える。それら利点のほ
か、パッケージ４００はダム４０７を備えるので、パッ
ケージ２００および３００の場合のようにウェル領域４
０８を別に形成する必要がない。また、パッケージ４０
０では所要材料の量が少ないのでコストを節減できるほ
か、厚さ（図４Ａ）を最小に抑えることができる。厚さ
４００Ａはダムの高さ４０７Ａで定まる。ダムの高さ４
０７Ａはダム４０７の収容すべき充填用エポキシ材料４
２６のレベル４２６Ａによってメーカーが定める。チッ
プ４０２と導体線層４３８との間の境界面を封入するだ
けで十分な場合は、厚さ４００Ａ（図４Ａ）は、熱伝導
体層４０４、絶縁層４０６、導体線層４３８、半田マス
ク層４０９Ａおよび集積回路チップ４０２の厚さの合計
値と同程度、すなわち０．６５ミリメートル程度に小さ
くできる。したがって、チップ４００を含む装置の設計
者は空間の利用について最大の自由度を確保する。すな
わち、このパッケージ４００は、小型軽量を重視し高性
能確保のために高効率熱放散を要求する最近の集積回路
チップ４０２を含む最近の電子装置用のパッケージとし
て最適である。
【００４１】図４Ｄは集積回路チップ４０２Ｄおよび熱
伝導体４０４Ｄを備えるダム版玉格子アレーパッケージ
４００Ｄの実施例の断面図である。玉格子アレーパッケ
ージ４００Ｄは、二つの導体線層４１２、絶縁層４１４
および導電性バイアホールまたはメッキずみスルーホー
ル４２０を備えている点を除き前述のパッケージ４００
と同一である。絶縁層４１４および導体線層４１２は、
前述のとおり、ポリイミドまたはユピレックスの膜と、
その表面に形成した銅製導体線層とにより構成する。導
体線層、導電性バイアホールまたはメッキずみスルーホ
ール、および絶縁層の形成には上述の方法以外の周知の
方法を利用できる。しかし、層の数は所要の熱放散効率
の確保のために制限される。玉格子アレーパッケージ４
００および４００Ｄはパッケージ２００および３００に
ついて前述した方法と同様の方法でパネル状に製造でき
る。図４Ｅ−図４Ｉはパッケージ４００を製造する一つ
の方法の主要工程のいくつかを示す。相互接続配線基板
のパネル４９８Ｅ（図４Ｅ）を当業者に周知でパッケー
ジ２００について前述した積層加工手法によりまず形成
する。前述のパネル２０８Ｅの場合と同様にパネル４９
８Ｅの寸法もいろいろに選べるが、通常は２２．８６セ
ンチメートル×３０．４８センチメートル（９インチ×
１２インチ）である。パネル４９８Ｅは絶縁層４０６
Ｅ、導体線層４３８Ｅ（図４Ｅ）および半田マスク層４
０９Ａを備える。
【００４２】次に、パネル４９８Ｅに接着剤層４１０Ｅ
により熱伝導体パネル４０４Ｅ（図４Ａおよび図４Ｅ参
照）を付着させ、パッケージユニットのパネル４９９Ｅ
（パネル４９９Ｅともいう）を形成する。パネル２０４
Ｅの場合と同様に熱伝導体パネル４０４Ｅは通常０．１
２７ミリメートル乃至０．２５４ミリメートルの厚さの
薄いばね性保有焼戻し銅製のシートである。図４Ｅは熱
伝導体パネル４０４Ｅ、接着剤層４１０Ｅ、絶縁層４０
６Ｅ付きの相互接続配線基板パネル４９８Ｅ、導体線層
４３８Ｅおよび半田マスク層４０９Ａを含むパネル４９
９Ｅの斜視図を示す。前述のとおり、熱伝導パネル４０
４Ｅには黒色酸化物など適当な材料の接着層（図示して
ない）を含めることができる。この段階において、相互
接続配線基板パネル２０８Ｅ（図２Ｅ）について前述の
とおり設けたようなウェル領域２３６Ｅの代わりに、ダ
ム４０７Ｅを設ける（図４Ｅ２）。すなわち、前述の種
々の手法の一つを用いてダム４０７Ｅをパネル４９９Ｅ
の第２の表面４０９Ｅ上の半田マスク層４０９Ａ（図４
Ａおよび図４Ｅ参照）に設ける。
【００４３】図４Ｅ２はパネル４９９Ｅの第２の面４０
９Ｅを示す。この工程において、パネル４９９Ｅは、ダ
ム４０７Ｅの形成するウェル領域４０８Ｅを含む玉格子
アレーパッケージユニット４７０Ｅから成る。パネル２
９９Ｅの場合と同様に、パネル４９９Ｅを次に個々のパ
ッケージユニット４７０Ｅのパッケージユニットストリ
ップ４８０Ｆ（ストリップ４８０Ｆともいう）（図４
Ｆ）の形にする。ストリップ４８０Ｆの形成ののち、集
積回路チップ４０２Ｇをフリップチップ式（図４Ｇ）に
接続し、充填材４２６Ｈを入れる（図４Ｈ）。最後に、
必要に応じて半田ボール４１８Ｉを付け（図４Ｉ）、個
々のパッケージ４００に印を付けてせん孔する。玉格子
アレーパッケージ２００および３００と同様にパッケー
ジ４００もパネル状またはストリップ状にして量産でき
る。パネル４００Ｄも、追加の絶縁層４１４および導体
線層４１２（図４Ｄ）をパネル４９８Ｅ（図４Ｅ）に付
加するだけで前述の方法とほぼ同一の方法により製造で
きることはもちろんである。また、パッケージ２００お
よび３００と同様に、パッケージ４００および４００Ｄ
も、リール巻取り印刷配線回路基板製造分野で当業者に
周知の方法により製造できる。
【００４４】ダム４０７などのダムは本発明による玉格
子アレーパッケージの低コストワイヤボンド版に含める
こともできる。図４Ｊは集積回路チップ４０２Ｊおよび
熱伝導体４０４Ｊを備えるワイヤボンド版玉格子アレー
パッケージ４００Ｊの断面図である。パッケージ４００
Ｊは、単一の絶縁層４１４Ｊ、単一の導体線層４１２Ｊ
および半田マスク層４４０Ｊを含む低コストの薄手のパ
ッケージであることを除き、パッケージ２００（図２
Ａ）と同じである。前述の例と同様に、パッケージ４０
０Ｊの外側層は粘着層４１０Ｊで付着させた熱伝導体４
０４Ｊから成る。パッケージ４００Ｊの導体線層は単一
の層４１２Ｊから成っているので、前述のような（図２
Ａ）バイアホールやスルーホールは不要である。そのた
めに、パッケージ４００Ｊの製造はとくに簡単で低コス
トになる。パッケージ２００の場合と同様に、チップ４
０２Ｊをウェル領域４３６Ｊの内部に位置づける。パッ
ケージ４００Ｊはワイヤボンド式になっているので、チ
ップコンタクトパッド４２４Ｊと導体線層４１２Ｊ上の
ボンディング点４３８Ｊとの間の電気的接続はボンディ
ングワイヤ４２２Ｊによって形成する。基板４０８Ｊは
ごく薄い（通常は０．３６ミリメートル）ので、ボンデ
ィングワイヤ４２２Ｊを覆うのに十分な量の絶縁封入材
料４２６Ｊの注入のためにダム４０７Ｊを設ける必要が
ある。ダム４０７Ｊはダム４０７（図４Ａ）と同様に絶
縁封入材料４２６Ｊの広がりを阻止するものである。
【００４５】パッケージ４００Ｊの製造方法は、ダム４
０７Ｊを別の付加的工程で設けることを除き、パッケー
ジ２００の製造方法と同じである。パッケージ４００Ｊ
の製造のために、相互接続配線基板パネル２０８Ｅ（図
２Ｅ）を、単一の絶縁層４１４Ｊ、接着層４１０Ｊ、単
一の導体線層４１２Ｊ、半田マスク層４４０Ｊおよび電
気的コンタクト４１６Ｊを備え導電性バイアホールまた
はメッキずみスルーホールなどのパネルにする必要があ
ることはもちろんである。この単純な構造によってパッ
ケージ４００Ｊは製造が容易で低コストのユニットとな
る。
【００４６】図４Ｋおよび４Ｌはこの発明のさらに他の
二つの実施例の玉格子アレーパッケージ４００Ｋおよび
４００Ｌをそれぞれ示す。これら実施例は蓋４６０Ｋお
よび４６０Ｌをそれぞれ備える。図４Ｋは熱伝導体４０
４Ｋ付きの玉格子アレーパッケージ４００Ｋの断面図で
ある。このパッケージ４００Ｋはパッケージ４００Ｄと
同一の基本設計によっているので、前述のパッケージ４
００および４００Ｄについての説明は繰り返さない。パ
ッケージ４００Ｋはダム４０７Ｋに接着剤４６１Ｋによ
り付着させた蓋４６０Ｋを備える。蓋４６０Ｋは集積回
路チップ４０２Ｋを包含し、ダム４０７Ｋおよび熱伝導
体４０４Ｋ付随の構造とともに集積回路収容室４６２Ｋ
を形成する。チップ４０２Ｋの保護をさらに強めるため
に、この収容室４６２Ｋを保護絶縁材料４２６Ｋで充填
することもできる。蓋４６０Ｋは銅など熱の良導体から
成る第２の熱伝導体で構成できる。その場合は、チップ
４０２Ｋの二つの表面４０１Ｋおよび４１１Ｋを熱伝導
体４０４Ｋおよび４６０Ｋに熱的にそれぞれ接触した状
態に保つ。それによって、チップ４０２Ｋおよびパッケ
ージ４００Ｋからの熱の放散をいっそう促進する。
【００４７】図４Ｌは熱伝導体４０４Ｌ付きの玉格子ア
レーパッケージ４００Ｌの断面図である。パッケージ４
００Ｌはダム４０７Ｌを備えてない点以外は上述のパッ
ケージ４００Ｋと同じである。蓋４６０Ｌは接着剤４６
１Ｌによる半田マスク層４１２Ｌへの直接付着のために
コップの形状を備える。上述の蓋４６０Ｋと同様に蓋４
６０Ｌは銅製の熱伝導体で構成し、チップ４０２Ｌをそ
の側面４６２Ｌおよび４６３Ｌを含めて熱伝導体４０２
Ｌおよび４６０Ｌで包むようにする。この構成によっ
て、チップ４０２Ｌの全表面４０１Ｌ、４１１Ｌ、４６
２Ｌおよび４６３Ｌからの熱放散を効率化することがで
きる。また、蓋４６０Ｌの下の領域を必要に応じて充填
材４２８Ｌや絶縁封入材４２６Ｌにより充填することが
できる。パッケージ４００Ｋおよび４００Ｌの製造が図
４Ａ−図４Ｅの構成のものよりもコスト高になるのは当
然である。しかし、熱放散の効率および集積回路チップ
の保護の程度を高める必要がある場合は、これら実施例
の構成が実用的な解決手段になる。さらに、集積回路チ
ップの包み込みのために上記以外の構成や方法を用いる
ことができることは当業者には明らかであろう。
【００４８】
【発明の効果】上述のとおり、玉格子アレーパッケージ
２００、２００Ａ、３００、４００、４００Ｄ、４００
Ｊ、４００Ｋおよび４００Ｌは従来技術による玉格子ア
レーパッケージの利点、すなわち、低い製造コスト、微
細ピッチプラスチックパッケージの表面実装時の困難の
解消、パッケージ導線のパッケージ外側端部への直接導
出の必要の除去、パッケージ小型化の可能化、高密度実
装の可能化、および相互接続線の短縮化とそれに伴う電
気的性能の改善などの諸利点をすべて確保できる。
【００４９】これら利点に加えて、この発明による玉格
子アレーパッケージは相互接続配線基板に対し直線的共
膨張性外側層として熱伝導体を貼り付けているので、す
ぐれた熱放散特性を示す。この構成はいくつかの利点を
有する。第１に、熱伝導体が玉格子アレーパッケージの
外側表面層全体を構成するので、集積回路チップの発生
した熱はパッケージの外側表面全体にわたり均一に広が
る。第２に、熱伝導体は大きい露出水平面を有するので
薄くて熱放射特性に優れている。第３に、汚染物質のた
めの短縮経路を生じない。したがって、パッケージの信
頼性が向上する。第４に、熱伝導体が相互接続配線基板
を強化し支持する作用を有するので、その基板とパッケ
ージ全体とを反りを伴うことなく薄くできる。第５に、
熱伝導体が電磁放射に対する遮へい体として作用する。
最後に、この発明の玉格子アレーパッケージはパネルお
よびストリップの形式に製造できるのでユニットあたり
のコストを低減できる。
【００５０】上述のとおり、この発明による玉格子アレ
ーパッケージは、従来技術のこの種のパッケージで不可
避であった熱放散の問題および構造上の弱点を解消し、
低コストおよびすぐれた外部環境からの分離という利点
を有する。したがって、この発明の玉格子アレーパッケ
ージは電子機器市場で強く求められている小型軽量の機
器向けの集積回路チップとして最適である。いくつかの
実施例とそれらの製造方法とを上に述べてきた。これら
実施例および製造方法に関する説明は例示のためであっ
て限定のためではない。添付特許請求の範囲の請求項記
載の発明の真意および範囲を逸脱することなくこれら実
施例および方法には種々の変形が当業者には可能であ
る。
【図面の簡単な説明】
【図１】集積回路チップ１０２およびヒートシンク１０
４を含む従来技術による玉格子アレーパッケージ１００
の断面図。
【図２】（Ａ）は集積回路チップ１０２および熱伝導体
２０４を含むこの発明の玉格子アレーパッケージ２００
の断面図。（Ｂ）は導体線２４０および導電性バイアホ
ールまたはメッキずみスルーホール２２０を含む通常の
導体線層２１２の底面図。（Ｃ）は玉格子アレーパッケ
ージ２００の相互接続配線基板２０８の第２の表面２０
９上のコンタクト２１６の底面図。（Ｄ）は集積回路チ
ップ１０２Ａおよび熱伝導体２０４Ａを含み蓋２５０を
備えるこの発明の第２の実施例の部分的断面図。（Ｅ）
乃至（Ｊ）はこの発明による玉格子アレーパッケージ集
積回路チップの一つの製造方法の主要工程のいくつかを
示す図。
【図３】集積回路チップ３０２および熱伝導体３０４を
含むフリップチップ式相互接続によるこの発明の玉格子
アレーパッケージ３００の断面図。
【図４】（Ａ）は集積回路チップ４０２および熱伝導体
４０４を含むフリップチップダム式のこの発明による玉
格子アレーパッケージ４００の断面図。（Ｂ）は上記玉
格子アレーパッケージの底面図。（Ｃ）は玉格子アレー
パッケージ４００のウェル領域４０８のダム４０７の拡
大図。（Ｄ）は集積回路チップ４０２Ｄおよび熱伝導体
４０４Ｄを含むダム式のこの発明による玉格子アレーパ
ッケージ４００Ｄの第２の例の断面図。（Ｅ）乃至
（Ｉ）はこの発明による玉格子アレーパッケージ集積回
路チップの一つの製造方法の主要工程のいくつかを示す
図。（Ｊ）は集積回路チップ４０２Ｊ、ダム４０７Ｊお
よび熱伝導体４０４Ｊを含むこの発明の低コスト玉格子
アレーパッケージ４００Ｊの断面図。（Ｋ）は集積回路
チップ４０２Ｋ、ダム４０７Ｋおよび熱伝導体４０４Ｋ
を含み蓋４６０Ｋを備えるこの発明の玉格子アレーパッ
ケージ４００Ｋの断面図。（Ｌ）集積回路チップ４０２
Ｌおよび熱伝導体４０４Ｌを含み蓋４０４Ｌを備えるこ
の発明の玉格子アレーパッケージ４００Ｌの断面図。
【符号の説明】
１００ 玉格子アレーパッケージ １０２ 集積回路チップ １０４ ヒートシンク １０８ 相互接続配線基板 １０９ 厚さ １１８ 半田玉 ２００，３００，４００ 玉格子アレーパッケージ ２０２，３０２，４０２ 集積回路チップ ２０４，３０４，４０４ 熱伝導体 ２０６ 接着層 ２０８，３０８ 相互接続配線基板 ２１０，４２８ 接着層 ２１２，３１２，３３８，４１２，４３８ 導体線層 ２１４，４０６ 絶縁層 ２１６ コンタクト ２１８ 半田玉 ２２０，４２０ 導電性バイアホールまたはメッキず
みスルーホール ２２２ ボンディングワイヤ ２２４，３２４ コンタクトパッド ２２６ 絶縁封入材料 ２２８ 接着層 ２３０Ａ 保護層 ２３６，３３６，４０８ ウェル領域 ２３８ ボンディング位置 ２４０ 導体線 ２９９Ｅ パッケージユニットパネル ２７０Ｆ 玉格子アレーパッケージユニット ２８０Ｇ パッケージユニットストリップ ３０６，４０６ 絶縁層 ３２６，４２６ エポキシ充填材料 ３２７ 絶縁封入材料 ３３２ 接続点 ４０９Ａ 半田マスク層 ４０７ ダム ４００Ａ 厚さ
【手続補正書】
【提出日】平成７年６月１３日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２Ａ】
【図２Ｇ】
【図２Ｈ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｉ】
【図２Ｊ】
【図４Ｂ】
【図４Ｆ】
【図２Ｅ】
【図２Ｆ】
【図３】
【図４Ａ】
【図４Ｃ】
【図４Ｄ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｅ】
【図４Ｅ２】
【図４Ｊ】
【図４Ｋ】
【図４Ｌ】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド ジェイ． モルナー アメリカ合衆国 アリゾナ州 85044 フ ェニックス，サウス サーティセカンド プレース 13801

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ封入集積回路デバイスであっ
    て、 少なくとも一つの導体線材料層と少なくとも一つの絶縁
    材料層とをその内部または表面に含む相互接続配線基板
    であって、第１の表面と、その第１の表面の反対側にあ
    って前記少なくとも一つの導体線材料層に電気的に接続
    された複数の電気的コンタクトを有する第２の表面とを
    有する相互接続配線基板と、 前記相互接続配線基板の前記第１の表面に付着させた第
    １の表面と、その第１の表面の反対側にあって前記パッ
    ケージ封入集積回路デバイスの外部に露出した第２の表
    面とを備え、前記相互接続配線基板の前記第１の表面と
    の間で直線的共膨張性を示す熱伝導体と、 第１の表面とその第１の表面の反対側の第２の表面とを
    有し前記熱伝導体の前記第１の表面に付着させた集積回
    路チップと、 前記相互接続配線層の内部または表面に形成された前記
    少なくとも一つの導体線層と前記集積回路チップとの間
    を電気的に接続する接続手段とを含むパッケージ封入集
    積回路デバイス。
  2. 【請求項２】 前記熱伝導体の前記第１の表面を接着剤
    層で覆った請求項１記載のパッケージ封入集積回路デバ
    イス。
  3. 【請求項３】 前記接着剤層が黒色酸化物層である請求
    項２記載のパッケージ封入集積回路デバイス。
  4. 【請求項４】 前記相互接続配線基板がその基板の前記
    第２の表面に形成したウェル領域を含む請求項１記載の
    パッケージ封入集積回路デバイス。
  5. 【請求項５】 前記相互接続配線基板の前記ウェル領域
    が前記熱伝導体の前記第１の表面の一部である底部を有
    し、 前記集積回路チップが前記ウェル領域に収容され、その
    チップの前記第２の表面が前記熱伝導体の前記第１の表
    面に前記ウェル領域の前記底部で付着しており、 前記集積回路チップと前記相互接続配線基板の内部また
    は表面に形成した前記少なくとも一つの導体線層との間
    の前記接続手段が複数の導電性ボンディングワイヤから
    成る請求項４記載のパッケージ封入集積回路デバイス。
  6. 【請求項６】 前記相互接続配線基板の前記ウェル領域
    が絶縁封入材料により所定のレベルまで充填されている
    請求項５記載のパッケージ封入集積回路デバイス。
  7. 【請求項７】 前記相互接続配線基板の前記第２の表面
    に、その基板の前記ウェル領域と前記集積回路チップと
    前記複数の導電性ボンディングワイヤとを覆うように位
    置合せして付着させた蓋部材をさらに含む請求項５記載
    のパッケージ封入集積回路デバイス。
  8. 【請求項８】 前記集積回路チップを前記相互接続配線
    基板の前記ウェル領域に、そのチップの前記第１の表面
    が前記相互接続配線基板の内部または表面に形成した前
    記少なくとも一つの導体線層にフリップチップ配置で付
    着するように位置合せした請求項７記載のパッケージ封
    入集積回路デバイス。
  9. 【請求項９】 前記相互接続配線基板の前記ウェル領域
    が絶縁封入材料により所定のレベルまで充填されている
    請求項８記載のパッケージ封入集積回路デバイス。
  10. 【請求項１０】 前記相互接続配線基板の前記第２の表
    面に、その基板の前記ウェル領域と前記集積回路チップ
    とを覆うように位置合せして付着させた蓋部材をさらに
    含む請求項８記載のパッケージ封入集積回路デバイス。
  11. 【請求項１１】 前記相互接続配線基板の前記ウェル領
    域の周縁に配置され前記絶縁封入材料を収容するダムを
    さらに含む請求項６記載のパッケージ封入集積回路デバ
    イス。
  12. 【請求項１２】 前記相互接続配線基板が前記熱伝導体
    の第１の面に付着させた絶縁材料の単一の層および前記
    導体線材料の単一の層を備える請求項１１記載のパッケ
    ージ封入集積回路デバイス。
  13. 【請求項１３】 前記ダムに、前記ダムと前記相互接続
    配線基板の前記ウェル領域と前記集積回路チップと前記
    複数の導電性ボンディングワイヤとを覆うように位置合
    せして付着させた蓋部材をさらに含む請求項１１記載の
    パッケージ封入集積回路デバイス。
  14. 【請求項１４】 前記ダムが前記相互接続配線基板の前
    記第２の表面に付着させた可塑性樹脂で形成されている
    請求項１１記載のパッケージ封入集積回路デバイス。
  15. 【請求項１５】 前記ダムが前記相互接続配線基板の前
    記第２の表面に付着させたテープで形成されている請求
    項１１記載のパッケージ封入集積回路デバイス。
  16. 【請求項１６】 前記集積回路チップの前記第１の表面
    が前記相互接続配線基板の前記第２の表面上の前記少な
    くとも一つの導体線材料層にフリップチップ配置で付着
    させてある請求項１記載のパッケージ封入集積回路デバ
    イス。
  17. 【請求項１７】 前記相互接続配線基板の前記第２の表
    面に付着させた蓋部材であって、その第２の表面および
    前記蓋部材により前記集積回路チップを包むように位置
    合せして付着させた蓋部材をさらに含む請求項１６記載
    のパッケージ封入集積回路デバイス。
  18. 【請求項１８】 前記相互接続配線基板の前記第２の表
    面に、前記集積回路チップの周縁をとり囲んでそのチッ
    プの囲りにウェル領域を構成するように付着させたダム
    をさらに含む請求項１６記載のパッケージ封入集積回路
    デバイス。
  19. 【請求項１９】 前記ダムが前記相互接続配線基板の前
    記第２の表面に付着させた可塑性樹脂で形成されている
    請求項１８記載のパッケージ封入集積回路デバイス。
  20. 【請求項２０】 前記ダムが前記相互接続配線基板の前
    記第２の表面に付着させたテープで形成されている請求
    項１８記載のパッケージ封入集積回路デバイス。
  21. 【請求項２１】 前記集積回路チップの周囲で前記ダム
    の形成する前記ウェル領域が絶縁封入材料により所定レ
    ベルまで充填されている請求項１８記載のパッケージ封
    入集積回路デバイス。
  22. 【請求項２２】 前記相互接続配線基板が絶縁材料の単
    一の層と導体線材料の単一の層とを備える請求項１８記
    載のパッケージ封入集積回路デバイス。
  23. 【請求項２３】 前記ダムに、前記ダムと前記集積回路
    チップとを覆うように位置合せして付着させた蓋部材を
    さらに含む請求項１８記載のパッケージ封入集積回路デ
    バイス。
  24. 【請求項２４】 パッケージ封入集積回路デバイスを製
    造する方法であって、 ａ．少なくとも一つの導体線材料層と少なくとも一つの
    絶縁材料層とを内部または表面に含む相互接続配線基板
    のパネルであって、第１の表面とその第１の表面の反対
    側にあって前記少なくとも一つの導体線材料層に電気的
    に接続された複数の電気的コンタクトを有する第２の表
    面とを有する相互接続配線基板のパネルを形成する過程
    と、 ｂ．前記相互接続配線基板パネルの前記第２の表面にウ
    ェル領域を形成する過程と、 ｃ．前記相互接続配線基板パネルの中の前記ウェル領域
    の一つを各々が含み、熱伝導体パネルの第１の表面を前
    記相互接続配線基板パネルの第１の表面に前記熱伝導体
    パネルが前記相互接続配線基板パネルの前記第１の表面
    との間で直線的共膨張性を表わすように付着させること
    によって形成したパッケージユニットのパネルを形成す
    る過程と、 ｄ．前記パッケージユニットパネルを、二つ以上のパッ
    ケージユニットを各々が含むストリップ、すなわち各々
    がその内部または表面に少なくとも一つの導体線材料層
    と少なくとも一つの絶縁材料層とを含むパッケージユニ
    ットストリップに分割する過程と、 ｅ．前記集積回路チップを前記パッケージユニットスト
    リップの各パッケージユニットの前記ウェル領域内に、
    前記集積回路チップの各々の第２の表面が前記ウェル領
    域の各々の底部にある前記熱伝導体パネルの前記第１の
    表面の一部に付着した状態で付着させる過程と、 ｆ．前記集積回路チップと前記パッケージユニットスト
    リップの内部または表面の前記導体線材料層の少なくと
    も一つの層との間の電気的接続を複数の導電性ボンディ
    ングワイヤで形成する過程と、 ｇ．前記パッケージユニットストリップの前記パッケー
    ジユニットの前記ウェル領域を所定レベルまで絶縁封入
    材料により充填する過程と、 ｈ．前記パッケージユニットストリップを個々の集積回
    路デバイスに分割する過程とを含むパッケージ封入集積
    回路デバイス製造方法。
  25. 【請求項２５】 前記パッケージユニットストリップの
    前記第２の表面上の複数の電気的コンタクトに半田玉を
    付着させる過程をさらに含む請求項２４記載のパッケー
    ジ封入集積回路デバイス製造方法。
  26. 【請求項２６】 前記ウェル領域の周縁にダムを形成す
    る過程をさらに含む請求項２４記載のパッケージ封入集
    積回路デバイス製造方法。
  27. 【請求項２７】 前記相互接続配線基板パネルが絶縁材
    料の単一の層と導体線材料の単一の層とを備える請求項
    ２６記載のパッケージ封入集積回路デバイス製造方法。
  28. 【請求項２８】 前記ダムを前記ウェル領域の周縁に可
    塑性樹脂を付着させることによって形成した請求項２６
    記載のパッケージ封入集積回路デバイス製造方法。
  29. 【請求項２９】 前記ダムを前記ウェル領域の周縁にテ
    ープを付着させることによって形成した請求項２６記載
    のパッケージ封入集積回路デバイス製造方法。
  30. 【請求項３０】 パッケージ封入集積回路デバイスを製
    造する方法であって、 ａ．少なくとも一つの導体線材料層と少なくとも一つの
    絶縁材料層とを内部または表面に含む相互接続配線基板
    のパネルであって、第１の表面とその第１の表面の反対
    側にあって前記少なくとも一つの導体線材料層に電気的
    に接続された複数の電気的コンタクトを有する第２の表
    面とを有する相互接続配線基板のパネルを形成する過程
    と、 ｂ．前記相互接続配線基板パネルの前記第２の表面にウ
    ェル領域を形成する過程と、 ｃ．前記相互接続配線基板パネルの中の前記ウェル領域
    の一つを各々が含み、熱伝導体パネルの第１の表面を前
    記相互接続配線基板パネルの第１の表面に前記熱伝導体
    パネルが前記相互接続配線基板パネルの前記第１の表面
    との間で直線的共膨張性を表わすように付着させること
    によって形成したパッケージユニットのパネルを形成す
    る過程と、 ｄ．前記パッケージユニットのパネルを、二つ以上のパ
    ッケージユニットを各々が含むストリップ、すなわちそ
    の内部または表面に少なくとも一つの導体線材料層と少
    なくとも一つの絶縁材料層とを含むパッケージユニット
    ストリップに分割する過程と、 ｅ．前記集積回路チップを前記パッケージユニットスト
    リップの各パッケージユニットの前記ウェル領域の各々
    の中に、前記集積回路チップの各々の第１の表面が前記
    パッケージユニットストリップの内部または表面に形成
    された前記少なくとも一つの導体線材料層にフリップチ
    ップ配置で電気的に接続されるように付着させる過程
    と、 ｆ．前記ストリップの前記パッケージユニットの前記ウ
    ェル領域を所定レベルまで絶縁封入材料により充填する
    過程と、 ｇ．前記パッケージユニットストリップを個々の集積回
    路デバイスに分割する過程とを含むパッケージ封入集積
    回路デバイス製造方法。
  31. 【請求項３１】 前記パッケージユニットストリップの
    前記第２の表面上の前記複数の電気的コンタクトに半田
    玉を付着させる過程をさらに含む請求項３０記載のパッ
    ケージ封入集積回路デバイス製造方法。
  32. 【請求項３２】 パッケージ封入集積回路デバイスを製
    造する方法であって、 ａ．少なくとも一つの導体線材料層と少なくとも一つの
    絶縁材料層とを内部または表面に含む相互接続配線基板
    のパネルであって、第１の表面とその第１の表面の反対
    側にあって前記少なくとも一つの導体線材料層に電気的
    に接続された複数の電気的コンタクトを有する第２の表
    面とを有する相互接続配線基板のパネルを形成する過程
    と、 ｂ．前記相互接続配線基板パネルの前記第２の表面にそ
    の第２の表面に複数のウェル領域をそれぞれ形成する複
    数のダムを設ける過程と、 ｃ．前記相互接続配線基板パネルの前記第２の表面に設
    けた前記ダムの形成する前記ウェル領域の一つを各々が
    含み、熱伝導体パネルの第１の表面を前記相互接続配線
    基板パネルの前記第１の表面に前記熱伝導体パネルが前
    記相互接続配線基板パネルの前記第１の表面との間で直
    線的共膨張性を表わすように付着させることによって形
    成したパッケージユニットパネルを形成する過程と、 ｄ．前記パッケージユニットのパネルを、二つ以上のパ
    ッケージを各々が含むストリップ、すなわちその内部ま
    たは表面に少なくとも一つの導体線材料層と少なくとも
    一つの絶縁材料層とを含むパッケージユニットストリッ
    プに分割する過程と、 ｅ．前記集積回路チップを前記パッケージユニットスト
    リップの各パッケージユニットの前記ダムの形成する前
    記ウェル領域の各々の中に、前記集積回路チップの各々
    の第１の表面が前記パッケージユニットストリップの内
    部または表面に形成された前記少なくとも一つの導体線
    材料層にフリップチップ配置で電気的に接続されるよう
    に付着させる過程と、 ｆ．前記パッケージユニットストリップの前記パッケー
    ジユニットの前記ウェル領域を所定レベルまで絶縁封入
    材料により充填する過程と、 ｇ．前記パッケージユニットストリップを個々の集積回
    路デバイスに分割する過程とを含むパッケージ封入集積
    回路デバイス製造方法。
  33. 【請求項３３】 前記相互接続配線基板パネルが単一の
    絶縁材料層と単一の導体線材料層とを備える請求項３２
    記載のパッケージ封入集積回路デバイス製造方法。
  34. 【請求項３４】 前記ダムが前記相互接続配線基板パネ
    ルの前記第２の表面への可塑性樹脂の貼布によって形成
    されている請求項３２記載のパッケージ封入集積回路デ
    バイス製造方法。
  35. 【請求項３５】 前記ダムが前記相互接続配線基板パネ
    ルの前記第２の表面へのテープの貼布によって形成され
    ている請求項３２記載のパッケージ封入集積回路デバイ
    ス製造方法。
  36. 【請求項３６】 パッケージ封入集積回路デバイスを製
    造する方法であって、 ａ．少なくとも一つの導体線材料層と少なくとも一つの
    絶縁材料層とを内部または表面に含む相互接続配線基板
    のパネルであって、第１の表面とその第１の表面の反対
    側にあって前記少なくとも一つの導体線材料層に電気的
    に接続された複数の電気的コンタクトを有する第２の表
    面とを有する相互接続配線基板のパネルを形成する過程
    と、 ｂ．前記相互接続配線基板パネルの前記第２の表面にウ
    ェル領域を形成する過程と、 ｃ．前記相互接続配線基板パネルの中の前記ウェル領域
    の一つを各々が含み、熱伝導体パネルの第１の表面を前
    記相互接続配線基板パネルの第１の表面に前記熱伝導体
    パネルが前記相互接続配線基板パネルの前記第１の表面
    との間で直線的共膨張性を表わすように付着させること
    によって形成したパッケージユニットのパネルを形成す
    る過程と、 ｄ．前記パッケージユニットパネルを、各々がその内部
    または表面に少なくとも一つの導体線材料層と少なくと
    も一つの絶縁材料層とを含む個別のパッケージユニット
    に分割する過程と、 ｅ．前記集積回路チップを前記パッケージユニットの前
    記ウェル領域の各々の中に、前記集積回路チップの各々
    の第２の表面が前記ウェル領域の各々の底部にある前記
    熱伝導体パネルの前記第１の表面の一部に付着した状態
    で付着させる過程と、 ｆ．前記集積回路チップと前記パッケージユニットの内
    部または表面の前記少なくとも一つの導体線材料層との
    間の電気的接続を複数の導電性ボンディングワイヤで形
    成する過程と、 ｇ．前記パッケージユニットの前記ウェル領域を所定レ
    ベルまで絶縁封入材料により充填する過程とを含むパッ
    ケージ封入集積回路デバイス製造方法。
  37. 【請求項３７】 パッケージ封入集積回路デバイスを製
    造する方法であって、ａ．少なくとも一つの導体線材料
    層と少なくとも一つの絶縁材料層とを内部または表面に
    含む相互接続配線基板のパネルであって、第１の表面と
    その第１の表面の反対側にあって前記少なくとも一つの
    導体線材料層に電気的に接続された複数の電気的コンタ
    クトを有する第２の表面とを有する相互接続配線基板の
    パネルを形成する過程と、 ｂ．前記相互接続配線基板パネルの前記第２の表面にウ
    ェル領域を形成する過程と、 ｃ．前記相互接続配線基板パネルの中の前記ウェル領域
    の一つを各々が含み、熱伝導体パネルの第１の表面を前
    記相互接続配線基板パネルの第１の表面に前記熱伝導体
    パネルが前記相互接続配線基板パネルの前記第１の表面
    との間で直線的共膨張性を表わすように付着させること
    によって形成したパッケージユニットのパネルを形成す
    る過程と、 ｄ．前記パッケージユニットパネルを、各々がその内部
    または表面に少なくとも一つの導体線材料層と少なくと
    も一つの絶縁材料層とを含む個別のパッケージユニット
    に分割する過程と、 ｅ．前記集積回路チップを前記パッケージユニットの前
    記ウェル領域の各々の中に、前記集積回路チップの各々
    の第１の表面が前記パッケージユニットの内部または表
    面に形成した前記少なくとも一つの導体線材料層にフリ
    ップチップ配置で電気的に接続されるように付着させる
    過程と、 ｆ．前記パッケージユニットの前記ウェル領域を所定レ
    ベルまで絶縁封入材料により充填する過程とを含むパッ
    ケージ封入集積回路デバイス製造方法。
  38. 【請求項３８】 パッケージ封入集積回路デバイスを製
    造する方法であって、 ａ．少なくとも一つの導体線材料層と少なくとも一つの
    絶縁材料層とを内部または表面に含む相互接続配線基板
    のパネルであって、第１の表面とその第１の表面の反対
    側にあって前記少なくとも一つの導体線材料層に電気的
    に接続された複数の電気的コンタクトを有する第２の表
    面とを有する相互接続配線基板のパネルを形成する過程
    と、 ｂ．前記相互接続配線基板パネルの前記第２の表面にそ
    の第２の表面に複数のウェル領域をそれぞれ形成する複
    数のダムを設ける過程と、 ｃ．前記相互接続配線基板パネルの前記第２の表面に設
    けた前記ダムの形成する前記ウェル領域の一つを各々が
    含み、熱伝導体パネルの第１の表面を前記相互接続配線
    基板パネルの前記第１の表面に前記熱伝導体パネルが前
    記相互接続配線基板パネルの前記第１の表面との間で直
    線的共膨張性を表わすように付着させることによって形
    成したパッケージユニットのパネルを形成する過程と、 ｄ．前記パッケージユニットのパネルを、その内部また
    は表面に少なくとも一つの導体線材料層と少なくとも一
    つの絶縁材料層とを各々が含む個別のパッケージユニッ
    トに分割する過程と、 ｅ．前記集積回路チップを前記パッケージユニットの前
    記ダムの形成する前記ウェル領域の各々の中に、前記集
    積回路チップの各々の第１の表面が前記パッケージユニ
    ットの内部または表面に形成された前記少なくとも一つ
    の導体線材料層にフリップチップ配置で電気的に接続さ
    れるように付着させる過程と、 ｆ．前記パッケージユニットの前記ウェル領域を所定レ
    ベルまで絶縁封入材料により充填する過程とを含むパッ
    ケージ封入集積回路デバイス製造方法。
JP7141179A 1994-05-16 1995-05-16 熱伝導体を備える玉格子アレー集積回路パッケージ Pending JPH07321250A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/245,146 US5583378A (en) 1994-05-16 1994-05-16 Ball grid array integrated circuit package with thermal conductor
US08/245,146 1994-05-16

Publications (1)

Publication Number Publication Date
JPH07321250A true JPH07321250A (ja) 1995-12-08

Family

ID=22925475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7141179A Pending JPH07321250A (ja) 1994-05-16 1995-05-16 熱伝導体を備える玉格子アレー集積回路パッケージ

Country Status (2)

Country Link
US (1) US5583378A (ja)
JP (1) JPH07321250A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810654A1 (en) * 1996-05-31 1997-12-03 International Business Machines Corporation Ball grid array package with substrate having no through holes or via interconnections
WO1998025301A1 (en) * 1996-12-02 1998-06-11 Minnesota Mining And Manufacturing Company Tab tape ball grid array package with vias laterally offset from solder ball bond sites
KR100456482B1 (ko) * 1997-12-29 2005-01-17 삼성전자주식회사 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
CN1046462C (zh) * 1994-03-31 1999-11-17 揖斐电株式会社 电子部件搭载装置
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US6150716A (en) * 1995-01-25 2000-11-21 International Business Machines Corporation Metal substrate having an IC chip and carrier mounting
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
US6734545B1 (en) 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
TW382736B (en) * 1996-04-18 2000-02-21 Eastern Kk Circuit board for a semiconductor device and method of making the same
US6351389B1 (en) * 1996-05-07 2002-02-26 Sun Microsystems, Inc. Device and method for packaging an electronic device
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
KR970059825A (ko) * 1997-01-25 1997-08-12 안승균 카메라용 필터를 고정하는 장치
US6031283A (en) * 1996-09-09 2000-02-29 Intel Corporation Integrated circuit package
US5787575A (en) * 1996-09-09 1998-08-04 Intel Corporation Method for plating a bond finger of an intergrated circuit package
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5808870A (en) * 1996-10-02 1998-09-15 Stmicroelectronics, Inc. Plastic pin grid array package
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5912316A (en) * 1996-11-08 1999-06-15 Johnson Matthey, Inc. Flexible interpenetrating networks formed by epoxy-cyanate ester compositions via a polyamide
US5847935A (en) * 1996-12-16 1998-12-08 Sarnoff Corporation Electronic circuit chip package
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
SG67384A1 (en) * 1997-04-10 1999-09-21 Texas Instr Singapore Pte Ltd Integrated circuit package and flat plate molding process for integrated circuit package
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US6323065B1 (en) 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US5834839A (en) * 1997-05-22 1998-11-10 Lsi Logic Corporation Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
US6395582B1 (en) 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6168975B1 (en) 1998-06-24 2001-01-02 St Assembly Test Services Pte Ltd Method of forming extended lead package
US6114770A (en) * 1998-07-22 2000-09-05 Micron Technology, Inc. Low profile semiconductor package
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
CA2344663A1 (en) 1998-10-14 2000-04-20 3M Innovative Properties Company Tape ball grid array with interconnected ground plane
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration
KR20000032827A (ko) * 1998-11-18 2000-06-15 구자홍 다층 회로기판의 접점부 형성방법
US6354850B1 (en) 1998-12-15 2002-03-12 Fci Americas Technology, Inc. Electrical connector with feature for limiting the effects of coefficient of thermal expansion differential
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US6600364B1 (en) 1999-01-05 2003-07-29 Intel Corporation Active interposer technology for high performance CMOS packaging application
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US6052045A (en) * 1999-03-12 2000-04-18 Kearney-National, Inc. Electromechanical switching device package with controlled impedance environment
US6219254B1 (en) * 1999-04-05 2001-04-17 Trw Inc. Chip-to-board connection assembly and method therefor
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6384471B1 (en) * 1999-05-10 2002-05-07 Bull S.A. Pbga package with integrated ball grid
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3368870B2 (ja) * 1999-06-25 2003-01-20 日本電気株式会社 パッケージ基板及びこれを備えた半導体装置
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
US6255143B1 (en) 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
GB2358957B (en) * 1999-10-27 2004-06-23 Ibm Ball grid array module
JP2001144230A (ja) * 1999-11-11 2001-05-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6329220B1 (en) 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6214650B1 (en) 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection
US6362972B1 (en) * 2000-04-13 2002-03-26 Molex Incorporated Contactless interconnection system
US6612852B1 (en) 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
TW445558B (en) * 2000-04-14 2001-07-11 Via Tech Inc Manufacturing method for cavity-down plastic ball grid array package substrate
USRE38381E1 (en) 2000-07-21 2004-01-13 Kearney-National Inc. Inverted board mounted electromechanical device
US6559537B1 (en) 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
AU2001294934A1 (en) * 2000-09-29 2002-04-08 Cielo Communications, Inc. High speed optical subassembly with ceramic carrier
WO2002045164A2 (en) 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6906414B2 (en) 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
KR100393098B1 (ko) * 2000-12-26 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지용 부자재의 패턴층 형성 방법
US6853070B2 (en) 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
US6660559B1 (en) 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
US6562656B1 (en) 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
DE10153211A1 (de) * 2001-10-31 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
ATE373869T1 (de) * 2002-03-08 2007-10-15 Kearney National Inc Relaisformgehäuse zur oberflächenanbringung und verfahren zu seiner herstellung
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
US20040065933A1 (en) * 2002-10-08 2004-04-08 Foong Chee Seng Flip chip optical and imaging sensor device
TWI220782B (en) * 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
TWI231579B (en) * 2002-12-31 2005-04-21 Advanced Semiconductor Eng Flip chip package
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
US7628617B2 (en) 2003-06-11 2009-12-08 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US8584353B2 (en) * 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US6833619B1 (en) * 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
US7116557B1 (en) * 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
EP1695387A4 (en) * 2003-12-10 2009-07-29 Univ California Office Of The SUBSTRATE WITH LITTLE TRANSMISSION FOR INTEGRATED MIX SIGNAL CIRCUITS
JP4892684B2 (ja) * 2004-01-12 2012-03-07 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノスケール電気リソグラフィー法
TWI239583B (en) * 2004-05-12 2005-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7071556B2 (en) * 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
US7453141B2 (en) * 2005-02-18 2008-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device package, method of manufacturing the same, and semiconductor device
KR100725517B1 (ko) * 2005-08-08 2007-06-07 삼성전자주식회사 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
CN1971897B (zh) * 2005-11-24 2010-05-26 鸿富锦精密工业（深圳）有限公司 球格阵列布线架构
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
TWI340010B (en) * 2006-08-04 2011-04-01 Everlight Electronics Co Ltd Circuit board with cooling functionality
US20080032454A1 (en) * 2006-08-07 2008-02-07 Matthew Romig Thermally Enhanced BGA Package Substrate Structure and Methods
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
TWI352406B (en) * 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
US7948093B2 (en) * 2006-12-28 2011-05-24 Samgsung Electronics Co., Ltd. Memory IC package assembly having stair step metal layer and apertures
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7786579B2 (en) * 2007-05-23 2010-08-31 International Business Machines Corporation Apparatus for crack prevention in integrated circuit packages
US8053281B2 (en) * 2007-12-06 2011-11-08 Tessera, Inc. Method of forming a wafer level package
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8349653B2 (en) * 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
TWI442526B (zh) * 2010-09-17 2014-06-21 Subtron Technology Co Ltd 導熱基板及其製作方法
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US8829692B2 (en) * 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
TWI523587B (zh) * 2012-12-14 2016-02-21 相互股份有限公司 封裝基板與電子組裝體
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9034694B1 (en) * 2014-02-27 2015-05-19 Freescale Semiconductor, Inc. Embedded die ball grid array package
US9847317B2 (en) * 2014-07-08 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
KR102468259B1 (ko) * 2015-03-06 2022-11-18 삼성전자주식회사 회로 소자 패키지, 그 제조방법 및 그 제조장치
TWI595606B (zh) * 2015-11-23 2017-08-11 精材科技股份有限公司 晶片封裝體及其製造方法
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10372182B2 (en) 2017-01-13 2019-08-06 International Business Machines Corporation Reducing thermal cycling fatigue
EP3439028A1 (de) * 2017-08-03 2019-02-06 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter
CN112714539A (zh) * 2019-10-24 2021-04-27 伟创力有限公司 电子组件及制造电子组件的方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
JPS61287152A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Works Ltd 電子素子用チツプキヤリアの製造方法
JPS63143849A (ja) * 1986-12-08 1988-06-16 Fujitsu Ten Ltd 半導体装置の封止方法
JPS63174341A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 半導体装置
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4849856A (en) * 1988-07-13 1989-07-18 International Business Machines Corp. Electronic package with improved heat sink
US4970579A (en) * 1988-09-21 1990-11-13 International Business Machines Corp. Integrated circuit package with improved cooling means
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5057969A (en) * 1990-09-07 1991-10-15 International Business Machines Corporation Thin film electronic device
US5115964A (en) * 1990-09-07 1992-05-26 International Business Machines Corporation Method for bonding thin film electronic device
US5294750A (en) * 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5136366A (en) * 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH04256342A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体パッケージ
US5153385A (en) * 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JPH05102337A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 配線基板
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
US5280193A (en) * 1992-05-04 1994-01-18 Lin Paul T Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810654A1 (en) * 1996-05-31 1997-12-03 International Business Machines Corporation Ball grid array package with substrate having no through holes or via interconnections
US5966803A (en) * 1996-05-31 1999-10-19 International Business Machines Corporation Ball grid array having no through holes or via interconnections
WO1998025301A1 (en) * 1996-12-02 1998-06-11 Minnesota Mining And Manufacturing Company Tab tape ball grid array package with vias laterally offset from solder ball bond sites
KR100456482B1 (ko) * 1997-12-29 2005-01-17 삼성전자주식회사 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
US5583378A (en) 1996-12-10

Similar Documents

Publication Publication Date Title
JPH07321250A (ja) 熱伝導体を備える玉格子アレー集積回路パッケージ
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7259457B2 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
US6856007B2 (en) High-frequency chip packages
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7615415B2 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
US6956741B2 (en) Semiconductor package with heat sink
EP1524690B1 (en) Semiconductor package with heat spreader
TWI419243B (zh) 一種積體電路封裝體及其製造方法
JPH0846085A (ja) 半導体装置及びその製造方法
US20070205495A1 (en) Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means
KR20030018642A (ko) 스택 칩 모듈
KR20050044925A (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
JP2019071412A (ja) チップパッケージ
KR20050014676A (ko) 회로 모듈
JP3776637B2 (ja) 半導体装置
US20050121759A1 (en) Semiconductor package with a chip on a support plate
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
JP3450477B2 (ja) 半導体装置及びその製造方法
KR100244090B1 (ko) 패키지형 집적회로장치와 그 제조방법
TW200826261A (en) Thermally enhanced BGA package apparatus & method
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3058142B2 (ja) 半導体装置とその製造方法
KR20060006431A (ko) 열 방출 능력이 개선된 칩 패키지