KR20060006431A - 열 방출 능력이 개선된 칩 패키지 - Google Patents

열 방출 능력이 개선된 칩 패키지 Download PDF

Info

Publication number
KR20060006431A
KR20060006431A KR1020040055463A KR20040055463A KR20060006431A KR 20060006431 A KR20060006431 A KR 20060006431A KR 1020040055463 A KR1020040055463 A KR 1020040055463A KR 20040055463 A KR20040055463 A KR 20040055463A KR 20060006431 A KR20060006431 A KR 20060006431A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
groove
carrier
bonding wire
package
Prior art date
Application number
KR1020040055463A
Other languages
English (en)
Inventor
김평완
윤태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040055463A priority Critical patent/KR20060006431A/ko
Publication of KR20060006431A publication Critical patent/KR20060006431A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

열 방출 능력이 개선된 칩 패키지(chip package)를 제시한다. 본 발명에 따르면, 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩, 홈을 채우는 열전도성 필러(filler), 및 필러의 표면과 접촉하되 반도체 칩의 표면을 덮게 연장된 패키지 봉지부를 포함하는 칩 패키지를 제시한다.
패키지, 열 방출, 노치, 홈, 필러,

Description

열 방출 능력이 개선된 칩 패키지{Chip package having improved heat dissipating ability}
도 1은 본 발명의 실시예에 따른 비활성면인 뒷면에 홈을 구비하는 반도체 칩을 설명하기 위해서 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 LOC TSOP(Lead On Chip Thin Small Outline Package) 형태의 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 LOC(Board On Chip) BGA(Ball Grid Array) 형태의 패키지의 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 4는 본 발명의 실시예에 따른 비활성면인 뒷면에 홈을 채우는 필러(filler)를 구비하는 반도체 칩을 설명하기 위해서 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 BGA 형태의 패키지의 다른 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 6은 본 발명의 실시예에 따른 LOC BGA 형태의 패키지의 다른 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 7은 본 발명의 실시예에 따라 비활성면인 뒷면 모서리에 형성된 홈을 채우는 필러를 구비하는 반도체 칩을 설명하기 위해서 개략적으로 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 WBGA(Widow Ball Grid Array) 형태의 패키 지의 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 9 내지 도 11은 본 발명의 실시예에 따른 반도체 칩의 뒷면에 홈을 형성하는 과정을 설명하기 위해 공정 순서에 따라 개략적으로 도시한 사시도들이다.
도 12는 본 발명의 실시예에 따른 홈에 필러가 채워진 웨이퍼로부터 개별 반도체 칩들을 분리하는 과정을 설명하기 위해 개략적으로 도시한 사시도이다.
도 13은 본 발명의 실시예에 따른 웨이퍼로부터 모서리에 필러가 위치하도록 개별 반도체 칩을 분리하는 과정을 설명하기 위해 개략적으로 도시한 사시도이다.
도 14 내지 도 19는 본 발명의 실시예에 따른 반도체 칩의 뒷면에 형성된 홈들의 형태들을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 20 내지 도 25는 본 발명의 실시예에 따른 반도체 칩의 뒷면에 형성된 홈들의 평면 배치들을 설명하기 위해서 개략적으로 도시한 평면도들이다.
도 26 내지 도 31은 본 발명의 실시예에 따른 반도체 칩의 뒷면에 도입된 필러들의 평면 배치들을 설명하기 위해서 개략적으로 도시한 평면도들이다.
본 발명은 집적회로 칩 패키지(chip package)에 관한 것으로, 특히, 열 방출 능력이 개선된 반도체 칩 패키지에 관한 것이다.
현재, 반도체 제조 기술 분야에는 집적 회로가 집적된 반도체 소자 칩(chip) 또는 집적회로 칩을 패키징(packaging)하는 다양한 방법들이 제시되고 있다. 몇몇 집적회로 칩 패키징 기술은 패키지의 고밀도 집적화를 위해 수십 ㎛의 매우 얇은 두께의 칩을 요구하고 있다.
반도체 칩 패키지는 내부에 반도체 칩 또는 집적회로 칩을 도입하고, 도입된 반도체 칩을 EMC(Epoxy Molding Compound)와 같은 봉지재(material for encapsulation)를 이용하여 봉지함으로써 형태가 이루어진다. 이러한 봉지재는 몰딩(molding) 등과 같은 과정에 의해서 반도체 칩 주위를 감싸는 형상의 봉지부를 이룬다. 이러한 봉지부는 반도체 칩을 외부 충격 등으로부터 물리적으로 보호하고, 반도체 칩이 외부 오염원으로부터 오염되는 것을 방지하여 보호하는 역할을 한다.
한편, 반도체 칩 패키지를 구성할 때, 반도체 칩으로부터 외부로의 전기적 연결을 위한 리드(lead) 또는 솔더 볼(solder ball), 범프(bump) 등을 반도체 칩에 연결시키기 위해서, 반도체 칩은 리드 프레임(lead frame) 또는 인쇄회로기판(PCB: Printed Circuit Board) 등에 접착제에 의해서 부착될 수 있다. PCB에는 솔더 볼(solder ball)이나 범프(bump) 등이 반도체 칩을 외부 회로에 전기적으로 접속하기 위한 접속 단자로서 도입될 수 있다. 이러한 경우, 반도체 칩은 실질적으로 봉지재 및 접착제에 의해 둘러싸여 봉지되게 된다.
이와 같이 반도체 칩 패키지에서 반도체 칩은 봉지재 또는/ 및 접착제로 둘러싸인 형상으로 구성되므로, 반도체 칩의 동작 시에 칩에 발생되는 열을 반도체 칩을 둘러싸고 있는 봉지재 또는/ 및 접착제를 투과하여 외부로 발산되게 된다. 반도체 칩에 발생된 열은 봉지재와 반도체 칩의 접촉 계면을 지나 봉지재로 전달되어 외부로 소산되게 된다.
따라서, 반도체 칩에 발생된 열이 외부로 전달되어 소산되는 효율을 높여 열 특성 측면에서 열 방출을 원활하게 하려면, 우선적으로 반도체 칩과 봉지재가 접촉하는 계면의 면적을 증가시키는 것이 요구된다. 접촉 계면이 증가되면 반도체 칩으로부터 이에 접촉하는 봉지재로 열이 더 많이 전달될 수 있어, 결국 열 방출 효과가 높아지게 된다. 그런데, 반도체 칩 패키지에서의 반도체 칩의 모양은 대개 직육면체 형상이므로, 외부의 봉지재와 접촉하는 계면은 이러한 직육면체 형상의 표면에 제한되기 마련이다. 따라서, 열 방출 효율은 제한적이기 마련이다.
제한된 계면 면적에서 열 방출 효율을 높이려면 반도체 칩 패키지의 두께가 얇게 하는 방안이 고려될 수 있다. 그러나, 반도체 칩 패키지의 두께를 얇게 하려면, 우선적으로 반도체 칩의 두께를 얇게 가공하는 것이 선행되어야 한다. 그런데, 반도체 칩의 두께를 얇게 할 경우, 반도체 칩의 기계적 강도가 낮아지는 원하지 않는 문제가 발생될 수 있다. 따라서, 반도체 칩의 두께를 얇게 하려면, 먼저 반도체 칩의 기계적 강도를 보상해줄 기술적인 방안이 먼저 마련되어야 한다. 이와 같은 제약에 의해서, 반도체 칩 패키지의 두께가 얇게 하여 열 방출 효과를 높이려는 방안에는 제약이 있게 된다.
그러므로, 반도체 칩 패키지에서 반도체 칩에 발생된 열을 외부로 효과적으로 전달하여 소산하기 위해서, 반도체 칩 패키지의 열 방출 특성을 향상시킬 수 있는 방안에 대해서 많은 연구가 수행되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 칩에 발생된 열을 패키지 외부로 효과적으로 전달하여 소산하기 위해서 열 방출 능력이 개선된 반도체 칩 패키지를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 열 방출 능력이 개선된 반도체 칩 패키지를 제시한다.
상기 반도체 칩 패키지는 상기 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩, 상기 홈을 채우는 열전도성 필러(filler), 및 상기 필러의 표면과 접촉하되 상기 반도체 칩의 표면을 덮게 연장된 패키지 봉지부를 포함할 수 있다.
또는, 상기 반도체 칩 패키지는, 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩, 및 상기 홈을 채우되 상기 반도체 칩의 표면을 덮는 패키지 봉지부를 포함할 수 있다.
여기서, 상기 반도체 칩 패키지는, 상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면의 일부가 부착되는 캐리어부(carrier part), 상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire), 및 상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자를 더 포함할 수 있다.
이때, 봉지부는 상기 반도체 칩의 상기 캐리어부의 오프닝부에 노출되는 표 면 및 상기 본딩 와이어를 덮고 상기 반도체 칩의 측면 및 상기 반도체 칩의 뒷면 표면을 덮어 밀봉하는 형상으로 형성된 것일 수 있다.
또는, 상기 반도체 칩 패키지는, 상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 리드 프레임(lead frame), 및 상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 리드 프레임의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 리드 프레임 상으로 인출되는 본딩 와이어(bonding wire)를 더 포함할 수 있다.
이때, 상기 봉지부는 상기 본딩 와이어 및 상기 반도체 칩의 표면을 덮어 밀봉하는 형상으로 형성된 것일 수 있다.
상기 반도체 칩 패키지는 상기 봉지부와 상기 반도체 칩의 표면 사이에 상기 홈을 채우는 열전도성 필러를 더 포함할 수 있다.
또는, 상기 반도체 칩 패키지는, 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩, 상기 홈을 채우는 열전도성 필러(filler), 상기 반도체 칩의 뒷면이 부착되는 캐리어부(carrier part), 상기 캐리어부와 상기 반도체 칩의 뒷면 사이에 도입되어 상기 필러의 표면을 덮게 연장된 접착층, 상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 반도체 칩 상으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire), 상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자, 및 상기 캐리어부 상에 접촉되되 상기 반도체 칩 및 상기 본딩 와이어를 덮어 밀봉하는 봉지부를 포함할 수 있다.
또는, 상기 반도체 칩 패키지는, 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩, 상기 홈을 채우는 열전도성 필러(filler), 상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 캐리어부(carrier part), 상기 반도체 칩의 앞면 일부 상에 상기 캐리어부를 부착시키는 접착층, 상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire), 상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자, 및 상기 반도체 칩의 상기 캐리어의 오프닝부에 노출된 표면 및 상기 본딩 와이어를 덮어 밀봉하고 상기 반도체 칩의 측면 표면 및 상기 반도체 칩의 뒷면 표면을 덮어 밀봉하는 봉지부를 포함할 수 있다.
또는, 상기 반도체 칩 패키지는, 회로 패턴이 형성된 앞면에 반대되는 뒷면의 모서리부를 따라 형성된 홈을 구비하는 반도체 칩, 상기 홈을 채워 상기 반도체 칩의 뒷면의 모서리부를 덮는 필러(filler), 상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 캐리어부(carrier part), 상기 반도체 칩의 앞면 상에 상기 캐리어부를 부착시키는 접착층, 상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부 분으로부터 상기 캐리어 상으로 인출되는 본딩 와이어(bonding wire), 상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자, 및 상기 반도체 칩의 상기 캐리어부의 오프닝부에 노출된 표면 및 상기 본딩 와이어를 덮어 밀봉하고 상기 반도체 칩의 측면 표면을 덮어 상기 반도체 칩과 상기 캐리어부 사이를 밀봉하되 상기 반도체 칩의 뒷면 표면을 노출하는 봉지부를 포함할 수 있다.
이때, 상기 반도체 칩 패키지는, 상기 반도체 칩의 뒷면을 가로지르게 형성된 제2홈, 및 상기 제2홈을 채우는 열전도성의 제2필러를 더 포함할 수 있다.
또한, 상기 반도체 칩 패키지는, 다수 개가 상기 반도체 칩의 뒷면을 가로지르게 형성되되 상호 간에 교차되게 형성된 제2홈, 및 상기 제2홈을 채우는 열전도성의 제2필러를 더 포함할 수 있다.
상기 필러는 금속층 또는 레진(resin)에 의해 부착된 금속 입자들을 포함할 수 있다.
상기 필러는 열전도성 폴리머(polymer)를 포함할 수 있다.
상기 봉지부는 상기 반도체 칩의 측면 표면을 덮되 상기 반도체 칩의 측면 표면에 잇대어진 상기 모서리부의 상기 필러의 측면 표면을 덮게 연장되되 상기 반도체 칩의 뒷면 표면에 잇대어진 상기 모서리부의 상기 필러의 표면을 노출하는 것일 수 있다.
본 발명에 따르면, 반도체 칩에 발생된 열을 패키지 외부로 효과적으로 전달하여 소산하기 위해서 열 방출 능력이 개선된 반도체 칩 패키지를 제공할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는 패키지의 열 방출 능력을 높이기 위해서, 반도체 칩의 뒷면에 홈 또는 노치(notch)를 도입하고, 이러한 홈에 금속성 필러를 도입하는 바를 제시한다. 반도체 패키지 내부의 칩은 EMC나 봉지재 등으로 둘러싸이게 된다. 회로 패턴이 형성되는 칩의 활성면(active surface)에 반대되는 비활성면이 칩의 뒷면에 1개 또는 여러 개의 홈 또는 노치를 가공할 수 있다.
이에 따라, 외부 봉지재료와 반도체 칩과의 접촉 계면을 증가시켜 열 특성 측면에서 열 방출을 원활하게 할 수 있다. 또한, 부가적으로, 계면 접착력을 증가시킴으로써 패키지의 신뢰성 특성을 향상시키는 효과를 구현할 수 있다. 홈 또는 노치 안에 금속성 또는 열전도성 폴리머(polymer)를 채워 필러(filler)를 형성함으로써, 패키지의 열 방출 특성을 향상시키거나 계면 접착력을 향상시킬 수 있다.
또한, 홈 또는/및 필러가 반도체 칩의 모서리(chip edge)에 위치하게 함으로써, WBGA(Window Ball Grid Array)와 같이 칩 모서리가 노출되어 있는 패키지에서, 외부 충격으로부터 칩을 더 확실하게 보호할 수 있다. 이는 홈을 금속성 필러 등으로 채울 경우, 반도체 칩의 기계적 강도를 향상시킬 수 있기 때문이다. 일반적으 로, WBGA와 같은 패키지에서 칩 뒷면이 노출되는 경우, 외부 충격에 의해서 칩 모서리가 깨지는 불량에 취약하다. 이러한 칩 모서리가 깨지는 불량은 칩 모서리가 필러로 덮이게 함으로써 효과적으로 방지되게 된다.
도 1은 본 발명의 실시예에 따라 비활성면인 뒷면(15)에 홈(17)을 구비하는 반도체 칩(10)을 설명하기 위해서 개략적으로 도시한 도면이다.
도 1을 참조하면, 회로 패턴을 포함하는 활성층(active layer: 13)이 구비된 앞면(11)에 반대되는 뒷면(15), 즉, 비활성면에 홈(17) 또는 노치(notch)를 구비하는 반도체 칩(10)을 마련한다. 반도체 칩(10)의 뒷면에 도입되는 홈(17)은 반도체 칩(10)이 웨이퍼로부터 분리되기 이전에 절삭 블레이드(saw blade)를 이용하여 가공될 수 있다.
이와 같이 뒷면(15)에 홈(17)을 구비한 반도체 칩(10)은 다양한 칩 패키지에 도입될 수 있다. 이때, 반도체 칩(10)을 봉지하는 봉지부는 홈(17)을 채우도록 도입된다. 즉, 반도체 칩(10)과 반도체 칩(10)을 봉지하는 봉지부와의 계면이 홈(17) 영역에도 연장되어, 홈(17)에 의해 계면의 면적이 확장되도록 한다.
도 2는 본 발명의 실시예에 따른 LOC TSOP(Lead On Chip Thin Small Outline Package) 형태의 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2를 참조하면, 도 1에 제시된 바와 같이 홈(217)이 뒷면(215)에 구비된 반도체 칩(210)을 도입한다. 반도체 칩(210)은 활성층(213)이 구비된 앞면(211)에 반대되는 뒷면(215), 즉, 비활성면에 홈(217) 또는 노치를 구비한다.
반도체 칩(210)의 앞면에 반도체 칩(210)의 가운데 표면 부분을 노출하는 오 프닝(opening)부를 가지는 리드 프레임(230)이 도입된다. 리드 프레임(230)에 반도체 칩(210)의 앞면 일부가 접착층(250)에 의해서 부착된다. 접착층(250)은 접착제 또는 접착 필름(adhesive film) 형태로 도입될 수 있다. 반도체 칩(210)을 전기적으로 외부와 연결시키기 위해 리드 프레임(230)의 오프닝부를 통해 반도체 칩(210)의 가운데 표면 부분으로부터 리드 프레임(230) 상으로 인출되는 본딩 와이어(bonding wire:270)가 와이어 본딩(wire bonding) 등에 의해서 형성된다.
이러한 본딩 와이어(270) 및 반도체 칩(210)의 표면을 덮어 밀봉하는 형상으로 몰딩(molding)된 봉지부(290)가 형성된다. 봉지부(290)는 EMC 등과 같은 봉지재의 몰딩에 의해서 형상이 형성된다. 이와 같이 하여 LOC TSOP 형태의 반도체 칩 패키지가 형성된다.
이때, 홈(217)은 반도체 칩(210)과 반도체 칩(210)을 봉지하는 봉지부(290)와의 계면을 증대시키는 효과를 제공한다. 홈(217)에 의해 반도체 칩(210)과 EMC 등으로 이루어지는 봉지부(290)와의 계면이 증대됨에 따라, 이러한 계면을 통해 반도체 칩(210)으로부터 봉지재로의 열의 전달이 더 효율적으로 이루어지게 된다. 따라서, 봉지부(290)를 이루는 EMC와 같은 봉지재를 가로지르는 경로를 따른 패키지의 열 방출 효율이 증대되게 된다.
더욱이, 반도체 칩(210)과 봉지부(290)와의 계면을 증대는 반도체 칩(210)과 봉지부(290)와의 접착력의 증대를 구현하게 된다. 이에 따라, 반도체 칩(210)과 봉지부(290)와의 접착력의 증대는 결국 패키지의 기계적 강도의 증대 효과를 얻게 되고, 이에 따라, 봉지부(290)의 두께를 더 얇게 줄일 수 있게 된다. 이와 같이 반도 체 칩(210)과 봉지부(290)와의 계면에서부터 외부까지의 거리가 줄어들게 되면, 결국, 열이 전달되는 경로의 길이가 줄어드는 효과를 구현하게 되므로, 패키지의 열 방출 효과를 높일 수 있게 된다.
도 3은 본 발명의 실시예에 따른 LOC(Board On Chip) BGA(Ball Grid Array) 형태의 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 3을 참조하면, 도 1에 제시된 바와 같이 홈(317)이 뒷면(315)에 구비된 반도체 칩(310)을 도입한다. 반도체 칩(310)은 활성층(313)이 구비된 앞면(311)에 반대되는 뒷면(315), 즉, 비활성면에 홈(317) 또는 노치를 구비한다.
반도체 칩(310)의 앞면에 반도체 칩(310)의 가운데 표면 부분을 노출하는 오프닝부를 가지는 캐리어부(carrier part: 330)가 도입된다. 캐리어부(330)는 인쇄회로기판(PCB)나 연성 인쇄회로기판 또는 회로가 인쇄된 테이프(tape)와 같이 반도체 칩(310)이 실장되는 캐리어를 의미한다. 반도체 칩(310)의 앞면의 일부는 접착층(350)에 의해서 캐리어부(330)에 부착된다. 접착층(350)은 접착 필름 등일 수 있다.
반도체 칩(310)을 전기적으로 외부와 연결시키기 위해 캐리어부(330)의 오프닝부를 통해 반도체 칩(310)의 가운데 표면 부분으로부터 캐리어부(330) 상으로 인출되게 본딩 와이어(370)가 와이어 본딩된다. 본딩 와이어(370)는 실질적으로 반도체 칩(310)의 가운데 표면 부위에 마련된 칩 패드(chip pad; 도시되지 않음)들과 캐리어부(330) 상에 마련된 연결 패드들(도시되지 않음) 사이를 전기적으로 연결시키는 역할을 한다. 이때, 본딩 와이어(370)들이 반도체 칩(310)의 가운데 부위에 위치하게 되어 몰딩 등의 공정 등에 유리한 이점을 제공한다.
캐리어부(330)에는 본딩 와이어(370)를 통해 반도체 칩(310)을 외부로 전기적으로 접속시키기 위해 실장된 접속 단자(335)를 구비한다. 접속 단자(335)는 캐리어부(330)에 준비된 회로(도시되지 않음)에 의해서 본딩 와이어(370)에 전기적으로 연결되어, 반도체 칩(310)을 외부와 전기적으로 연결하게 된다. 이러한 접속 단자(335)는 BGA 패키지에서의 솔더 볼(solder ball)일 수 있다.
봉지부(390)는 반도체 칩(310)의 캐리어부(330)의 오프닝부에 노출되는 표면 및 본딩 와이어(390)를 덮고, 또한, 반도체 칩(310)의 측면 및 반도체 칩(310)의 뒷면 표면을 덮어 밀봉하는 형상으로 형성된다.
이러한 본 발명의 실시예에 따른 패키지는 홈(317)이 패키지를 위한 봉지부(390)에 접촉하게 도입되는 한 TBGA(Tape Ball Grid Array) 또는 FBGA(Fine Pitch Ball Grid Array) 형태의 패키지에도 적용될 수 있다.
도 4는 본 발명의 실시예에 따라 비활성면인 뒷면(415)에 홈(417)을 채우는 필러(419)를 구비하는 반도체 칩(410)을 설명하기 위해서 개략적으로 도시한 도면이다.
도 4를 참조하면, 회로 패턴을 포함하는 활성층(413)이 구비된 앞면(411)에 반대되는 뒷면(415), 즉, 비활성면에 홈(417) 또는 노치를 구비하는 반도체 칩(410)을 마련한다. 이와 같은 뒷면(415)에 마련된 홈(417)을 채우게 필러(419)를 도입한다. 필러(419)는 열전도성이 봉지재 등에 비해 상대적으로 높은 금속층 또는 금속 입자들이 레진(resin)에 의해서 결합되고 있는 층을 포함하여 형성될 수 있 다. 또는 열전도성이 봉지재 등에 비해 상대적으로 높은 폴리머(polymer) 등으로 필러(419)를 형성할 수 있다.
도 5는 본 발명의 실시예에 따른 BGA 형태의 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 5를 참조하면, 도 4에 제시된 바와 같이 홈(517)을 채우는 필러(419)가 뒷면(515)에 구비된 반도체 칩(510)을 도입한다. 반도체 칩(510)은 활성층(513)이 구비된 앞면(511)에 반대되는 뒷면(515), 즉, 비활성면에 홈(517) 또는 노치를 채우는 필러(519)를 구비한다.
반도체 칩(510)의 뒷면(515)에 캐리어부(530)가 부착되고, 캐리어부(530)와 반도체 칩(510)의 뒷면 사이에 필러(519)의 표면을 덮게 접착층(550)이 도입된다. 반도체 칩(510)을 전기적으로 외부와 연결시키기 위해 반도체 칩(510) 상으로부터 캐리어부(530) 상으로 인출되는 본딩 와이어(570)가 도입되고, 본딩 와이어(570)를 통해 반도체 칩(510)을 외부로 전기적으로 접속시키기 위해 캐리어부(530) 상에 솔더 볼 형태로 접속 단자(535)가 실장된다. 봉지부(590)는 캐리어부(530) 상에 접촉되되 반도체 칩(510) 및 본딩 와이어(570)를 덮어 밀봉하게 형성된다.
이러한 도 5에 제시된 본 발명의 실시예에 따른 패키지는 홈(517)을 채우는 필러(519)가 도입되는 한 TBGA(Tape Ball Grid Array) 또는 FBGA(Fine Pitch Ball Grid Array) 형태의 패키지에도 적용될 수 있다.
도 6은 본 발명의 실시예에 따른 LOC(Board On Chip) BGA(Ball Grid Array) 형태의 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 6을 참조하면, 도 4에 제시된 바와 같이 홈(617)을 채우는 필러(619)가 뒷면(615)에 구비된 반도체 칩(610)을 도입한다. 반도체 칩(610)은 활성층(613)이 구비된 앞면(611)에 반대되는 뒷면(615), 즉, 비활성면에 홈(617) 또는 노치를 채우는 필러(619)를 구비한다.
반도체 칩(610)의 앞면에 반도체 칩(610)의 가운데 표면 부분을 노출하는 오프닝부를 가지는 캐리어부(630)가 도입된다. 캐리어부(630)는 인쇄회로기판(PCB)나 연성 인쇄회로기판 또는 회로가 인쇄된 테이프(tape)와 같이 반도체 칩(610)이 실장되는 캐리어를 의미한다. 반도체 칩(610)의 앞면의 일부는 접착층(650)에 의해서 캐리어부(630)에 부착된다. 접착층(650)은 접착 필름 등일 수 있다.
도 3에 제시된 바와 마찬가지로, 반도체 칩(610)을 전기적으로 외부와 연결시키기 위해 캐리어부(630)의 오프닝부를 통해 반도체 칩(610)의 가운데 표면 부분으로부터 캐리어부(630) 상으로 인출되게 본딩 와이어(670)가 와이어 본딩된다. 또한, 캐리어부(630)에는 접속 단자(635)가 구비된다.
봉지부(690)는 반도체 칩(610)의 캐리어부(630)의 오프닝부에 노출되는 표면 및 본딩 와이어(690)를 덮고, 또한, 반도체 칩(610)의 측면 및 반도체 칩(610)의 뒷면 표면, 그리고, 필러(619)를 덮어 밀봉하는 형상으로 형성된다.
이러한 본 발명의 실시예에 따른 패키지는 홈(617)을 채우는 필러(519)를 도입하는 한 TBGA(Tape Ball Grid Array) 또는 FBGA(Fine Pitch Ball Grid Array) 형태의 패키지에도 적용될 수 있다.
필러(619)를 금속 또는 폴리머 등으로 도입할 경우, 봉지재(690)와 반도체 칩(610) 간의 접착력 증가를 구현할 수 있을 뿐만 아니라, 반도체 칩(610)에 외부 충격에 의해서 발생할 수 있는 불량을 방지할 수 있다. 필러(519)는 외부 충격을 흡수 완충시키는 역할을 하거나 또는 반도체 칩(610)에 기계적 강도를 보강하는 역할을 한다. 따라서, 반도체 칩(610)의 두께를 더 얇게 도입하는 것을 가능하게 한다.
패키지 제조 분야에서 점차 얇은 두께의 패키지를 요구하고 있는 데, 얇은 두께의 패키지에는 필수적으로 칩의 두께를 얇게 하는 것이 요구된다. 얇은 두께의 칩은 얇은 두께에 의해서 충격에 매우 민감하므로 그 다룸(handling)에 있어 세심한 주의가 요구된다. 그러나, 본 발명의 실시예에서와 같이 필러(619)를 도입함으로써 반도체 칩(610)의 기계적 강도를 강화할 수 있으므로, 충격에 민감한 얇은 칩 및 얇은 두께의 웨이퍼를 마련할 때 이들의 기계적 특성을 향상시킬 수 있다.
반도체 칩(610)이 더 얇게 도입되면, 결국, 패키지 전체의 두께가 얇아지므로 열 방출 효율이 높아지게 된다. 또한, 필러(619)가 봉지재 보다 상대적으로 높은 열전도성을 나타내는 금속 또는 폴리머 등으로 형성될 경우, 반도체 칩(610)과 봉지재(690) 사이의 열전달 효율을 필러(619)가 증대시키는 역할을 할 수 있다.
한편, 필러(619)는 반도체 칩(610)의 뒷면(615) 가운데 도입될 뿐만 아니라 뒷면 모서리(edge) 부분에 도입될 수도 있다.
도 7은 본 발명의 실시예에 따라 비활성면인 뒷면(715) 모서리에 형성된 제1홈(719)을 채우는 제1필러(719)를 구비하는 반도체 칩(710)을 설명하기 위해서 개략적으로 도시한 도면이다.
도 7을 참조하면, 회로 패턴을 포함하는 활성층(713)이 구비된 앞면(711)에 반대되는 뒷면(715), 즉, 비활성면의 모서리부에 제1홈(717) 또는 노치를 구비하는 반도체 칩(710)을 마련한다. 이와 같은 뒷면(715) 모서리에 마련된 제1홈(717)을 채우게 제1필러(719)를 도입한다. 물론, 뒷면(715)에는 제2홈(716) 및 이를 채우는 제2필러(718)가 더 형성될 수 있다.
제1 또는/및 제2필러들(419, 418)은 열전도성이 봉지재 등에 비해 상대적으로 높은 금속층 또는 금속 입자들이 레진(resin)에 의해서 결합되고 있는 층을 포함하여 형성될 수 있다. 또는 열전도성이 봉지재 등에 비해 상대적으로 높은 폴리머(polymer) 등으로 제1 또는/및 제2필러(419, 418)를 형성할 수 있다.
도 8은 본 발명의 실시예에 따른 WBGA 형태의 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 8을 참조하면, 도 7에 제시된 바와 같이, 회로 패턴을 포함하는 활성층(813)이 구비된 앞면(811)에 반대되는 뒷면(815), 즉, 비활성면의 모서리부에 홈(817) 또는 노치를 구비하는 반도체 칩(810)을 마련한다. 이와 같은 뒷면(815) 모서리에 마련된 홈(817)을 채우게 필러(819)를 도입한다. 필러(819(는 뒷면(815)의 모서리부를 따라 형성되게 된다.
도 6에 제시된 바와 마찬가지로, 반도체 칩(810)의 가운데 표면 부분을 노출하는 오프닝부를 가지는 캐리어부(830)가 반도체 칩(810)의 앞면에 부착된다. 반도체 칩(810)의 앞면 상에 캐리어부(830)를 부착하는 것은 그 사이에 도입되는 접착층(850)에 의해서 이루어진다. 또한, 반도체 칩(810)을 전기적으로 외부와 연결시 키기 위해 캐리어부(830)의 오프닝부를 통해 반도체 칩(810)의 가운데 표면 부분으로부터 캐리어부(830) 상으로 인출되는 본딩 와이어(870)를 도입한다. 그리고, 캐리어부(830)에는 솔더 볼 형태의 접속 단자(835)가 실장된다.
봉지부(890)는 반도체 칩(810)의 캐리어부(830)의 오프닝부에 노출된 표면 및 본딩 와이어(870)를 덮어 밀봉하고, 반도체 칩(810)의 측면 표면을 덮어 반도체 칩(810)과 상기 캐리어부(830) 사이를 밀봉한다. 봉지부(890)는 반도체 칩(810)의 뒷면 표면을 노출한다. 즉, 봉지부(890)는 반도체 칩(810)의 측면 표면을 덮되 반도체 칩(810)의 측면 표면에 잇대어진 모서리부의 필러(819)의 측면 표면을 덮게 연장된다. 이때, 봉지부(890)는 반도체 칩(810)의 뒷면(815) 표면에 잇대어진 모서리부의 필러(819)의 표면은 노출한다.
WBGA와 같이 패키지 상태에서 칩(810)의 뒷면(815)이 외부로 노출되는 경우, 외부 충격에 의하여 칩(810)의 모서리가 깨지는 불량에 취약하게 되나, 본 발명의 실시예에서는 홈(817)을 모서리부에 도입하고 홈(817)을 필러(819)로 채워 모서리부를 필러(819)로 보호할 수 있다. 필러(819)에 의해 모서리부는 보호되어 외부 충격에 의해서 모서리부가 깨지는 불량을 막을 수 있다.
이와 같은 본 발명의 실시예에서 제시된 반도체 칩의 뒷면에 도입되는 홈은 웨이퍼 상태에서 웨이퍼 뒷면을 절삭 블레이드로 일부 깊이로 절삭함으로써 구현할 수 있다.
도 9는 본 발명의 실시예에 따라 웨이퍼(901)의 뒷면(915)에 홈을 형성하기 위해 절삭 블레이드(905)를 도입하는 과정을 설명하기 위해 개략적으로 도시한 사 시도이다.
도 9를 참조하면, 반도체 칩의 뒷면에 홈을 형성하기 위해서, 웨이퍼 상태에서 웨이퍼(901)의 활성면인 앞면(911)에 반대되는 뒷면(915) 상으로 절삭 블레이드(905)를 도입한다. 절삭 블레이드(905)는 웨이퍼 절단(wafer sawing) 시 사용되는 절삭 블레이드를 이용할 수 있으며, 별도로 고안된 블레이드를 이용할 수도 있다. 이러한 절삭 블레이드(905)를 홈을 가공을 하고자 하는 웨이퍼(905) 뒷면에 위치시킨 후, 고속으로 회전되는 절삭 블레이드(905)를 원하는 깊이 및 경로(path), 간격으로 움직이게 프로그램(program) 한 후 가공을 한다.
도 10은 본 발명의 실시예에 따라 웨이퍼(901)의 뒷면(915)에 형성된 홈(917)을 설명하기 위해 개략적으로 도시한 사시도이다.
도 10을 참조하면, 웨이퍼(901)의 뒷면(915)을 절삭 블레이드(905)로 가공하여 길게 연장되는 다수의 홈(917)을 형성한다.
도 11은 본 발명의 실시예에 따라 웨이퍼(901)로부터 개별 반도체 칩(910)을 분리하는 과정을 설명하기 위해 개략적으로 도시한 사시도이다.
도 11을 참조하면, 웨이퍼(901)의 활성층(913)의 앞면(911)에 반대되는 뒷면(915)에 홈(917)을 형성한 후, 해당 칩 크기로 절삭(sawing)하여 개별 반도체 칩(910)으로 분리한다. 이와 같이 개별 반도체 칩(910)으로 분리되면 여러 가지 패키지로 조립되게 된다.
도 12는 본 발명의 실시예에 따라 홈(1217)에 필러(1219)가 채워진 웨이퍼로부터 개별 반도체 칩(1210)을 분리하는 과정을 설명하기 위해 개략적으로 도시한 사시도이다.
도 12를 참조하면, 웨이퍼 상태에서 웨이퍼의 활성층(1213)의 앞면(1211)에 반대되는 뒷면(1215)에 절삭 블레이드 등을 이용하여 홈(1217)을 형성한 후, 홈(1217)을 채우는 필러(1219)를 형성한다. 이후에, 해당 칩 크기로 절삭하여 개별 반도체 칩(1210)으로 분리한다.
이때, 필러(1219)는 웨이퍼 상태에서 금속 입자들로 레진을 이용하여 홈(1217)을 채우게 하거나, 금속층을 형성하여 홈(1217)을 채우게 하거나 폴리머로 홈(1217)을 채우게 하여 형성될 수 있다. 이때, 금속층 또는 금속 입자와 레진을 이용하여 홈(1217)을 채울 때, 홈(1217)의 표면에 화학적 기상 증착(CVD) 또는 물리적 기상 증착(PVD)을 이용하여 금속층을 증착하는 과정을 선행할 수 있다. 이러한 금속층은 필러(1219)와 홈(1217)의 표면 간의 접착력을 증대시키고 채움 특성을 높이기 위해 도입된다.
한편, 도 12에서는 필러(1219)가 반도체 칩(1210)의 뒷면 가운데 도입된 경우를 묘사하고 있으나, 필러(1219)는 반도체 칩의 모서리에 위치할 수도 있다.
도 13은 본 발명의 실시예에 따라 제1홈(1317)에 제1필러(1319)가 채워진 웨이퍼로부터 개별 반도체 칩(1310)을 분리하는 과정을 설명하기 위해 개략적으로 도시한 사시도이다.
도 13을 참조하면, 웨이퍼 상태에서 웨이퍼의 활성층(1313)의 앞면(1311)에 반대되는 뒷면(1315)에 절삭 블레이드 등을 이용하여 제1홈(1317) 또는/및 제2홈(1316)을 형성한 후, 제1홈(1317)을 채우는 제1필러(1319) 및 제2홈(1316)을 채우 는 제2필러(1318)를 형성한다. 이후에, 제1필러(1319)의 중간으로 절삭 블레이드(905)가 지나게 웨이퍼를 절삭하여, 모서리부에 제1필러(1319)가 위치하는 개별 반도체 칩(1310)으로 분리한다.
한편, 본 발명의 실시예에서 도입되는 홈들은 다음의 도 14 내지 도 19에 제시된 바와 같은 여러 형상으로 형성될 수 있다.
도 14는 본 발명의 실시예에 따라 반도체 칩의 뒷면에 형성되는 사각형의 홈(1417)을 개략적으로 보여준다. 도 15는 본 발명의 실시예에 따라 반도체 칩의 뒷면에 형성되는 "V"자 형 홈(1517)을 개략적으로 보여준다. 도 16은 본 발명의 실시예에 따라 반도체 칩의 뒷면에 형성되는 "U"자 형 홈(1617)을 개략적으로 보여준다. 도 17은 본 발명의 실시예에 따라 반도체 칩의 뒷면에 형성되는 이단 사각형 홈(1717)을 개략적으로 보여준다. 도 18은 본 발명의 실시예에 따라 반도체 칩의 뒷면에 형성되는 이단 "V" 자 형 홈(1817)을 개략적으로 보여준다. 도 19는 본 발명의 실시예에 따라 반도체 칩의 뒷면에 형성되는 이단 반원형 홈(1917)을 개략적으로 보여준다.
이와 같이 도 14 내지 도 19에 제시된 형태 이외에도 다른 형태로도 홈은 도입될 수 있다.
한편, 이러한 홈은 평면 상에서 볼 때 반도체 칩 영역 내에 여러 개가 여러 형태로 도입될 수 있고, 각각 의 홈의 폭과 깊이는 사용되는 블레이드의 종류에 따라 달라질 수 있다.
도 20은 본 발명의 실시예에 따라 반도체 칩의 뒷면(2015)에 반도체 칩의 모 서리 위치에 형성되는 홈(2017)을 개략적으로 보여준다. 도 21은 본 발명의 실시예에 따라 반도체 칩의 뒷면(2115)에 반도체 칩의 가운데를 지나게 형성되는 홈(2117)을 개략적으로 보여준다. 도 22는 본 발명의 실시예에 따라 반도체 칩의 뒷면(2215)에 반도체 칩의 모서리 위치에서 상호 교차하게 연장된 홈(2217)들을 개략적으로 보여준다. 도 23은 본 발명의 실시예에 따라 반도체 칩의 뒷면(2315)에 반도체 칩을 가로로 길게 가로지게 지나게 형성되는 홈(2317)들을 개략적으로 보여준다. 도 24는 본 발명의 실시예에 따라 반도체 칩의 뒷면(2415)에 반도체 칩을 세로로 길게 가로지게 지나게 형성되는 홈(2417)들을 개략적으로 보여준다. 도 25는 본 발명의 실시예에 따라 반도체 칩의 뒷면(2515)에 상호 교차하게 연장된 홈(2517)들을 개략적으로 보여준다.
한편, 이러한 홈들에 도입된 필러는 홈의 형상에 의해서 그 평면 형상이 결정된다.
도 26은 본 발명의 실시예에 따라 반도체 칩의 뒷면(2615)에 반도체 칩의 모서리 위치에 형성된 필러(2619)를 개략적으로 보여준다. 도 27은 본 발명의 실시예에 따라 반도체 칩의 뒷면(2715)에 반도체 칩의 가운데를 지나게 형성되는 필러(2719)를 개략적으로 보여준다. 도 28은 본 발명의 실시예에 따라 반도체 칩의 뒷면(2815)에 반도체 칩의 모서리 위치에서 상호 교차하게 연장된 필러(2819)들을 개략적으로 보여준다. 도 29는 본 발명의 실시예에 따라 반도체 칩의 뒷면(2915)에 반도체 칩을 가로로 길게 가로지게 지나게 형성되는 필러(2919)들을 개략적으로 보여준다. 도 30은 본 발명의 실시예에 따라 반도체 칩의 뒷면(3015)에 반도체 칩을 세로로 길게 가로지게 지나게 형성된 필러(3019)들을 개략적으로 보여준다. 도 31은 본 발명의 실시예에 따라 반도체 칩의 뒷면(3115)에 상호 교차하게 연장된 필러 (3119)들을 개략적으로 보여준다.
이와 같이 다양한 형태의 홈 또는/ 및 필러들이 반도체 칩의 뒷면에 도입될 수 있다. 또한, 본 발명의 실시예들에서는 단일 칩의 패키지의 경우를 예시하고 있으나, 본 발명은 이중 다이 패키지(dual die package) 다중 칩 패키지(multi-chip package) 등과 같이 다수 개의 반도체 칩들이 같이 패키지 되는 경우에도 응용될 수 있다.
상술한 본 발명에 따르면, 금속성 필러를 웨이퍼 상태에서 웨이퍼 뒷면에 홈을 가공하여 도입함으로써, 웨이퍼 또는/및 반도체 칩의 기계적 강도를 향상시킬 수 있다. 또한, 반도체 칩이 작동할 때 발생하는 열을 패키지 외부로 방출하는 데 이러한 필러 또는/ 및 홈이 기여할 수 있다.
또한, 홈 또는/및 필러가 반도체 칩의 모서리에 위치하게 함으로써, WBGA와 같이 칩 모서리가 노출되어 있는 패키지에서, 외부 충격으로부터 칩 모서리가 깨지는 불량으로부터 칩 모서리를 보호할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

Claims (21)

  1. 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩;
    상기 홈을 채우는 열전도성 필러(filler); 및
    상기 필러의 표면과 접촉하되 상기 반도체 칩의 표면을 덮게 연장된 패키지 봉지부를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제1항에 있어서,
    상기 홈은 상기 반도체 칩의 뒷면을 가로지르게 형성된 것을 특징으로 하는 반도체 칩 패키지.
  3. 제1항에 있어서,
    상기 홈은 다수 개가 상기 반도체 칩의 뒷면을 가로지르게 형성되되 다른 홈에 교차되게 형성된 것을 특징으로 하는 반도체 칩 패키지.
  4. 제1항에 있어서,
    상기 홈은 사각홈, 반원형, "V"자 형 홈, "U"자 형 홈, 이단 "V"자 형 홈, 이단 반원형 홈 또는 이단 사각홈인 것을 특징으로 하는 반도체 칩 패키지.
  5. 제1항에 있어서,
    상기 필러는 금속층 또는 레진(resin)에 의해 부착된 금속 입자들을 포함하 는 것을 특징으로 하는 반도체 칩 패키지.
  6. 제1항에 있어서,
    상기 필러는 열전도성 폴리머(polymer)를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제1항에 있어서,
    상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 캐리어부(carrier part);
    상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프닝부를 통해 상기 반도체 칩의 가운데 표면으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire); 및
    상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  8. 제7항에 있어서,
    상기 홈은 상기 반도체 칩의 뒷면의 모서리부를 따라 형성되어 상기 필러가 상기 반도체 칩의 뒷면의 모서리부를 덮게 하고,
    상기 봉지부는 상기 반도체 칩의 상기 오프닝부에 노출된 표면 및 상기 본딩 와이어를 덮어 밀봉하고 상기 반도체 칩의 측면 표면을 덮어 상기 반도체 칩과 상기 캐리어부 사이를 밀봉하되 상기 반도체 칩의 측면 표면에 잇대어진 상기 모서리부의 상기 필러의 측면 표면을 덮게 연장되고 상기 반도체 칩의 뒷면 표면을 노출하고 상기 반도체 칩의 뒷면에 잇대어진 상기 모서리부의 상기 필러의 표면을 노출하는 형상으로 형성된 것을 특징으로 하는 반도체 칩 패키지.
  9. 제7항에 있어서,
    상기 캐리어는 상기 접속 단자로 솔더 볼(solder ball)을 실장한 기판인 것을 특징으로 하는 반도체 칩 패키지.
  10. 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩; 및
    상기 홈을 채우되 상기 반도체 칩의 표면을 덮는 패키지 봉지부를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  11. 제10항에 있어서,
    상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면의 일부가 부착되는 캐리어부(carrier part);
    상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프 닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire); 및
    상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자를 더 포함하고,
    상기 봉지부는 상기 반도체 칩의 상기 캐리어부의 오프닝부에 노출되는 표면 및 상기 본딩 와이어를 덮고 상기 반도체 칩의 측면 및 상기 반도체 칩의 뒷면 표면을 덮어 밀봉하는 형상으로 형성된 것을 특징으로 하는 반도체 칩 패키지.
  12. 제10항에 있어서,
    상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 리드 프레임(lead frame); 및
    상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 리드 프레임의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 리드 프레임 상으로 인출되는 본딩 와이어(bonding wire)를 더 포함하고,
    상기 봉지부는 상기 본딩 와이어 및 상기 반도체 칩의 표면을 덮어 밀봉하는 형상으로 형성된 것을 특징으로 하는 반도체 칩 패키지.
  13. 제12항에 있어서,
    상기 봉지부와 상기 반도체 칩의 표면 사이에 상기 홈을 채우는 열전도성 필 러를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  14. 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩;
    상기 홈을 채우는 열전도성 필러(filler);
    상기 반도체 칩의 뒷면이 부착되는 캐리어부(carrier part);
    상기 캐리어부와 상기 반도체 칩의 뒷면 사이에 도입되어 상기 필러의 표면을 덮게 연장된 접착층;
    상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 반도체 칩 상으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire);
    상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자; 및
    상기 캐리어부 상에 접촉되되 상기 반도체 칩 및 상기 본딩 와이어를 덮어 밀봉하는 봉지부를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  15. 회로 패턴이 형성된 앞면에 반대되는 뒷면에 홈을 구비하는 반도체 칩;
    상기 홈을 채우는 열전도성 필러(filler);
    상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 캐리어부(carrier part);
    상기 반도체 칩의 앞면 일부 상에 상기 캐리어부를 부착시키는 접착층;
    상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 캐리어부 상으로 인출되는 본딩 와이어(bonding wire);
    상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자; 및
    상기 반도체 칩의 상기 캐리어의 오프닝부에 노출된 표면 및 상기 본딩 와이어를 덮어 밀봉하고 상기 반도체 칩의 측면 표면 및 상기 반도체 칩의 뒷면 표면을 덮어 밀봉하는 봉지부를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  16. 회로 패턴이 형성된 앞면에 반대되는 뒷면의 모서리부를 따라 형성된 홈을 구비하는 반도체 칩;
    상기 홈을 채워 상기 반도체 칩의 뒷면의 모서리부를 덮는 필러(filler);
    상기 반도체 칩의 앞면에 상기 반도체 칩의 가운데 표면 부분을 노출하는 오프닝(opening)부를 가지며 도입되어 상기 반도체 칩의 앞면 일부가 부착되는 캐리어부(carrier part);
    상기 반도체 칩의 앞면 상에 상기 캐리어부를 부착시키는 접착층;
    상기 반도체 칩을 전기적으로 외부와 연결시키기 위해 상기 캐리어부의 오프닝부를 통해 상기 반도체 칩의 가운데 표면 부분으로부터 상기 캐리어 상으로 인출되는 본딩 와이어(bonding wire);
    상기 본딩 와이어를 통해 상기 반도체 칩을 외부로 전기적으로 접속시키기 위해 상기 캐리어부 상에 실장된 접속 단자; 및
    상기 반도체 칩의 상기 캐리어부의 오프닝부에 노출된 표면 및 상기 본딩 와이어를 덮어 밀봉하고 상기 반도체 칩의 측면 표면을 덮어 상기 반도체 칩과 상기 캐리어부 사이를 밀봉하되 상기 반도체 칩의 뒷면 표면을 노출하는 봉지부를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  17. 제16항에 있어서,
    상기 반도체 칩의 뒷면을 가로지르게 형성된 제2홈; 및
    상기 제2홈을 채우는 열전도성의 제2필러를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  18. 제16항에 있어서,
    다수 개가 상기 반도체 칩의 뒷면을 가로지르게 형성되되 상호 간에 교차되게 형성된 제2홈; 및
    상기 제2홈을 채우는 열전도성의 제2필러를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  19. 제16항에 있어서,
    상기 필러는 금속층 또는 레진(resin)에 의해 부착된 금속 입자들을 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  20. 제16항에 있어서,
    상기 필러는 열전도성 폴리머(polymer)를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  21. 제16항에 있어서,
    상기 봉지부는 상기 반도체 칩의 측면 표면을 덮되 상기 반도체 칩의 측면 표면에 잇대어진 상기 모서리부의 상기 필러의 측면 표면을 덮게 연장되되 상기 반도체 칩의 뒷면 표면에 잇대어진 상기 모서리부의 상기 필러의 표면을 노출하는 것을 특징으로 하는 반도체 칩 패키지.
KR1020040055463A 2004-07-16 2004-07-16 열 방출 능력이 개선된 칩 패키지 KR20060006431A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055463A KR20060006431A (ko) 2004-07-16 2004-07-16 열 방출 능력이 개선된 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055463A KR20060006431A (ko) 2004-07-16 2004-07-16 열 방출 능력이 개선된 칩 패키지

Publications (1)

Publication Number Publication Date
KR20060006431A true KR20060006431A (ko) 2006-01-19

Family

ID=37118130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055463A KR20060006431A (ko) 2004-07-16 2004-07-16 열 방출 능력이 개선된 칩 패키지

Country Status (1)

Country Link
KR (1) KR20060006431A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883807B1 (ko) * 2007-05-21 2009-02-17 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
KR20150137976A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883807B1 (ko) * 2007-05-21 2009-02-17 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
KR20150137976A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지

Similar Documents

Publication Publication Date Title
US8053869B2 (en) Package having exposed integrated circuit device
US7768112B2 (en) Semiconductor package fabricated by cutting and molding in small windows
KR100477020B1 (ko) 멀티 칩 패키지
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
KR100260997B1 (ko) 반도체패키지
US6830955B2 (en) Semiconductor package and method for manufacturing the same
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
US8361841B2 (en) Mold array process method to encapsulate substrate cut edges
US6576988B2 (en) Semiconductor package
US6339253B1 (en) Semiconductor package
KR20060006431A (ko) 열 방출 능력이 개선된 칩 패키지
US8618653B2 (en) Integrated circuit package system with wafer scale heat slug
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100712499B1 (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
KR100279252B1 (ko) 세라믹패키지
KR100308393B1 (ko) 반도체패키지및그제조방법
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR19990086280A (ko) 반도체 패키지
KR20040094165A (ko) 열 방출 스택 패키지
KR100421777B1 (ko) 반도체패키지
KR100876876B1 (ko) 칩 스택 패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid