CN217691153U - 芯片封装体以及电子装置 - Google Patents

Abstract

本实用新型公开了芯片封装体以及电子装置，其中，芯片封装体包括：芯片，芯片包括多个焊盘；多个金属基，各金属基的一端分别与焊盘对应连接；多个焊接层，各焊接层的一侧分别与对应的金属基的另一端连接；多个导电层，各导电层之间间隔设置，且各导电层分别与对应的焊接层的另一侧连接；第一介质层，第一介质层填充满芯片、多个金属基、多个焊接层以及多个导电层之间的空隙。通过上述方式，本实用新型能够减少由于芯片的焊盘与焊接层的焊接材料直接接触，从而导致焊接材料外溢造成芯片漏电的现象发生，进而提高芯片封装体的品质和可靠性。

Description

芯片封装体以及电子装置

技术领域

本实用新型应用于芯片封装的技术领域，特别是芯片封装体以及电子装置。

背景技术

芯片封装技术用于安装半导体集成电路芯片用的外壳，并起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部电路与外部电路的桥梁。

而在芯片封装过程中，往往需要通过对芯片的焊盘进行焊接，以实现芯片与其他设备或电路的电性连接，但芯片的焊盘与焊接材料直接接触，容易造成焊接材料外溢导致芯片漏电的情况发生。

实用新型内容

本实用新型提供了芯片封装体以及电子装置，以解决芯片的焊盘焊接过程中容易导致焊接材料外溢导致芯片漏电的问题。

为解决上述技术问题，本实用新型提供了一种芯片封装体，包括：芯片，芯片包括多个焊盘；多个金属基，各金属基的一端分别与焊盘对应连接；多个焊接层，各焊接层的一侧分别与对应的金属基的另一端连接；多个导电层，各导电层之间间隔设置，且各导电层分别与对应的焊接层的另一侧连接；第一介质层，第一介质层填充满芯片、多个金属基、多个焊接层以及多个导电层之间的空隙。

其中，芯片的焊盘与对应的金属基一体成型。

其中，各焊盘包括相互垂直的第一垂直部和第一弯折部，第一垂直部的一端与芯片连接，第一垂直部的另一端与第一弯折部垂直连接；各金属基包括金属基主体以及相互垂直的第二垂直部和第二弯折部，金属基主体的一侧与对应的导电层连接，金属基主体的另一侧与第二垂直部的一端连接，第二垂直部的另一端与与第二弯折部垂直连接；其中，各第一弯折部靠近芯片的一侧与对应金属基中第二弯折部靠近导电层的一侧焊接。

其中，第一介质层裸露各导电层远离芯片的一侧。

其中，芯片封装体还包括：刚性件，刚性件与芯片间隔设置；刚性件包括刚性层以及贴合设置于刚性层相对两侧第二介质层；第一介质层包裹刚性件，并与刚性件的两层第二介质层贴合设置。

其中，刚性件与芯片所在的平面垂直设置；或刚性件与芯片所在的平面平行设置。

其中，第一介质层包裹芯片。

其中，导电层的横截面尺寸大于对应的金属基的横截面尺寸，金属基的横截面尺寸与对应的焊盘的横截面尺寸匹配。

其中，多个焊盘设置于芯片的同一侧；以及多个导电层设置于芯片的同一侧。

为解决上述技术问题，本实用新型还提供了一种电子装置，电子装置包括上述任一项的芯片封装体。

本实用新型的有益效果是；区别于现有技术的情况，本实用新型的芯片封装体通过在芯片的焊盘与焊接层之间设置金属基进行导电和分隔，从而能够在保障焊盘与焊接层之间电性连接的情况下，减少由于芯片的焊盘与焊接层的焊接材料直接接触，从而导致焊接材料外溢造成芯片漏电的现象发生，进而提高芯片封装体的品质和可靠性。

附图说明

图1是本实用新型提供的芯片封装体一实施例的结构示意图；

图2是本实用新型提供的芯片封装体中焊盘与金属基连接的另一实施例的局部结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

请参阅图1，图1是本实用新型提供的芯片封装体一实施例的结构示意图。

本实施例的芯片封装体100包括芯片101、多个金属基103、多个焊接层104、多个导电层105以及第一介质层102。本实施例的芯片101可以包括Mosfet(Metal-Oxide-Semiconductor Field-Effect Transistor)金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管。

本实施例的芯片101包括多个焊盘1011。在一个具体的应用场景中，焊盘1011、金属基103、焊接层104以及导电层105一一对应，且数量相同，从而分别基于焊盘1011对应引出芯片101的电极。

各金属基103的一端分别与焊盘1011对应连接。金属基103的另一端分别与对应的焊接层104连接，而各焊接层104的一侧分别与对应的金属基103的另一端连接，而各焊接层104的另一侧分别与对应的导电层105连接，从而依次实现焊盘1011、金属基103、焊接层104以及导电层105与芯片101之间的电性连接。即芯片101通过依次连接的焊盘1011、金属基103、焊接层104以及导电层105引出电极，从而实现芯片101的外接功能。

且，本实施例依次连接的焊盘1011、金属基103、焊接层104以及导电层105还能将芯片101工作时所产生的热量传导至芯片封装体100外部，从而对芯片封装体100进行散热，减少因芯片封装体100内部温度过高影响芯片101运作或芯片封装体100结构受损的现象发生，提高芯片封装体100的稳定性和可靠性。

本实施例利用金属基103将芯片101的电极直接引出，以连接外部电路或设备，其传输路径短，工作时产生的寄生电感、寄生电容小，实现低内阻，提高信号传输效率。

本实施例通过在焊盘1011与焊接层104之间设置金属基103进行隔开，从而能够在保障焊盘1011与焊接层104之间电性连接的情况下，减少由于芯片101的焊盘1011与焊接层104的焊接材料直接接触，从而容易导致焊接材料外溢造成芯片101漏电的现象发生。

其中，本实施例的金属基103可以包括铜柱、银柱、金柱或其他导电柱，具体类型在此不做限定。

各导电层105之间间隔设置，以分隔开芯片101的电极，减少电极之间发生短路、漏电的现象发生。

本实施例的第一介质层102填充满芯片101、多个金属基103、多个焊接层104以及多个导电层105之间的空隙，以完成对芯片100的封装。第一介质层102具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类、膜料中的一种或多种。

通过上述结构，本实施例的芯片封装体通过在芯片的焊盘与焊接层之间设置金属基进行导电和分隔，从而能够在保障焊盘与焊接层之间电性连接的情况下，减少由于芯片的焊盘与焊接层的焊接材料直接接触，从而容易导致焊接材料外溢造成芯片漏电的现象发生，保障芯片的安全性，进而提高芯片封装体的品质和可靠性。

在其他实施例中，芯片101的焊盘1011与对应的金属基103一体成型，从而实现金属基103与焊盘1011之间的连接。

在一个具体的应用场景中，可以在芯片101的制备过程中，通过图形制备以在芯片101的焊盘1011上对应形成金属基103，其中，图形制备可以包括在焊盘1011上电镀出焊盘1011和金属基103，或对金属基板进行蚀刻或控深以制备一体成型的焊盘1011和金属基103，具体制备方法在此不做限定。

通过一体成型的焊盘1011和金属基103能够在保障焊盘1011与焊接层104之间电性连接的情况下，进一步减少由于芯片101的焊盘1011与焊接层104的焊接材料直接接触，从而容易导致焊接材料外溢造成芯片101漏电的现象发生。

在其他实施例中，第一介质层102裸露各导电层105远离芯片101的一侧。从而方便芯片101通过导电层105与外部设备或外部电路进行电性连接，从而实现芯片101的功能。

在其他实施例中，芯片封装体100还包括：刚性件106，刚性件106与芯片101间隔设置，以避免与芯片101之间发生抵接或碰撞，从而影响芯片101的性能。

刚性件106可以为具有一定支撑力度的刚性材料制成，其具体可以为带有玻璃纤维的环氧材料、金属层或其他刚性材料。刚性件106用于支撑芯片封装体100的立体结构，使芯片封装体100在运输、使用过程中具有一定的刚性，保障其结构稳定性。

在一个具体的应用场景中，刚性件106可以包括刚性层1061以及贴合设置于刚性层1061相对两侧第二介质层1062，第一介质层102包裹刚性件106，并与刚性件106的两层第二介质层1062贴合设置。

其中，第一介质层102和第二介质层1062可以为相同或相似的介质材料，从而能够提高刚性件106与第一介质层102之间的结合力，提升刚性件106安装的稳固性，从而提高芯片封装体100的可靠性。

在其他实施例中，刚性件106与芯片101所在的平面X垂直设置；和/或刚性件106与芯片101所在的平面X平行设置。从而从芯片101的垂直方向和/或平行方向给芯片封装体100提供支撑，给芯片101提供保护，进而提高芯片封装体100的稳定性和可靠性。

在一个具体的应用场景，当刚性件106与芯片101所在的平面X垂直或平行设置时，刚性件106的两端凸出于芯片101，从而能够在芯片封装体100收到挤压或碰撞时，对芯片101进行保护，以避免外界物体对芯片101产生损伤。

在其他实施例中，第一介质层102包裹芯片101，从而完成对芯片101的封装，且通过第一介质层102全方面包裹芯片101，也能对芯片101进行缓冲保护，减少刚性件106或其他设备或物体对芯片101的冲击或压迫，进而保障芯片101的正常运作，提高芯片封装体100的可靠性，延长芯片101的使用寿命。

在其他实施例中，导电层105的横截面尺寸大于对应的金属基103的横截面尺寸。金属基103的横截面尺寸与对应的焊盘1011的横截面尺寸匹配，从而增大芯片101的电极裸露面积，进而提高导电层105与其他设备或电路电性连接的可靠性和稳固性。其中，本实施例的横截面尺寸指的目标对象是在芯片101所在平面X上的长度和宽度。

其中，芯片101的电极可以包括栅极、源级以及漏级。

在其他实施例中，多个焊盘1011设置于芯片101的同一侧；以及多个导电层105设置于芯片101的同一侧，从而使得各导电层105从芯片101的同一侧将芯片101的电极引出，从而满足金氧半场效晶体管的使用需求。

在其他实施例中，各焊盘包括相互垂直的第一垂直部和第一弯折部，第一垂直部的一端与芯片连接，第一垂直部的另一端与第一弯折部垂直连接；各金属基包括金属基主体以及相互垂直的第二垂直部和第二弯折部，金属基主体的一侧与对应的导电层连接，金属基主体的另一侧与第二垂直部的一端连接，第二垂直部的另一端与第二弯折部垂直连接；其中，各第一弯折部靠近焊盘的一侧与对应金属基中第二弯折部靠近导电层的一侧焊接。

请参阅图2，图2是本实用新型提供的芯片封装体中焊盘与金属基连接的另一实施例的局部结构示意图。本实施例的芯片201、第一介质层、刚性件、导电层、焊接层等的设置与连接关系均与前述实施例相同，在此不再赘述。

本实施例的各焊盘2011包括相互垂直的第一垂直部2012和第一弯折部2013，第一垂直部2012的一端与芯片201连接，第一垂直部2012的另一端与第一弯折部2013垂直连接。

各金属基203包括金属基主体2031以及相互垂直的第二垂直部2032和第二弯折部2033，金属基主体2031的一侧与对应的导电层205连接，金属基主体2031的另一侧与第二垂直部2032的一端连接，第二垂直部2032的另一端与第二弯折部2033垂直连接。

其中，各第一弯折部2013靠近芯片201的一侧与对应金属基203中第二弯折部2033靠近导电层205的一侧焊接，即反向焊接。从而既实现焊盘2011与对应金属基203的电性连接，又通过第二弯折部2033的遮挡阻止第一弯折部2013与第二弯折部2033焊接时焊接材料的溢出，防止因焊接材料外溢造成芯片201漏电的现象发生。且同时利用金属基203防止与导电层205焊接的焊接层204的焊接材料的溢出造成芯片201漏电的现象发生，提高芯片封装体的品质和可靠性。

在其他实施例中，焊接层204可以包括可显影焊接材料。

在一个具体的应用场景中，芯片封装体的制备过程可以包括：先获取到超薄可剥离承载板，并在承载板上整板喷涂可显影焊接材料。

获取到焊盘2011与金属基203一体成型的芯片201，或焊盘2011与金属基203反向焊接的芯片201。

通过对可显影焊接材料曝光显影制作出芯片201键合所需的焊接区域，并直接通过焊接区域的可显影焊接材料将芯片201的金属基203焊接固定在可剥离承载板上，得到焊接层204，通过第一介质层对芯片201进行密封，以实现绝缘及外观要求，最后剥离可剥离承载板，通过图形制作导电层205引出电极，得到芯片封装体。

在另一个具体的应用场景中，芯片封装体的制备过程也可以包括：先获取到超薄可剥离承载板，在超薄可剥离承载板的一侧贴覆干膜，并裸露芯片201键合所需的焊接区域，将焊接材料涂覆至芯片201键合所需的焊接区域，随后去除干膜。

通过焊接区域的焊接材料将芯片201的金属基203焊接固定在可剥离承载板上，得到焊接层204，通过第一介质层对芯片201进行密封，以实现绝缘及外观要求，最后剥离可剥离承载板，通过图形制作导电层205引出电极，得到芯片封装体，从而实现芯片201的封装。

本申请还提供了一种电子装置，电子装置包括上述任一项实施例的芯片封装体，从而能够减少由于芯片的焊盘与焊接层的焊接材料直接接触，从而导致焊接材料外溢造成芯片漏电的现象发生，进而提高芯片封装体的品质和可靠性。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种芯片封装体，其特征在于，芯片封装体包括：

芯片，所述芯片包括多个焊盘；

多个金属基，各所述金属基的一端分别与所述焊盘对应连接；

多个焊接层，各所述焊接层的一侧分别与对应的金属基的另一端连接；

多个导电层，各所述导电层之间间隔设置，且各所述导电层分别与对应的焊接层的另一侧连接；

第一介质层，所述第一介质层填充满所述芯片、所述多个金属基、所述多个焊接层以及所述多个导电层之间的空隙。

2.根据权利要求1所述的芯片封装体，其特征在于，所述芯片的焊盘与对应的金属基一体成型。

3.根据权利要求1所述的芯片封装体，其特征在于，

各所述焊盘包括相互垂直的第一垂直部和第一弯折部，所述第一垂直部的一端与所述芯片连接，所述第一垂直部的另一端与所述第一弯折部垂直连接；

各所述金属基包括金属基主体以及相互垂直的第二垂直部和第二弯折部，所述金属基主体的一侧与对应的所述导电层连接，所述金属基主体的另一侧与第二垂直部的一端连接，所述第二垂直部的另一端与所述第二弯折部垂直连接；

其中，各所述第一弯折部靠近所述芯片的一侧与对应所述金属基中第二弯折部靠近所述导电层的一侧焊接。

4.根据权利要求1所述的芯片封装体，其特征在于，所述第一介质层裸露各所述导电层远离所述芯片的一侧。

5.根据权利要求1所述的芯片封装体，其特征在于，所述芯片封装体还包括：刚性件，所述刚性件与所述芯片间隔设置；

所述刚性件包括刚性层以及贴合设置于所述刚性层相对两侧第二介质层；

所述第一介质层包裹所述刚性件，并与所述刚性件的两层第二介质层贴合设置。

6.根据权利要求5所述的芯片封装体，其特征在于，

所述刚性件与所述芯片所在的平面垂直设置；或

所述刚性件与所述芯片所在的平面平行设置。

7.根据权利要求1所述的芯片封装体，其特征在于，

所述第一介质层包裹所述芯片。

8.根据权利要求1所述的芯片封装体，其特征在于，

所述导电层的横截面尺寸大于对应的金属基的横截面尺寸，所述金属基的横截面尺寸与对应的焊盘的横截面尺寸匹配。

9.根据权利要求1所述的芯片封装体，其特征在于，所述多个焊盘设置于所述芯片的同一侧；以及

所述多个导电层设置于所述芯片的同一侧。

10.一种电子装置，其特征在于，所述电子装置包括上述权利要求1-9任一项所述的芯片封装体。

Images