JP2013038359A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013038359A
JP2013038359A JP2011175636A JP2011175636A JP2013038359A JP 2013038359 A JP2013038359 A JP 2013038359A JP 2011175636 A JP2011175636 A JP 2011175636A JP 2011175636 A JP2011175636 A JP 2011175636A JP 2013038359 A JP2013038359 A JP 2013038359A
Authority
JP
Japan
Prior art keywords
electrode
substrate
electrode plate
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011175636A
Other languages
English (en)
Other versions
JP5708359B2 (ja
Inventor
Takashi Hoshino
高志 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011175636A priority Critical patent/JP5708359B2/ja
Publication of JP2013038359A publication Critical patent/JP2013038359A/ja
Application granted granted Critical
Publication of JP5708359B2 publication Critical patent/JP5708359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】簡易な構成で高い信頼性を確保できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】基板２の一方面側に複数の導電路が設けられており、また、基板２とは反対側に配置される複数の表面側電極を備えた半導体素子４が基板２上にベアチップ構造で実装されている。更に、半導体素子４の複数の表面側電極と基板２上の各導電路とを電気的に接続するガルウィング形状に屈曲された電極板１０ａ及び電極板１０ｂと、電極板１０ａ及び電極板１０ｂを基板２とは反対側から保持する絶縁性の保持部材２０とが設けられている。そして、保持部材２０は、各電極板１０ａ、１０ｂ上に跨るように配置されると共に、少なくとも各電極板１０ａ、１０ｂ側の面が各電極板の形状に対応する所定形状で構成されて各電極板に固定されており、且つ各電極板における基板２とは反対側の面を被覆するように構成されている。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、半導体装置の分野において、小型化や高放熱化を図るために、ベアチップ（半導体素子）をパッケージ加工せずに、プリント基板などの上に直接実装するＣＯＢ（Chip on board）実装技術が開発されている。そして、このＣＯＢ実装では、ベアチップや電極等を外部から保護するために、ベアチップを基板に配線した後、エポキシ樹脂などによって全体をモールドする場合がある。このような技術としては、例えば、下記特許文献１に示すものが知られている。
特許文献１には、絶縁基板（３１）の固着電極（３５）上にパワーＭＯＳＦＥＴのベアチップ（３３、３４）を固着し、ゲート電極（３６）に接続されたボンディング細線（４０）を一方の接続電極（３８）に接続し、ソース電極（３７）のほぼ全面にその一端を接続された板状接続板（４４）の他端を他方の接続電極（３９）に接続したベアチップの実装構造が開示されている。そして、エポキシ樹脂（４５）によりベアチップ（３３、３４）を封止し、外気より保護している。
特開２００１−２０３２４３号公報
ところで、上記のようなベアチップ構造の半導体素子をエポキシ樹脂などのモールド樹脂によって封止する場合、高放熱化や低コスト化のために、シリカなどの硬質の充填剤が多量に添加されることが多いが、一般的にベアチップ構造の半導体素子では表面電極やワイヤなどが露出する構造となるため（特許文献１や本明細書の図７等参照）、上記のようなモールド樹脂や外的な振動に対して脆弱であるという問題がある。例えば、図７に示す半導体装置５０１では、ベアチップ５０３が基板５０２に載置され且つ細線ワイヤ５０４がボンディングされた実装部を有しているが、このような構造のものにおいて充填剤が添加されたモールド樹脂で直接封止してしまうとモールド樹脂によって細線ワイヤ５０４やベアチップ５０３の表面側電極パッド５０５が損傷する虞がある。このような問題を解消するためには、例えば、実装部をシリコーンゲルなどによって予めコーティングして保護した後に、モールド樹脂で封止する構造が考えられる。しかしながら、このようにシリコーンゲルなどの保護膜を形成した後にモールド樹脂で封止する構造では、構成部材や製造工程が増えてしまい、部品点数やコストの面で不利となるといった問題があった。
本発明は、上述した課題を解決するためになされたものであり、簡易な構成で高い信頼性を確保できる半導体装置及び半導体装置の製造方法を提供することにある。
本発明は、上述した課題を解決するためになされたものであり、第１の発明に係る半導体装置は、基板と、前記基板の一方面側に設けられる複数の導電路と、前記基板とは反対側に配置される複数の表面側電極を備え、前記基板にベアチップ構造で実装される半導体素子と、前記半導体素子の複数の前記表面側電極と前記基板上の各導電路とを電気的に接続する複数の電極板と、複数の前記電極板を前記基板とは反対側から保持する絶縁性の保持部材と、を備え、前記電極板は、前記半導体素子側を基端側として前記半導体素子の外側に延び、且つ一方の板面における基端側の部分が前記半導体素子の前記表面側電極に接続されると共に先端側の部分が前記導電路に接続されており、前記保持部材は、複数の前記電極板上に跨るように配置されると共に、少なくとも各電極板側の面が各電極板の形状に対応する所定形状で構成されて各電極板に固定されており、且つ各電極板における前記基板とは反対側の面を被覆するように構成されていることを特徴とする。
また、第２の発明に係る製造方法は、基板の一方面側に複数の導電路を形成する工程と、複数の表面側電極を備えた半導体素子を前記基板の一方面側にベアチップ構造で実装する工程と、前記半導体素子の複数の前記表面側電極と前記基板上の各導電路とを電気的に接続する複数の電極板を形成する工程と、少なくとも各電極板側の面が各電極板の形状に対応する所定形状となるように、各電極板に保持する絶縁性の保持部材を形成する工程と、前記半導体素子側を基端側として前記半導体素子の外側に延びるように各電極板を配置し、且つ各電極板の一方の板面における基端側の部分を前記半導体素子の前記表面側電極に接続し先端側の部分を前記導電路に接続するように各電極板を固定する工程と、複数の前記電極板上に跨るように前記保持部材を配置すると共に、各電極板における前記基板とは反対側の面を被覆するように前記保持部材を各電極板に固定する工程と、を含むことを特徴とする。
請求項１の発明では、基板の一方面側に複数の導電路が設けられている。また、基板とは反対側に配置される複数の表面側電極を備えた半導体素子が基板上にベアチップ構造で実装されている。更に、半導体素子の複数の表面側電極と基板上の各導電路とを電気的に接続する複数の電極板と、複数の電極板を基板とは反対側から保持する絶縁性の保持部材とが設けられている。そして、電極板は、半導体素子側を基端側として半導体素子の外側に延び、且つ一方の板面における基端側の部分が半導体素子の表面側電極に接続されると共に先端側の部分が導電路に接続されている。
このように、複数の電極板により、半導体素子の表面側電極と基板の一方面側に設けられる導電路とを電気的に接続することができるので、ボンディング用ワイヤやパッドなどを効果的に削減することができる。
さらに、保持部材は、複数の電極板上に跨るように配置されると共に、少なくとも各電極板側の面が各電極板の形状に対応する所定形状で構成されて各電極板に固定されており、且つ各電極板における基板とは反対側の面を被覆するように構成されている。
このように、板状の電極板によって表面側電極を覆い、この電極板に対して保持部材を固定して被覆する構造を用いているため、半導体素子の表面側電極やこれを接続する部材（電極板）を簡易な構造で効果的かつ安定的に保護することができる。従って、シリコーンゲルなどの保護膜を抑制ないし省略しても、安定的な保護が図られることになり、製造コストを効果的に低減することができる。
請求項２の発明では、保持部材が、熱硬化性樹脂によって構成されている。この構成によれば、保持部材が比較的硬い熱硬化性樹脂によって構成されているので、電極板をより正確に且つ安定的に位置決めしやすくなり、隣り合う電極板間の絶縁性をより確実に保つことができる。
請求項３の発明では、保持部材が、熱可塑性樹脂によって構成されている。この構成によれば、保持部材が比較的安価であって加工がし易い熱可塑性樹脂によって構成されているので、製造コストを抑えることができる。
請求項４の発明では、電極板は、半導体素子の表面側電極から当該半導体素子の外側に延びると共に表面側電極から離れた所定位置から基板側へ折り曲げられ、更に先端側が基板の一方面に沿って折り曲げられたガルウィング形状で形成されている。
この構成によれば、各材料の線熱膨張係数差などによって生じる熱応力（特に基板からの応力）を、ガルウィング形状に屈曲された電極板の各部で分散させることができ、効果的に緩和することができる。
請求項５の発明において、複数の電極板はいずれも、半導体素子において互いに対向する一対の側部の少なくとも一方側から、これら側部の対向方向に沿って外側に延びている。
この構成によれば、例えば、平板状の金属板から複数の電極板を形成する場合（例えば、打ち抜き等の金属加工によって形成する場合など）、無駄となる部分が少なく取り数が多くなり、コストを抑えることができる。また、実装領域を比較的小さくすることができ、省スペース化を図ることができる。
請求項６の発明では、複数の電極板の一部をなすいずれか１又は複数が、半導体素子において互いに対向する一対の側部の少なくとも一方側から、これら側部の対向方向に沿って外側に延びており、複数の電極板の他部をなすいずれか１又は複数が、基板の板面と平行な方向であって且つ対向方向と直交する方向に沿って延びている。
この構成によれば、複数の電極板を平行に配置する場合に比べて、電極板間隔を広く取り易くなるため、隣り合う電極板同士が接触してしまうのを防止でき、各電極間の絶縁性をより確実に維持することができる。
請求項７の発明では、保持部材が、複数の電極板間の隙間に充填されている。このように、各電極板間の隙間に絶縁性の保持部材を充填することで、この隙間に水分などが侵入し難くなり、この水分等によるマイグレーションの発生を抑制することができる。このため、隣り合う電極板同士が接触してしまうのを防止でき、各電極間の絶縁性をより確実に維持することができる。
請求項８の半導体装置の製造方法では、基板の一方面側に複数の導電路を形成する工程と、複数の表面側電極を備えた半導体素子を基板の一方面側にベアチップ構造で実装する工程と、半導体素子の複数の表面側電極と基板上の各導電路とを電気的に接続する複数の電極板を形成する工程とを有している。さらに、少なくとも各電極板側の面が各電極板の形状に対応する所定形状となるように、各電極板に保持する絶縁性の保持部材を形成する工程と、半導体素子側を基端側として半導体素子の外側に延びるように各電極板を配置し、且つ各電極板の一方の板面における基端側の部分を半導体素子の表面側電極に接続し先端側の部分を導電路に接続するように各電極板を固定する工程と、複数の電極板上に跨るように保持部材を配置すると共に、各電極板における基板とは反対側の面を被覆するように保持部材を各電極板に固定する工程とを含んでいる。
この方法によれば、複数の電極板により、半導体素子の表面側電極と基板の一方面側に設けられる導電路とを、ワイヤやパッドなどを用いることなく電気的に接続することができるので、工程を簡略化することができる。さらに、各電極板における基板とは反対側の面を保持部材によって被覆する工程により、半導体素子の複数の表面側電極も保持部材によって覆われることとなり、保持部材を半導体素子の保護材としても機能させることができるので、シリコーンゲルなどの保護膜を形成する工程を省略でき、製造コストを抑えることができる。
請求項９の発明では、さらに、導電路上及び表面側電極上にはんだを供給する工程と、はんだを一括リフローする工程とを更に有している。この方法によれば、電極板と半導体素子の表面側電極及び導電路との接続をリフローにより一括で行うことができるので、より半導体装置の製造工程を簡素化することができる。
図１（Ａ）は、第１実施形態に係る半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）の半導体装置の正面図である。 図２は、一体部品を形成する工程を説明する説明図である。 図３は、複数の一体部品を形成する工程を説明する説明図である。 図４は、第１実施形態に係る半導体装置の製造工程を示す断面説明図である。 図５（Ａ）は、第１実施形態の第１変形例に係る半導体装置の平面図であり、図５（Ｂ）は、図５（Ａ）の半導体装置の正面図である。 図６は、第１実施形態の第２変形例に係る半導体装置の平面図である。 図７（Ａ）は、従来の半導体装置の平面図であり、図７（Ｂ）は、図７（Ａ）の半導体装置の正面図である。
［第１実施形態］
以下、本発明の第１実施形態について、詳細に説明する。
図１（Ａ）は、第１実施形態に係る半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）の半導体装置の正面図である。
本実施形態の半導体装置１は、図１に示すように、ベアチップ構造の半導体素子４を、基板２に直接実装して構成されている。
基板２は、例えば、プリント基板などから構成されており、当該基板２の一方面２ａ側には複数の導電路（いわゆる配線パターン）（図示略）が形成されている。そして、半導体素子４は、例えばＭＯＳＦＥＴなどから構成されており、当該半導体素子４の外面に露出する構成で、ソース電極やゲート電極、ドレイン電極等（図示略）を備えている。なお、図１において、ソース電極及びゲート電極は、基板２とは反対側に配置されており、「表面側電極」に相当する。また、図１において、ドレイン電極は、基板２側（基板２と対向する側）に配置されている。
これら半導体素子４に設けられる電極は、例えば銅などから構成される電極板１０ａ、１０ｂ、１０ｃによって、基板２の各導電路にはんだなどの導電性接続材料を介して電気的に接続されている。電極板１０ａ及び電極板１０ｂは、一方の板面における基端側の部分が半導体素子４のソース電極又はドレイン電極にはんだなどの導電性接続材料を介して電気的に接続されると共に、先端側の部分が導電路に接続されている。具体的に、電極板１０ａは、半導体素子４のソース電極と接続されており、大電流に対応するように幅広に構成されている。電極板１０ｂは、半導体素子４のゲート電極と接続されている。また、電極板１０ｃは、半導体素子４のドレイン電極にはんだなどの導電性接続材料を介して電気的に接続されており、半導体素子４からの熱を外部へ放熱するためのヒートシンクとしての機能を備え、幅広（図１では略正方形状）に構成されている。
そして、電極板１０ａ及び電極板１０ｂは、図１（Ｂ）に示すように、半導体素子４側を基端側として半導体素子４の外側に延び、且つ、基板２側へ折り曲げられ、更に基板２の一方面２ａと略平行に折り曲げられており、ＳＯＰ(Small Outline Package)やＱＦＰ（Quad Flat Package）等の実装構造で取り入れられているガルウィング形状に形成されている。なお、電極板１０ａ及び電極板１０ｂは、「複数の電極板」に相当する。
また、電極板１０ａ及び電極板１０ｂは、基板２とは反対側から絶縁性の保持部材２０によって保持されている。具体的に、保持部材２０は、図１（Ａ）に示すように、電極板１０ａ上及び電極板１０ｂ上に跨るように配置され、電極板１０ａ及び電極板１０ｂ側の面が各電極板１０ａ、１０ｂの形状に対応する所定形状で構成されて各電極板１０ａ、１０ｂに固定されている。また、電極板１０ａ及び電極板１０ｂは、互いに離された状態（電気的に接触していない状態）で保持部材２０により保持されている。そして、保持部材２０は、各電極板１０ａ、１０ｂにおける基板２とは反対側の面を被覆すると共に半導体素子４の表面側も覆うように構成されている（半導体装置１を平面視したときに、保持部材２０により半導体素子４全体が覆われるように構成されている）。さらに、保持部材２０は、電極板１０ａと電極板１０ｂの隙間を埋めるように充填されている。
保持部材２０は、絶縁性と併せて、耐熱性や耐薬品性を有していることが好ましく、例えば、熱硬化性樹脂若しくは熱可塑性樹脂により構成することができる。熱硬化性樹脂としては、例えば、エポキシ樹脂(EP)、フェノール樹脂(PF)、熱硬化性ポリイミド(PI)などを用いることができる。また、熱可塑性樹脂としては、例えば、液晶ポリマー(LCP)、ポリエーテルエーテルケトン(PEEK)、熱可塑性ポリイミド(PI)などを用いることができる。保持部材２０を、比較的硬い熱硬化性樹脂により構成すれば、電極板１０ａと電極板１０ｂの隙間が狭い場合でも、これら金属板１０ａ、１０ｂが堅牢に固定されることで、高い絶縁性を維持することができる（金属板１０ａ、１０ｂ同士の接触をより防ぐことができる）。一方、保持部材２０を、比較的安価で加工がし易い熱可塑性樹脂により構成すれば、製造コストを抑えることができる。
次に、半導体装置１の製造方法について説明する。
図２及び図３は、電極板と保持部材とを一体的に形成する工程を説明する説明図である。図４は、第１実施形態に係る半導体装置の製造工程を示す断面説明図である。
本発明の半導体装置の製造方法では、電極板１０ａ及び電極板１０ｂと保持部材２０とを一体的に成型し、基板２に実装された半導体素子４上に配置するようにしている。電極板１０ａ、１０ｂと保持部材２０とが一体的に成型された一体部品３０を形成する工程を、図２及び図３を参照して説明する。
まず、図２（Ａ）に示す銅板３１の一方の板面（半導体素子４の表面側電極に接続される側の板面）にはんだめっきを施した後、エッチング加工や打抜き加工等の方法によって、図２（Ｂ）に示すように、銅板３１にパターンを形成する。このとき、電極板１０ａ及び電極板１０ｂは、タイバー３２により連結されている。そして、図２（Ｃ）に示すように、保持部材２０を、タイバー３２によって連結された状態の電極板１０ａ及び電極板１０ｂの一側に形成する。保持部材２０は、例えば、ポリイミドテープなどを電極板１０ａ、１０ｂ上に貼り付けたり、エポキシ樹脂をモールド成型するなどの方法によって形成することができる。なお、保持部材２０は、電極板１０ａ及び電極板１０ｂに跨るように形成（配置）すると共に、一体部品３０が基板２に実装されたときに、基板２とは反対側の面を被覆するように各電極板１０ａ、１０ｂに固定する。そして、ガルウィング形状に曲げ加工すると共に、タイバー３２を切断し、一体部品３０を形成する。
なお、上述の一体部品３０の形成工程では、例えば、図３（Ａ）〜（Ｄ）に示すように、一枚の銅板３１から複数の一体部品３０を一度に製造することができる。図３（Ａ）に示す一枚の銅板３１に、複数の電極板の他側を連結部材３３（銅板３１の一部）で連結した状態でパターン形成し（図３（Ｂ））、保持部材２０を形成した後（図３（Ｃ））、タイバー３２及び連結部材３３を切断することで、複数の一体部品３０を形成することができる。
次に、上述のように、電極板１０ａ及び電極板１０ｂと保持部材２０とを一体的に成型した一体部品３０を用いて半導体装置１を製造する工程を、図４を参照して説明する。
まず、絶縁樹脂などからなる基板２の一方面側に、銅箔などの導電体からなるパターンを、印刷などの方法によって形成し導電路を形成する。次に、図４（Ａ）に示すように、この導電路上に印刷などの方法によって、ペースト状のはんだを供給する。そして、はんだが供給された導電路上の所定位置に、電極板１０ｃを配置するとともに、この電極板１０ｃ上に半導体装置１を配置する。なお、電極板１０ｃは、上述した電極板１０ａ、１０ｂと同様に、一方の板面（半導体素子４と対向するように配置される側の板面）に、予めはんだめっきが施されている。
そして、一体部品３０を基板２上に配置する（図４（Ｂ））。具体的に、電極板１０ａ、１０ｂが半導体素子４側を基端側として半導体素子４の外側に延びるように、一体部品３０を配置する。また、電極板１０ａ、１０ｂの一方の板面における基端側の部分を半導体素子４の表面側電極に接続し先端側の部分を導電路に接続するように、一体部品３０を配置する。さらに、基板２と各電極板１０ａ〜１０ｃとの間、電極板１０ｃと半導体素子４との間及び半導体素子４と電極板１０ａ、１０ｂとの間のはんだを一括リフローする（図４（Ｃ））。そして、モールド樹脂４２でモールド成型し、半導体装置１を製造することができる（図４（Ｄ））。このモールド成型は、当該半導体装置１の使用用途等に応じて、省略してもよい。
以上説明したように、本第１実施形態に係る半導体装置１では、基板２の一方面側に複数の導電路が設けられている。また、基板２とは反対側に配置される複数の表面側電極を備えた半導体素子４が基板２上にベアチップ構造で実装されている。更に、半導体素子４の複数の表面側電極と基板２上の各導電路とを電気的に接続する電極板１０ａ及び電極板１０ｂと、電極板１０ａ及び電極板１０ｂを基板２とは反対側から保持する絶縁性の保持部材２０とが設けられている。そして、電極板１０ａ、１０ｂは、半導体素子４側を基端側として半導体素子４の外側に延び、且つ一方の板面における基端側の部分が半導体素子４の表面側電極に接続されると共に先端側の部分が導電路に接続されている。
このように、電極板１０ａ及び電極板１０ｂにより、半導体素子４の表面側電極と基板２の一方面側に設けられる導電路とを電気的に接続することができるので、ボンディング用ワイヤやパッドなどを効果的に削減することができる。
さらに、保持部材２０は、電極板１０ａ及び電極板１０ｂ上に跨るように配置されると共に、少なくとも各電極板１０ａ、１０ｂ側の面が各電極板の形状に対応する所定形状で構成されて各電極板に固定されており、且つ各電極板における基板２とは反対側の面を被覆するように構成されている。
このように、板状の各電極板１０ａ、１０ｂによって表面側電極を覆い、この電極板に対して保持部材２０を固定して被覆する構造を用いているため、半導体素子４の表面側電極やこれを接続する部材（電極板）を簡易な構造で効果的かつ安定的に保護することができる。従って、シリコーンゲルなどの保護膜を抑制ないし省略しても、安定的な保護が図られることになり、製造コストを効果的に低減することができる。
また、保持部材２０が熱硬化性樹脂若しくは熱可塑性樹脂により構成されている。保持部材２０を比較的硬い熱硬化性樹脂によって構成すれば、各電極板１０ａ、１０ｂをより正確に且つ安定的に位置決めしやすくなり、隣り合う電極板間の絶縁性をより確実に保つことができる。
一方、保持部材２０を比較的安価であって加工がし易い熱可塑性樹脂によって構成すれば、製造コストを抑えることができる。
また、電極板１０ａ、１０ｂは、半導体素子４の表面側電極から当該半導体素子４の外側に延びると共に表面側電極から離れた所定位置から基板２側へ折り曲げられ、更に先端側が基板２の一方面に沿って折り曲げられたガルウィング形状で形成されている。
この構成によれば、各材料の線熱膨張係数差などによって生じる熱応力（特に基板２からの応力）を、ガルウィング形状に屈曲された電極板の各部で分散させることができ、効果的に緩和することができる。
また、保持部材２０が、各電極板１０ａ、１０ｂ間の隙間に充填されている。このように、各電極板間の隙間に絶縁性の保持部材２０を充填することで、この隙間に水分などが侵入し難くなり、この水分等によるマイグレーションの発生を抑制することができる。このため、隣り合う電極板同士が接触してしまうのを防止でき、各電極間の絶縁性をより確実に維持することができる。
また、本第１実施形態に係る半導体装置１の製造方法では、基板２の一方面側に複数の導電路を形成する工程と、複数の表面側電極を備えた半導体素子４を基板２の一方面側にベアチップ構造で実装する工程と、半導体素子４の複数の表面側電極と基板２上の各導電路とを電気的に接続する電極板１０ａ及び電極板１０ｂを形成する工程とを有している。さらに、少なくとも各電極板側の面が各電極板の形状に対応する所定形状となるように、各電極板に保持する絶縁性の保持部材２０を形成する工程と、半導体素子４側を基端側として半導体素子４の外側に延びるように各電極板を配置し、且つ各電極板の一方の板面における基端側の部分を半導体素子４の表面側電極に接続し先端側の部分を導電路に接続するように各電極板を固定する工程と、電極板１０ａ及び電極板１０ｂ上に跨るように保持部材２０を配置すると共に、各電極板における基板２とは反対側の面を被覆するように保持部材２０を各電極板に固定する工程とを含んでいる。
この方法によれば、電極板１０ａ及び電極板１０ｂにより、半導体素子４の表面側電極と基板２の一方面側に設けられる導電路とを、ワイヤやパッドなどを用いることなく電気的に接続することができるので、工程を簡略化することができる。さらに、各電極板における基板２とは反対側の面を保持部材２０によって被覆する工程により、半導体素子４の複数の表面側電極も保持部材２０によって覆われることとなり、保持部材２０を半導体素子４の保護材としても機能させることができるので、シリコーンゲルなどの保護膜を形成する工程を省略でき、製造コストを抑えることができる。
さらに、導電路上及び表面側電極上にはんだ４０を供給する工程と、はんだ４０を一括リフローする工程とを更に有している。この方法によれば、電極板と半導体素子４の表面側電極及び導電路との接続をリフローにより一括で行うことができるので、より半導体装置１の製造工程を簡素化することができる。
次に、本発明の第１実施形態における第１変形例に係る半導体装置１０１について、図５を参照して説明する。本第１実施形態における第１変形例では、電極板の数が異なる点が、上記第１実施形態にて述べた半導体装置１と主に異なる。したがって、第１実施形態の半導体装置１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
図５（Ａ）は、第１実施形態の第１変形例に係る半導体装置の平面図であり、図５（Ｂ）は、図５（Ａ）の半導体装置の正面図である。上記第１実施形態では、半導体素子４の表面側電極（ソース電極及びゲート電極）に２つの電極板（１０ａ、１０ｂ）が接続されている構成を説明したが、本第１変形例では、半導体素子４の表面側電極に５つの電極板１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅが接続されている。すなわち、半導体素子４の表面側には、ソース電極及びゲート電極のほか、温度特性やオン電圧を検出するための３つの信号電極（図示略）が形成されており、さらに、この３つの信号電極と、導電路とが電極板１１０ｃ〜１１０ｅにより電気的に接続されている。そして、半導体素子４の表面側電極と接続されるこれら５つの電極板１１０ａ〜１１０ｅは、平面視したときに、互いに平行となるように配置されている。このように、半導体素子４の表面側電極の数に応じて、電極板の配置を変更することができる。
第１実施形態の第１変形例に係る半導体装置１０１では、電極板１１０ｃ〜１１０ｅはいずれも、半導体素子４において互いに対向する一対の側部の少なくとも一方側から、これら側部の対向方向に沿って外側に延びている。
そして、この構成によれば、例えば、平板状の金属板から複数の電極板を形成する場合（例えば、打ち抜き等の金属加工によって形成する場合など）、無駄となる部分が少なく取り数が多くなり、コストを抑えることができる。また、実装領域を比較的小さくすることができ、省スペース化を図ることができる。
次に、本発明の第１実施形態における第２変形例に係る半導体装置２０１について、図６を参照して説明する。本第１実施形態における第２変形例では、電極板の数及び配置が異なる点が、上記第１実施形態にて述べた半導体装置１と主に異なる。したがって、第１実施形態の半導体装置１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
図６は、第１実施形態の第２変形例に係る半導体装置の平面図である。上記第１実施形態では、半導体素子４の表面側電極（ソース電極及びゲート電極）に２つの電極板（１０ａ、１０ｂ）が接続されている構成を説明したが、本第２変形例では、半導体素子４の表面側電極に７つの電極板２１０ａ、２１０ｂ、２１０ｃ、２１０ｄ、２１０ｅ、２１０ｆ、２１０ｇが接続されている。そして、電極板２１０ａ及び２１０ｂは幅広に構成されている。そして、半導体素子４の表面側電極と接続されるこれら７つの電極板２１０ａ〜２１０ｇは、平面視したときに、略十字状となるように配置されている。このように、半導体素子４の表面側電極の数や種類に応じて、電極板の配置や幅を変更することができる。
すなわち、第１実施形態の第２変形例に係る半導体装置２０１では、複数の電極板の一部をなすいずれか１又は複数が、半導体素子において互いに対向する一対の側部の少なくとも一方側から、これら側部の対向方向に沿って外側に延びており、複数の電極板の他部をなすいずれか１又は複数が、基板２の板面と平行な方向であって且つ対向方向と直交する方向に沿って延びている。
そして、この構成によれば、複数の電極板を平行に配置する場合に比べて、電極板間隔を広く取り易くなるため、隣り合う電極板同士が接触してしまうのを防止でき、各電極間の絶縁性をより確実に維持することができる。
［他の実施形態］
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上記第１実施形態では、電極板１０ａ及び電極板１０ｂが保持部材２０で一体的に保持された一体部品３０を用いた例を示したが、特にこれに限定されず、電極板１０ａ及び電極板１０ｂを基板２及び半導体素子４上に配置した後に、保持部材２０を電極板１０ａ、１０ｂ上に配置するようにしてもよい。
上記第１実施形態では、基板２と各電極板１０ａ〜１０ｃとの間、電極板１０ｃと半導体素子４との間及び半導体素子４と電極板１０ａ、１０ｂとの間のはんだを一括リフローする例を示したが、特にこれに限定されない。例えば、半導体素子４と電極板１０ａ、１０ｂとの間及び、電極板１０ｃと半導体素子４との間に高融点（融点：２９７〜３００℃）のＰｂリッチはんだ（Ｓｎ−９０Ｐｂ）を供給して約３００℃以上の温度でリフローした後、基板２と各電極板１０ａ〜１０ｃとの間にＰｂフリーはんだ（Ｓｎ−３．０−Ａｇ−０．５Ｃｕ、融点：２１７〜２１９℃）を供給し、約２２５〜２４０℃の温度でリフローするようにしてもよい。この場合、例えば、電極板１０ａ及び電極板１０ｂが保持部材２０で一体的に保持された一体部品３０と、半導体素子４及び電極板１０ｃ（ヒートシンク）とを、高融点のＰｂリッチはんだをリフローして固定した後、他のＳＭＤ部品と共に基板２に配置し、基板２に印刷されているＰｂフリーはんだをリフローするようにするとよい。
１、１０１、２０１…半導体装置
２…基板
２ａ…一方面
４…半導体素子
１０ａ〜１０ｃ、１１０ａ〜１１０ｅ、２１０ａ〜２１０ｇ…電極板
２０…保持部材
３０…一体部品
３１…銅板
３２…タイバー
３３…連結部材
４０…はんだ
４２…モールド樹脂

Claims (9)

  1. 基板と、
    前記基板の一方面側に設けられる複数の導電路と、
    前記基板とは反対側に配置される複数の表面側電極を備え、前記基板にベアチップ構造で実装される半導体素子と、
    前記半導体素子の複数の前記表面側電極と前記基板上の各導電路とを電気的に接続する複数の電極板と、
    複数の前記電極板を前記基板とは反対側から保持する絶縁性の保持部材と、
    を備え、
    前記電極板は、前記半導体素子側を基端側として前記半導体素子の外側に延び、且つ一方の板面における基端側の部分が前記半導体素子の前記表面側電極に接続されると共に先端側の部分が前記導電路に接続されており、
    前記保持部材は、複数の前記電極板上に跨るように配置されると共に、少なくとも各電極板側の面が各電極板の形状に対応する所定形状で構成されて各電極板に固定されており、且つ各電極板における前記基板とは反対側の面を被覆するように構成されていることを特徴とする半導体装置。
  2. 前記保持部材は、熱硬化性樹脂によって構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記保持部材は、熱可塑性樹脂によって構成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記電極板は、前記半導体素子の前記表面側電極から当該半導体素子の外側に延びると共に前記表面側電極から離れた所定位置から前記基板側へ折り曲げられ、更に先端側が前記基板の一方面に沿って折り曲げられたガルウィング形状で形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記複数の電極板はいずれも、前記半導体素子において互いに対向する一対の側部の少なくとも一方側から、これら側部の対向方向に沿って外側に延びていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 複数の前記電極板の一部をなすいずれか１又は複数が、前記半導体素子において互いに対向する一対の側部の少なくとも一方側から、これら側部の対向方向に沿って外側に延びており、
    複数の前記電極板の他部をなすいずれか１又は複数が、前記基板の板面と平行な方向であって且つ前記対向方向と直交する方向に沿って延びていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  7. 前記保持部材は、複数の前記電極板間の隙間に充填されていることを特徴とすることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. 基板の一方面側に複数の導電路を形成する工程と、
    複数の表面側電極を備えた半導体素子を前記基板の一方面側にベアチップ構造で実装する工程と、
    前記半導体素子の複数の前記表面側電極と前記基板上の各導電路とを電気的に接続する複数の電極板を形成する工程と、
    少なくとも各電極板側の面が各電極板の形状に対応する所定形状となるように、各電極板に保持する絶縁性の保持部材を形成する工程と、
    前記半導体素子側を基端側として前記半導体素子の外側に延びるように各電極板を配置し、且つ各電極板の一方の板面における基端側の部分を前記半導体素子の前記表面側電極に接続し先端側の部分を前記導電路に接続するように各電極板を固定する工程と、
    複数の前記電極板上に跨るように前記保持部材を配置すると共に、各電極板における前記基板とは反対側の面を被覆するように前記保持部材を各電極板に固定する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記導電路上及び前表面側電極上にはんだを供給する工程と、
    前記はんだを一括リフローする工程と、を更に含むことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2011175636A 2011-08-11 2011-08-11 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5708359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011175636A JP5708359B2 (ja) 2011-08-11 2011-08-11 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011175636A JP5708359B2 (ja) 2011-08-11 2011-08-11 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013038359A true JP2013038359A (ja) 2013-02-21
JP5708359B2 JP5708359B2 (ja) 2015-04-30

Family

ID=47887647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011175636A Expired - Fee Related JP5708359B2 (ja) 2011-08-11 2011-08-11 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5708359B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
JP2018022777A (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344652A (ja) * 2005-06-07 2006-12-21 Toshiba Components Co Ltd 半導体装置及び半導体素子の搭載方法
JP2009158824A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置およびその製造方法
JP2010123680A (ja) * 2008-11-18 2010-06-03 Toshiba Corp 半導体装置、接続導体及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344652A (ja) * 2005-06-07 2006-12-21 Toshiba Components Co Ltd 半導体装置及び半導体素子の搭載方法
JP2009158824A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置およびその製造方法
JP2010123680A (ja) * 2008-11-18 2010-06-03 Toshiba Corp 半導体装置、接続導体及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
JP2018022777A (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール
EP3496141A4 (en) * 2016-08-03 2019-07-17 Kabushiki Kaisha Toyota Jidoshokki SEMICONDUCTOR MODULE
US10770400B2 (en) 2016-08-03 2020-09-08 Kabushiki Kaisha Toyota Jidoshokki Semiconductor module
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding
US11189592B2 (en) 2018-10-02 2021-11-30 Infineon Technologies Austria Ag Multi-clip structure for die bonding

Also Published As

Publication number Publication date
JP5708359B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP4828164B2 (ja) インタポーザおよび半導体装置
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US9105598B2 (en) Package/heatsink system for electronic device
US20140029201A1 (en) Power package module and manufacturing method thereof
JP2008091714A (ja) 半導体装置
JP6218898B2 (ja) 電力用半導体装置
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
US8817475B2 (en) System with shared heatsink
WO2014115561A1 (ja) 半導体装置
US9466542B2 (en) Semiconductor device
JP7158392B2 (ja) パワー半導体モジュール
JP6226068B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
US20120306064A1 (en) Chip package
JP5708359B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005142189A (ja) 半導体装置
CN108292642B (zh) 电力用半导体装置
US7310224B2 (en) Electronic apparatus with thermal module
KR100598652B1 (ko) 반도체장치
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP5998033B2 (ja) 半導体装置及びその製造方法
ITMI20110276A1 (it) Dispositivo elettronico per applicazioni ad elevata potenza
TW201712840A (zh) 半導體封裝結構
JP4994883B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R151 Written notification of patent or utility model registration

Ref document number: 5708359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees