JP4903987B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4903987B2
JP4903987B2 JP2004079597A JP2004079597A JP4903987B2 JP 4903987 B2 JP4903987 B2 JP 4903987B2 JP 2004079597 A JP2004079597 A JP 2004079597A JP 2004079597 A JP2004079597 A JP 2004079597A JP 4903987 B2 JP4903987 B2 JP 4903987B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mold
curable liquid
liquid silicone
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004079597A
Other languages
English (en)
Other versions
JP2005268565A (ja
JP2005268565A5 (ja
Inventor
好次 森田
淳二 中西
勝利 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Co Ltd filed Critical Dow Corning Toray Co Ltd
Priority to JP2004079597A priority Critical patent/JP4903987B2/ja
Priority to TW094106803A priority patent/TWI383429B/zh
Priority to EP05720681A priority patent/EP1730775B1/en
Priority to US10/599,041 priority patent/US8262970B2/en
Priority to PCT/JP2005/004410 priority patent/WO2005091361A1/en
Priority to CNB200580008837XA priority patent/CN100539092C/zh
Priority to KR1020067019279A priority patent/KR101168861B1/ko
Priority to MYPI20051177A priority patent/MY146873A/en
Publication of JP2005268565A publication Critical patent/JP2005268565A/ja
Publication of JP2005268565A5 publication Critical patent/JP2005268565A5/ja
Application granted granted Critical
Publication of JP4903987B2 publication Critical patent/JP4903987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造方法、およびその方法により製造された半導体装置に関する。
半導体装置を樹脂封止するために、金型を用いたトランスファーモールド、液状の封止用樹脂によるポッティングあるいはスクリーン印刷等が行われている。近年、半導体素子の微細化にともない、電子機器の小型化、薄型化が要求され、５００μｍ厚以下の薄型パッケージを樹脂封止する必要がでてきた。
薄型パッケージを樹脂封止する場合、トランスファーモールドによれば、封止樹脂の厚さを精度良くコントロールすることができるものの、封止用の樹脂の流動中に半導体チップが上下に移動したり、半導体チップに接続しているボンディングワイヤーが封止用の樹脂の流動圧力により変形して、断線や接触等を起こすという問題があった。
一方、液状の封止用樹脂によるポッティングあるいはスクリーン印刷では、ボンディングワイヤーの断線や接触は生じにくくなるものの、封止樹脂の厚さを精度良くコントロールすることが困難であったり、封止樹脂にボイドが混入しやすいという問題があった。
これらの問題を解決するため、金型中に半導体装置を載置し、金型と半導体装置との間にモールド用樹脂を供給して圧縮成形することにより、樹脂封止した半導体装置を製造する方法が提案されている（特許文献１〜３参照）。
しかし、これらの方法では、半導体素子の微細化にともなう半導体チップの薄型化、回路基板の薄型化などにより、半導体チップや回路基板の反りが大きくなり、内部応力による半導体装置の破壊や動作不良等を生じやすいという問題があった。
特開平８−２４４０６４号公報 特開平１１−７７７３３号公報 特開２０００−２７７５５１号公報
本発明の目的は、硬化性液状シリコーン組成物で半導体装置を樹脂封止する際、ボイドの混入がなく、半導体チップや回路基板の反りが小さい半導体装置を、短時間で、成形性よく製造する方法、およびこのような半導体装置を提供することにある。
本発明の半導体装置の製造方法は、半導体装置を金型中に載置して、該金型と該半導体装置との間に供給した硬化性液状シリコーン組成物を所定の成形温度で圧縮成形することによりシリコーン硬化物で封止した半導体装置を製造する方法であって、前記硬化性液状シリコーン組成物が、室温で９０Pa・s以下の粘度を有し、キュラストメーターで測定した、前記成形温度における測定直後から１kgf・cmのトルクに達するまでの時間が１分以上であり、かつ１kgf・cmのトルクから５kgf・cmのトルクに達するまでの時間が１分以内であることを特徴とする。
また、本発明の半導体装置は、上記の方法により製造されたことを特徴とする。
本発明の半導体装置の製造方法は、硬化性液状シリコーン組成物で半導体装置を樹脂封止する際、ボイドの混入がなく、半導体チップや回路基板の反りが小さい半導体装置を、短時間で、成形性よく製造できるという特徴がある。また、本発明の半導体装置は、上記のような特長を有する。
はじめに、本発明の半導体装置の製造方法を詳細に説明する。
本方法では、半導体装置を金型中に載置して、該金型と該半導体装置との間に供給した硬化性液状シリコーン組成物を所定の成形温度で圧縮成形することにより、半導体装置をシリコーン硬化物で封止する。このような金型を有する圧縮成形機としては、一般に使用されている圧縮成形機を用いることができ、半導体装置を挟持して、金型と半導体装置のキャビティに供給された硬化性液状シリコーン組成物を圧縮成形することのできる上型と下型、これらを加圧するためのクランプ、硬化性液状シリコーン組成物を加熱により硬化させるためのヒーター等を備えていればよい。このような圧縮成形機としては、特開平８−２４４０６４号公報、特開平１１−７７７３３号公報、あるいは特開２０００−２７７５５１号公報に記載されている圧縮成形機が例示され、特に、装置が簡単であることから、特開２０００−２７７５５１号公報により記載されている圧縮成形機であることが好ましい。
すなわち、特開２０００−２７７５５１号公報に記載されている圧縮成形機は、下型に半導体装置を載置して、上型と半導体装置との間に硬化性液状シリコーン組成物を供給した後、上型と下型とで半導体装置を挟持して硬化性液状シリコーン組成物を圧縮成形することができる。この圧縮成形機においては、上型の封止領域の側面を囲む枠状に形成され、この側面に沿って型開閉方向に昇降自在に支持されるとともに、型開き時に上型の成形面よりも下端面を突出させ下型に向け付勢して設けられたクランパを有する。上型あるいは下型が硬化性液状シリコーン組成物に直接接触する場合には、これらの金型の成形面をフッ素樹脂によりコーティングしておくことが好ましい。特に、この圧縮成形機は、金型およびシリコーン硬化物に対して剥離性を有するフィルムを、上型の封止領域を被覆する位置に供給する剥離性フィルムの供給機構とを備えている。このような圧縮成形機によれば、この剥離性フィルムを介して半導体装置を封止することにより、シリコーン硬化物が金型の成形面に付着したりすることを防止し、剥離性フィルムにより封止領域が確実に封止され、ばり等を発生させずに確実に封止することができる。
この圧縮成形機は、金型およびシリコーン硬化物に対して剥離性を有するフィルムを、下型の半導体装置を載置する金型面を覆って供給する剥離性フィルムの供給機構を設けていることが好ましい。また、クランパの下端面に剥離性フィルムをエア吸着するとともに、上型の成形面とクランパの内側面とによって構成される封止領域の内底面側からエア吸引して封止領域の内面に剥離性フィルムをエア吸着する剥離性フィルムの吸着機構を設けることにより、剥離性フィルムが確実に金型面に支持されて封止することができる。また、剥離性フィルムの吸着機構としては、クランパの下端面で開口するエア孔と、クランパの内側面と上型の側面との間に形成されるエア流路に連通してクランパの内側面に開口するエア孔とを設け、これらのエア孔にエア吸引操作をなすエア機構を接続していることが好ましい。また、上型が、成形面に半導体装置上の半導体チップの搭載位置に対応して独立の成形部を成形するキャビティ凹部が設けられていてもよい。また、下型が、成形面に半導体装置上の半導体チップの搭載位置に対応して独立の成形部を成形するキャビティ凹部が設けられていてもよい。また、上型が、型開閉方向に可動に支持されるとともに、下型に向けて付勢して支持されていてもよい。また、下型の金型面に、半導体装置を封止する際に封止領域からオーバーフローする硬化性液状シリコーン組成物を溜めるオーバーフローキャビティが設けられ、半導体装置を押接するクランパのクランプ面に封止領域とオーバーフローキャビティとを連絡するゲート路が設けられていてもよい。
また、下型に半導体装置を載置し、上型と半導体装置との間に硬化性液状シリコーン組成物を供給し、金型およびシリコーン硬化物との剥離性を有するフィルムにより封止領域を被覆し、上型と下型とで硬化性液状シリコーン組成物とともに半導体装置を狭持して封止する場合、半導体装置を狭持する際に、上型の封止領域の側面を囲む枠状に形成され、この側面に沿って型開閉方向に昇降自在に支持されるとともに、上型の成形面よりも下端面を突出させて下型に向け付勢して設けられたクランパを半導体装置に当接して、封止領域の周囲を封止し、徐々に上型と下型を近づけて封止領域内に硬化性液状シリコーン組成物を充填するとともに、上型と下型とを型締め位置で停止させ、封止領域内に硬化性液状シリコーン組成物を充填させて半導体装置を封止することが好ましい。
図１は本方法に好適に用いられる圧縮成形機の主要構成部分を示している。２０は固定プラテン、３０は可動プラテンであり、各々プレス装置に連繋して支持されている。プレス装置は、電動プレス装置、油圧プレス装置のどちらも使用でき、プレス装置により可動プラテン３０が昇降駆動されて所要の樹脂封止がなされる。
２２は固定プラテン２０に固設した下型ベースであり、２３は下型ベース２２に固定した下型である。下型２３の上面には半導体装置１６を載置するセット部を設ける。本方法で用いる半導体装置１６は回路基板１２上に複数個の半導体チップ１０を縦横に等間隔で配置したものであってもよい。半導体装置１６は半導体チップ１０を上向きにして下型２３に載置される。２４は下型ベース２２に取り付けたヒータである。ヒータ２４により下型２３が加熱され、下型２３に載置された半導体装置１６が加温される。２６は上型と下型とのクランプ位置を規制する下クランプストッパであり、下型ベース２２に立設されている。
３２は可動プラテン３０に固設した上型ベース、３３は上型ベース３２に固定した上型ホルダ、３４は上型ホルダ３３に固定した上型である。本方法では回路基板１２に半導体チップ１０を実装した片面側を平板状に封止する。そのため、上型３４の成形面を封止領域にわたって平坦面に形成している。３６は上型３４および上型ホルダ３３の側面を囲む枠状に形成したクランパであり、上型ベース３２に昇降自在に支持するとともにスプリング３７により下型２３に向けて常時付勢して設ける。上型３４の成形面はクランパ３６の端面よりも後退した位置にあり、封止領域は型締め時にクランパ３６の内側面と上型３４の成形面によって包囲された領域となる。なお、クランパ３６を付勢する方法はスプリング３７による他にエアシリンダ等の他の付勢手段を利用してもよい。
３８は上型ベース３２に取り付けたヒータである。ヒータ３８により上型ホルダ３３、上型３４が加熱され、型締め時に半導体装置１６が加熱される。３９は上型ベース３２に立設した上クランプストッパである。上クランプストッパ３９と下クランプストッパ２６とは型締め時に端面が互いに当接するよう上型側と下型側に対向して配置される。プレス装置により可動プラテン３０が降下した際に、上クランプストッパ３９と下クランプストッパ２６とが当接した位置が型締め位置であり、この型締め位置によって封止領域の封止樹脂厚が規定されることになる。
４０ａ、４０ｂは上型３４と下型２３の成形面を被覆する幅寸法に形成された長尺体の剥離性フィルムである。剥離性フィルム４０ａ、４０ｂは封止時に硬化性樹脂組成物が成形面にじかに接しないように封止領域を被覆する目的で設けるものである。剥離性フィルム４０ａ、４０ｂは封止領域での成形面の凹凸にならって変形できるよう柔軟でかつ一定の強度を有するとともに、金型温度に耐える耐熱性、シリコーン硬化物および金型と容易に剥離できるフィルム材が好適に用いられる。このようなフィルムとしては、ポリテトラフルオロエチレン樹脂（ＰＴＦＥ）フィルム、エチレン−テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）フィルム、テトラフルオロエチレン−ペルフルオロプロピレン共重合樹脂（ＦＥＰ）フィルム、ポリビニリデンフルオライド樹脂（ＰＶＤＦ）フィルム等のフッ素樹脂フィルム；ポリエチレンテレフタレート樹脂（ＰＥＴ）フィルム、ポリプロピレン樹脂（ＰＰ）フィルムが例示される。
本方法では、回路基板１２の片面側のみ封止する場合には、硬化性液状シリコーン組成物に接する剥離性フィルムは上型３４に供給する剥離性フィルム４０ａである。下型２３の金型面を覆うように剥離性フィルム４０ｂを供給するのは、剥離性フィルム４０ｂの圧縮性、弾性を利用して回路基板１２の厚さのばらつきを効果的に吸収できるようにし、これによってばり等を生じさせることなく確実に封止できるようにするためである。もちろん、上型３４側にのみ剥離性フィルム４０ａを供給して封止することも可能である。
４２ａ、４２ｂは剥離性フィルム４０ａ、４０ｂの供給ロールであり、４４ａ、４４ｂは剥離性フィルム４０ａ、４０ｂの巻取りロールである。図のように、供給ロール４２ａ、４２ｂと巻取りロール４４ａ、４４ｂは金型を挟んだ一方側と他方側に各々配置され、上型側の供給ロール４２ａと巻取りロール４４ａは可動プラテン３０に取り付けられ、下型側の供給ロール４２ｂと巻取りロール４４ｂは固定プラテン２０に取り付けられている。これによって、剥離性フィルム４０ａ、４０ｂは金型の一方側から他方側へ金型内を通過して搬送される。上型側の供給ロール４２ａと巻取りロール４４ａは可動プラテン３０とともに昇降する。４６はガイドローラ、４８は剥離性フィルム４０ａ、４０ｂの静電防止のための静電除去装置（イオナイザー）である。
上型３４側に供給する剥離性フィルム４０ａはエア吸着により金型面に吸着して支持する。クランパ３６にはクランパ３６の端面で開口するエア孔３６ａと、クランパ３６の内側面で開口するエア孔３６ｂとを設け、これらエア孔３６ａ、３６ｂを金型外のエア機構に連絡する。上型ホルダ３３にはクランパ３６の内側面との摺動面にＯリングを設け、エア孔３６ｂからエア吸引する際にエア漏れしないようにしている。上型３４の側面および上型ホルダ３３の側面とクランパ３６の内側面との間はエアを流通するエア流路となっており、エア孔３６ｂからエア吸引することにより、上型３４とクランパ３６とによって形成された封止領域の内面に剥離性フィルム４０ａがエア吸着されるようになる。なお、エア孔３６ａ、３６ｂに連絡するエア機構はエアの吸引作用の他にエアの圧送作用を備えることも可能である。エア機構からエア孔３６ａ、３６ｂにエアを圧送することによって剥離性フィルム４０ａを金型面から容易に剥離させることができる。
本方法では、上述した構成により、次に示す方法により半導体装置を封止することができる。図１で中心線ＣＬの左半部は、可動プラテン３０が上位置にある型開き状態を示す。この型開き状態で新しく金型面上に剥離性フィルム４０ａ、４０ｂを供給し、下型２３に半導体装置１６を載置する。半導体装置１６は下型２３の金型面を被覆する剥離性フィルム４０ｂの上で位置決めして載置される。
図１で中心線ＣＬの右半部はエア機構を作動させて剥離性フィルム４０ａを上型３４とクランパ３６の端面にエア吸着した状態である。剥離性フィルム４０ａを金型面に近接して搬送し、エア孔３６ａ、３６ｂからエア吸引することによってクランパ３６の端面に剥離性フィルム４０ａがエア吸着されるとともに、上型３４の樹脂成形面とクランパ３６の内側面に沿って剥離性フィルム４０ａがエア吸着される。剥離性フィルム４０ａは十分な柔軟性と伸展性を有しているから上型３４とクランパ３６とによって形成される凹部形状にならってエア吸着される。なお、クランパ３６の端面に設けるエア孔３６ａは上型３４の周方向に所定間隔をあけて複数配置される。
剥離性フィルム４０ａを上型側の金型面にエア吸着する一方、下型２３に載置した半導体装置１６の回路基板１２上に硬化性液状シリコーン組成物５０を供給する。硬化性液状シリコーン組成物５０は封止領域の内容積に合わせて必要量だけ供給するもので、ディスペンサー等により定量吐出して供給することが好ましい。
図２は上型３４と下型２３とで半導体装置１６を狭持した状態を示す。同図で中心線ＣＬの左半部は上型３４を降下させてクランパ３６の端面が半導体装置１６の回路基板１２を押接している状態である。上型３４はクランプ位置までは完全に降り切っておらず、クランパ３６によって封止領域の周囲が閉止された状態で上型３４により硬化性液状シリコーン組成物５０が押されるようにして充填開始される。図２で中心線ＣＬの右半部は、上型３４が型締め位置まで降下した状態である。この型締め位置は、下クランプストッパ２６と上クランプストッパ３９の端面が当接した状態であり、型締め力によりスプリング３７の付勢力に抗してクランパ３６が上動し、樹脂封止領域が所定の厚さになる。
上型３４が型締め位置まで降下することによって、封止領域が所定の厚さにまで押し込められ、封止領域に完全に硬化性液状シリコーン組成物５０が充填されることになる。図２に示すように、中心線ＣＬの左半部では剥離性フィルム４０ａと上型３４のコーナー部に若干の隙間が形成されているが、上型３４が型締め位置まで降下することによって上型３４と剥離性フィルム４０ａとの隙間はなくなり、硬化性液状シリコーン組成物５０が完全に封止領域を充填している。
半導体装置１６の封止面については、剥離性フィルム４０ａを介して狭持することにより、クランパ３６によって封止領域の周囲部分が確実に閉止され、もれを生じさせずに封止することができる。回路基板１２の表面に回路パターンが形成されていて表面に僅かに段差が形成されているといったような場合でも剥離性フィルム４０ａを介して狭持することにより、段差部分が吸収され、型締め時に樹脂封止領域の外側に樹脂が流出することを防止することができる。また、回路基板１２の下面に配置される剥離性フィルム４０ｂも、厚さ方向の弾性により半導体装置の厚さのばらつきを吸収して、確実な封止を可能にすることができる。
型締めし、硬化性液状シリコーン組成物５０が加熱されて硬化した後、型開きして樹脂硬化物で封止した半導体装置を取り出す。剥離性フィルム４０ａ、４０ｂを介して封止しているから、硬化性液状シリコーン組成物５０が成形面に付着することがなく、剥離性フィルム４０ａ、４０ｂが金型から簡単に剥離することから、型開き操作と半導体装置の取り出し操作はきわめて容易である。エア孔３６ａ、３６ｂからエアを吹き出して剥離性フィルム４０ａを金型面から分離するようにしてもよい。型開きして、供給ロール４２ａ、４２ｂと巻取りロール４４ａ、４４ｂを作動させ、剥離性フィルム４０ａ、４０ｂとともに封止した半導体装置を金型外に搬送する。
図３、図４、および図５は本方法により封止した半導体装置である。上型３４は成形面を平坦面に形成したものであるから成形部の上面は平坦面に形成されて得られる。図のように隣接する半導体チップ１０の中間位置で封止樹脂と回路基板とを切断することによって個片の半導体装置とすることもできる。この切断には、ダイシングソー、レーザー等を用いることができる。
また、本方法では、図６で示されるように、上型３４の成形面に、回路基板１２上に実装されている各々の半導体チップ１０の実装位置に対応したキャビティ凹部３４ａを設け、各キャビティ凹部３４ａで半導体チップ１０を独立させて樹脂封止することもできる。このような方法で得られるシリコーン硬化物で封止した半導体装置を図７に示した。このような半導体装置についても、隣接する半導体チップ１０の中間位置で封止樹脂と回路基板とを切断することによって個片の半導体装置とすることもできる。この切断には、ダイシングソー、レーザー等を用いることができる。
本方法で用いる硬化性液状シリコーン組成物は、室温における粘度が９０Pa・s以下であり、キュラストメーターで測定した、成形温度における測定直後から１kgf・cmのトルクに達するまでの時間が１分以上であり、かつ１kgf・cmのトルクから５kgf・cmのトルクに達するまでの時間が１分以内であることを特徴とする。これは、室温における粘度が９０Pa・sを超えると、充填性が低下し、ボイドが混入しやすくなるからである。また、キュラストメーターで測定した、成形温度における測定直後から１kgf・cmのトルクに達するまでの時間が１分未満であっても、充填性が低下し、ボイドが混入しやすくなるからである。さらに、キュラストメーターで測定した、成形温度における１kgf・cmのトルクから５kgf・cmのトルクに達するまでの時間が１分を超えると、半導体チップや回路基板の反りが大きくなったり、成形性が悪くなり、部分的に硬化性液状シリコーン組成物が未硬化であったりする問題を生じる可能性があるからである。なお、成形温度における測定直後のトルクは１kgf・cmより小さく、また、硬化時のトルクは５kgf・cm以上である。特に、本発明の製造方法では、キュラストメーターで測定した、成形温度における１kgf・cmのトルクに達するまでの時間が１.５分以上であり、かつ１kgf・cmのトルクから５kgf・cmのトルクに達するまでの時間が０.３分以内である硬化性液状シリコーン組成物を用いることが好ましい。なお、この成形温度は特に限定されないが、好ましくは、室温（２５℃）〜２００℃の範囲内であり、さらに好ましくは、５０℃〜１５０℃の範囲内であり、特に好ましくは、６０℃〜１３０℃の範囲内である。
このような硬化性液状シリコーン組成物としては、例えば、ヒドロシリル化反応硬化性のもの、縮合反応硬化性のもの、紫外線硬化性のもの、ラジカル反応硬化性のものが挙げられ、特に、前記の硬化特性にコントロールできることから、ヒドロシリル化反応硬化性のものが好ましい。このヒドロシリル化反応硬化性液状シリコーン組成物としては、例えば、(Ａ)一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン、(Ｂ)一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノハイドロジェンポリシロキサン、(Ｃ)白金系触媒、および(Ｄ)充填剤から少なくともなる組成物が挙げられ、さらに、必要に応じて、顔料、反応抑制剤、接着付与剤、あるいはその他の添加剤を含有する組成物が挙げられる。
本方法において用いられる硬化性液状シリコーン組成物は、半導体チップやその結線部の保護剤という用途の他に、シリコーン硬化物を半導体チップや回路基板の絶縁層、あるは半導体チップや回路基板の緩衝層として利用することができる。この方法において、シリコーン硬化物の性状は限定されず、例えば、ゴム状、硬質ゴム状、レジン状が挙げられ、特に、その複素弾性率が１GPa以下であることが好ましい。
本方法によりシリコーン硬化物で封止した半導体装置としては、半導体チップを実装した回路基板、回路基板に電気的に接続する前の半導体チップ、あるいは個片の半導体半導体装置に切断前の半導体ウェハーが例示される。このような半導体装置としては、半導体チップとその配線基板および複数のリード線が半導体チップと配線基板とをワイヤーボンディングした半導体装置を図３、図４に示した。図３で示される半導体装置は、半導体チップ１０がダイボンド剤によって、ポリイミド樹脂製、エポキシ樹脂製、ＢＴレジン製、あるいはセラミック製の回路基板１２に搭載した後、金線あるいはアルミニウム線からなるボンディングワイヤによって回路基板１２上にワイヤボンディングされている。また、図４で示される半導体装置は、半導体チップが１０がハンダボールあるいは導電性バンプにより回路基板１２に電気的に接続されている。この半導体装置では、ハンダボールあるいは導電性バンプを補強する目的でアンダーフィル剤が封入されている。このアンダーフィル剤としては、硬化性エポキシ樹脂組成物、硬化性シリコーン組成物が用いられる。図３、図４で示される半導体装置では、シリコーン硬化物で封止した後に、この半導体装置を他の回路基板に接合するために、半導体チップ１０が実装されている回路基板１２の下面に外部電極、例えばハンダボールが形成されている。回路基板上に複数個の半導体チップが同時に封止された場合は、ソーイング若しくは打ち抜きによって個々の半導体装置に切断される。また、ウエハーレベルCSPを図５に示した。
本方法において、上記のような圧縮成形機を用いて半導体装置をシリコーン硬化物により封止する際、硬化性液状シリコーン組成物が直接金型面に接触すると、金型面にヌメリ感を有する物質が付着することがあるので、前記のような剥離性フィルムを介して圧縮成形することが好ましい。剥離性フィルムを使用することにより、連続的に樹脂封止することが可能となり、金型の清掃等の間隔を伸ばすことができるので、生産効率を高めることができる。
本方法において、圧縮成形の条件は限定されないが、回路基板や半導体チップへの応力を低減させることから、成形温度は室温（２５℃）〜２００℃の範囲内であることが好ましく、さらに、５０℃〜１５０℃の範囲内であることが好ましく、特に、６０℃〜１３０℃の範囲内であることが好ましい。また、金型を予め加熱しておくことにより、圧縮成形のサイクルタイムを向上させることができる。さらに、用いる硬化性液状シリコーン組成物の種類にもよるが、予め下型により余熱されている回路基板上に硬化性液状シリコーン組成物を滴下することにより、硬化性液状シリコーン組成物の広がり性をコントロールすることもできる。
次に、本発明の半導体装置を説明する。本発明の半導体装置は、上記の方法により製造されたことを特徴とする。このような半導体装置は、封止材にボイドの混入がないので、外観不良や耐湿性の低下を招来することがない。また、本発明の半導体装置は、封止樹脂の厚さが精度良くコントロールされているので、電子機器の小型化、薄型化に対応することができる。
本発明の半導体装置の製造方法および半導体装置を実施例、比較例により詳細に説明する。なお、硬化性液状シリコーン組成物の評価、および半導体装置の評価は次の通りである。
［粘度］
硬化性液状シリコーン組成物の室温（２５℃）における粘度を、Ｅ型回転粘度計（株式会社トキメック社製、コーン：３°、２８ｍｍφ）により測定した。
［キュラストメータによる硬化性］
硬化性液状シリコーン組成物を、キュラストメーター（オリエンテック社製のＪＳＲキュラストメーターIII―ＮＰＳ型）を用いて、各成形温度（７０℃、１２０℃）における、トルク値（kgf・cm）と経過時間（分）を測定した。なお、測定は、硬化性液状シリコーン組成物５mlを下側ダイスに載せ、上側ダイスが閉まった時点を測定開始とした。なお、ゴム用Ｒ型ダイスを用い、振幅角度は３°、振動数は１００回／分、トルクレンジを最小の１０kgf・cmにして測定した。
［複素弾性率］
硬化性液状シリコーン組成物を１２０℃で３０kgf／cm2の荷重を掛けて５分間圧縮成形した後、さらに１２０℃のオーブン中で１時間加熱処理することによりシリコーン硬化物を作製した。このシリコーン硬化物の２５℃における複素弾性率を、粘弾性測定機（せん断周波数：１Ｈｚ、歪み率：０.５％）により測定した。
成形物の評価を次のようにして判断した。
［成形物外観］
シリコーン硬化物あるいはエポキシ樹脂硬化物で封止した半導体装置について、中心部の厚みと外周部の厚みの差が５％未満であるものを○、５％以上、１０％未満である場合を△、１０％以上である場合を×とした。
［充填性］
目視により、シリコーン硬化物あるいはエポキシ樹脂硬化物で封止した半導体装置の表面を観察し、ボイドがなく末端まで均一に充填されているものを○、少しでもボイドや未未充填部分があるものを×とした。
［反り］
半導体装置を個片に切断する前の、シリコーン硬化物あるいはエポキシ樹脂硬化物で封止した回路基板の長辺側を固定した時の他端長辺側の高さを測定し、これを反りとして示した。
本発明の実施例、比較例において、表１で示す特性を有する硬化性液状シリコーンゴム組成物を用いた。
Figure 0004903987
［実施例１］
図３に示す半導体装置を作製した。すなわち、７０ｍｍ×１６０ｍｍサイズのＢＴ樹脂製回路基板１２（厚さ２００μｍのＢＴ樹脂フィルムの片面に、厚さ１７μｍのエポキシ樹脂製接着剤層を介して厚さ１８μｍの銅箔が積層されており、この銅箔により回路パターンが形成され、この回路パターンのワイヤボンディングするための部分を除き、回路基板１２の表面は感光性ソルダーマスクにより被覆されている。）に厚さ３５μｍのエポキシ樹脂製ダイボンド剤層を介して８ｍｍ×１４ｍｍサイズの半導体チップ１０を接合した。次に、この半導体チップ１０のバンプ（図示せず）と回路パターンとを電気的に接続するため４８本の金製ボンディングワイヤによりワイヤボンディングした。この回路基板１２には、合わせて５４個の半導体チップが１８個ずつ３ブロックに分けて実装されており、それぞれ回路パターンにワイヤーボンディングされている。
この半導体チップ１０を実装したＢＴ樹脂製回路基板１２上の所定の箇所にヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ａ）を２０ｇを室温で塗布した後、この回路基板を図１で示される圧縮成形機の下型に載置した。次に、この圧縮成型機の下型と上型（金型の汚染防止、シリコーンゴムの離型性向上のため、この上型の内側にはテトラフルオロエチレン樹脂製剥離性フィルムがエア吸引により密着している。）を合わせ、回路基板を狭持した状態で、１２０℃で３５kgf／cm2の荷重をかけて３分間圧縮成形した。その後、シリコーンゴムで樹脂封止した半導体装置を金型から取り出し、これを１２０℃のオーブンで１時間加熱処理した。この半導体装置は、半導体チップ表面上における厚さが６００μｍであるシリコーンゴムで封止されていた。この半導体装置の特性を表２に示した。
［実施例２］
実施例１において、ヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ａ）の代わりにヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ｂ）を用いた以外は実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表２に示した。
［比較例１］
実施例１において、ヒドロシリル化反応硬化性シリコーンゴム組成物（Ａ）の代わりにヒドロシリル化反応硬化性シリコーンゴム組成物（Ｃ）を用い、７０℃で３５kgf／cm2の荷重をかけて１５分間圧縮成形した以外は、実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表２に示した。
［比較例２］
比較例１において、ヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ｃ）の代わりにヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ｄ）を用いた以外は比較例１と同様にして半導体装置を作製した。この半導体装置の特性を表２に示した。
［比較例３］
実施例１において、ヒドロシリル化反応硬化性シリコーンゴム組成物（Ａ）の代わりにヒドロシリル化反応硬化性シリコーンゴム組成物（Ｃ）を用い、１２０℃で５０kgf／cm2の荷重をかけて３分間圧縮成形した以外は、実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表２に示した。
［比較例４］
比較例３において、ヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ｃ）の代わりにヒドロシリル化反応硬化性液状シリコーンゴム組成物（Ｄ）を用いた以外は比較例３と同様にして半導体装置を作製した。この半導体装置の特性を表２に示した。
Figure 0004903987
本発明の半導体装置の製造方法で用いられる圧縮成形機の構成を示す説明図である。 本発明の半導体装置の製造方法で用いられる圧縮成形機により半導体装置を樹脂封止する状態を示す説明図である。 本発明の実施例、比較例で作製した半導体装置の断面図である。 本発明のその他の半導体装置の断面図である。 本発明のその他の半導体装置の断面図である。 本発明の半導体装置の製造方法で用いられる圧縮成形機の構成を示す説明図である。 本発明のその他の半導体装置の斜視図である。
符号の説明
１０ 半導体チップ
１２ 回路基板
１４ シリコーン硬化物
１６ 半導体装置
２０ 固定プラテン
２２ 下型ベース
２３ 下型
２４ ヒータ
２６ 下クランプストッパ
３０ 可動プラテン
３２ 上型ベース
３３ 上型ホルダ
３４ 上型
３４ａ キャビティ凹部
３６ クランパ
３６ａ、３６ｂ エア孔
３７ スプリング
３８ ヒータ
３９ 上クランプストッパ
４０ａ、４０ｂ 剥離性フィルム
４２ａ、４２ｂ 供給ロール
４４ａ、４４ｂ 巻取りロール
４６ ガイドローラ
４８ 静電除去装置
５０ 硬化性液状シリコーン組成物
７０ シリコーン硬化物で封止した半導体装置
７２ シリコーン硬化物

Claims (7)

  1. 半導体装置を金型中に載置して、該金型と該半導体装置との間に供給したヒドロシリル化反応硬化性液状シリコーン組成物を５０℃〜１５０℃の成形温度で圧縮成形することにより、複素弾性率１GPa以下のシリコーン硬化物で封止した半導体装置を製造する方法であって、前記硬化性液状シリコーン組成物が、室温（２５℃）で９０Pa・s以下の粘度を有し、キュラストメーターで測定した、前記成形温度における測定直後から１kgf・cmのトルクに達するまでの時間が１分以上であり、かつ１kgf・cmのトルクから５kgf・cmのトルクに達するまでの時間が１分以内であることを特徴とする半導体装置の製造方法。
  2. 下型に半導体装置を載置して、上型と半導体装置との間に硬化性液状シリコーン組成物を供給した後、上型と下型とで半導体装置を挟持して前記硬化性液状シリコーン組成物を圧縮成形することを特徴とする、請求項１記載の半導体装置の製造方法。
  3. 少なくとも２つの半導体装置をシリコーン硬化物で封止した後、個片の半導体装置に切断することを特徴とする、請求項１記載の半導体装置の製造方法。
  4. 半導体装置が、回路基板上に半導体チップがボンディングワイヤにより電気的に接続されているものであることを特徴とする、請求項１記載の半導体装置の製造方法。
  5. 回路基板の半導体チップを搭載した面に硬化性液状シリコーン組成物を供給して、半導体チップおよび該チップのボンディングワイヤーとの接続部をシリコーン硬化物で封止したことを特徴とする、請求項４記載の半導体装置の製造方法。
  6. 金型の内面に剥離性フィルムが密着していることを特徴とする、請求項１記載の半導体装置の製造方法。
  7. 剥離性フィルムがエア吸引により金型の内面に密着していることを特徴とする、請求項６記載の半導体装置の製造方法。
JP2004079597A 2004-03-19 2004-03-19 半導体装置の製造方法 Expired - Lifetime JP4903987B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004079597A JP4903987B2 (ja) 2004-03-19 2004-03-19 半導体装置の製造方法
TW094106803A TWI383429B (zh) 2004-03-19 2005-03-07 半導體裝置及其製法
US10/599,041 US8262970B2 (en) 2004-03-19 2005-03-08 Semiconductor device and method of manufacturing thereof
PCT/JP2005/004410 WO2005091361A1 (en) 2004-03-19 2005-03-08 Semiconductor device and method of manufacturing thereof
EP05720681A EP1730775B1 (en) 2004-03-19 2005-03-08 Semiconductor device and method of manufacturing thereof
CNB200580008837XA CN100539092C (zh) 2004-03-19 2005-03-08 半导体器件及其制造方法
KR1020067019279A KR101168861B1 (ko) 2004-03-19 2005-03-08 반도체 장치 및 이의 제조방법
MYPI20051177A MY146873A (en) 2004-03-19 2005-03-18 Semiconductor device and method of manufacturing therof.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004079597A JP4903987B2 (ja) 2004-03-19 2004-03-19 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005268565A JP2005268565A (ja) 2005-09-29
JP2005268565A5 JP2005268565A5 (ja) 2007-03-29
JP4903987B2 true JP4903987B2 (ja) 2012-03-28

Family

ID=34961509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079597A Expired - Lifetime JP4903987B2 (ja) 2004-03-19 2004-03-19 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US8262970B2 (ja)
EP (1) EP1730775B1 (ja)
JP (1) JP4903987B2 (ja)
KR (1) KR101168861B1 (ja)
CN (1) CN100539092C (ja)
MY (1) MY146873A (ja)
TW (1) TWI383429B (ja)
WO (1) WO2005091361A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931366B2 (ja) 2005-04-27 2012-05-16 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
JP5207591B2 (ja) 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP5285846B2 (ja) 2006-09-11 2013-09-11 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
CN102290170A (zh) * 2010-06-17 2011-12-21 台湾双羽电机股份有限公司 薄型电阻及其制造方法
KR20150022990A (ko) * 2012-06-08 2015-03-04 히타치가세이가부시끼가이샤 반도체 장치의 제조 방법
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
JP2014082284A (ja) 2012-10-15 2014-05-08 Dow Corning Toray Co Ltd 凸状硬化物及び基材を備える一体化物の製造方法
US9470395B2 (en) 2013-03-15 2016-10-18 Abl Ip Holding Llc Optic for a light source
CA2911523C (en) 2013-05-10 2018-10-02 Abl Ip Holding Llc Silicone optics
JP6370494B2 (ja) * 2014-09-01 2018-08-08 コリア インスティチュート オブ インダストリアル テクノロジー レドックスフロー電池用バイポーラプレートの製造方法
KR101831573B1 (ko) * 2015-03-05 2018-02-22 스미토모 베이클리트 컴퍼니 리미티드 봉지용 수지 조성물, 차재용 전자 제어 유닛의 제조 방법, 및 차재용 전자 제어 유닛

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214244A (ja) 1988-06-30 1990-01-18 Toray Dow Corning Silicone Co Ltd 加熱硬化性オルガノポリシロキサン組成物
JP3516764B2 (ja) 1995-03-08 2004-04-05 アピックヤマダ株式会社 リリースフィルムを用いる樹脂モールド装置及び樹脂モールド方法
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6040366A (en) 1998-02-27 2000-03-21 General Electric Company Liquid injection molding silicone elastomers having primerless adhesion
US6124407A (en) * 1998-10-28 2000-09-26 Dow Corning Corporation Silicone composition, method for the preparation thereof, and silicone elastomer
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP4646363B2 (ja) * 2000-06-29 2011-03-09 東レ・ダウコーニング株式会社 シリコーンゴム組成物
JP4947858B2 (ja) * 2001-08-21 2012-06-06 東レ・ダウコーニング株式会社 導電性液状シリコーンゴム組成物、導電性シリコーンゴム成形物およびその製造方法
JP4061361B2 (ja) * 2001-12-28 2008-03-19 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 付加反応型ポリオルガノシロキサン組成物
WO2003102071A1 (en) * 2002-05-31 2003-12-11 Dow Corning Toray Silicone Co.,Ltd. Thermoconductive curable liquid polymer composition and semiconductor device produced with the use of this composition

Also Published As

Publication number Publication date
JP2005268565A (ja) 2005-09-29
EP1730775B1 (en) 2013-02-13
US8262970B2 (en) 2012-09-11
TW200535957A (en) 2005-11-01
EP1730775A1 (en) 2006-12-13
US20070273050A1 (en) 2007-11-29
WO2005091361A1 (en) 2005-09-29
TWI383429B (zh) 2013-01-21
KR20060123643A (ko) 2006-12-01
MY146873A (en) 2012-10-15
CN100539092C (zh) 2009-09-09
KR101168861B1 (ko) 2012-07-30
CN1934699A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
JP4607429B2 (ja) 半導体装置の製造方法および半導体装置
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
KR101168861B1 (ko) 반도체 장치 및 이의 제조방법
JP6062810B2 (ja) 樹脂モールド金型及び樹脂モールド装置
US7520052B2 (en) Method of manufacturing a semiconductor device
JP2000277551A (ja) 樹脂封止装置及び樹脂封止方法
CN108688050B (zh) 成型模、树脂成型装置、树脂成型方法及树脂成型品的制造方法
TW201722681A (zh) 樹脂封裝裝置以及樹脂封裝方法
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
US6544816B1 (en) Method of encapsulating thin semiconductor chip-scale packages
JP2004134591A (ja) 半導体集積回路装置の製造方法
JP3897565B2 (ja) 樹脂封止装置及び樹脂封止方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
JP4760876B2 (ja) 電子装置およびその製造方法
JP6640003B2 (ja) 樹脂封止装置及び樹脂封止方法
JP2003197680A (ja) 半導体装置の製造方法
JP3484633B2 (ja) 電子部品の製造方法
JP2010086996A (ja) 回路装置の製造方法
JP5758823B2 (ja) 電子部品の樹脂封止成形品の製造方法、圧縮成形用下金型及び樹脂封止装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100519

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4903987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250