TWI383429B - 半導體裝置及其製法 - Google Patents

半導體裝置及其製法 Download PDF

Info

Publication number
TWI383429B
TWI383429B TW094106803A TW94106803A TWI383429B TW I383429 B TWI383429 B TW I383429B TW 094106803 A TW094106803 A TW 094106803A TW 94106803 A TW94106803 A TW 94106803A TW I383429 B TWI383429 B TW I383429B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
mold
composition
curable liquid
sealed
Prior art date
Application number
TW094106803A
Other languages
English (en)
Other versions
TW200535957A (en
Inventor
Yoshitsugu Morita
Junji Nakanishi
Katsutoshi Mine
Original Assignee
Dow Corning Toray Silicone
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone filed Critical Dow Corning Toray Silicone
Publication of TW200535957A publication Critical patent/TW200535957A/zh
Application granted granted Critical
Publication of TWI383429B publication Critical patent/TWI383429B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Description

半導體裝置及其製法
本發明有關一種製造半導體裝置的方法及有關以該方法產生的半導體裝置。
半導體裝置之密封的執行係使用以下方式：以金屬鑄模進行轉移模製、以液體密封樹脂進行灌封、以液體密封樹脂進行網版印刷。近來朝向半導體裝置之微型化的趨勢要求電子裝置尺寸要更小、厚度要更薄並允許封裝的樹脂密封薄至500μm或更薄。
如果在薄封裝的樹脂密封中採用轉移模製，則可精確地控制密封樹脂的厚度，但會有問題如下：半導體晶片在液體密封樹脂的流動中發生垂直移位，或線路及線路間的接觸因連接至半導體晶片的焊接線路在液體密封樹脂之流動的壓力效應下變形而發生斷裂。
另一方面，雖然以液體密封樹脂進行灌封或網版印刷至某種程度可保護焊接線路免於斷裂及互相接觸，但這些方法使得密封樹脂塗布的精確控制更加困難，因而很容易導致空洞的形成。
已提出藉由將未密封的半導體裝置放入鑄模，以可模製樹脂填充半導體裝置及鑄模之間的空間，然後使用壓縮模製來固化樹脂，即可解決上述問題及製造樹脂密封的半導體裝置（請見日本特許公開專利申請案（公開案）（以下稱為「公開案」）平字第8－244064號，公開案平字第11－77733號、及公開案第2000－277551號）。
然而，由於半導體元件微型化所發生的半導體晶片薄化，這些方法會增加半導體晶片及印刷電路板的彎曲，致使損壞半導體裝置並使其效能特性惡化。
本發明的目的在於提供一種有效地製造密封半導體裝置的方法，以防止密封材料中形成空洞並減少半導體晶片及印刷電路板的彎曲，其在以可固化液體聚矽氧組合物進行密封時能夠進行快速密封並具有適當的可模製性。本發明的另一目的在於提供具有上述特性的密封半導體裝置。
本發明提供一種製造密封於一固化聚矽氧體之一半導體裝置的方法，其係藉由將一未密封的半導體裝置放入一鑄模中，然後在一預定模製溫度下對填充該鑄模及該未密封之半導體裝置間之空間的一可固化液體聚矽氧組合物進行壓縮模製，其中該可固化液體聚矽氧組合物在室溫下具有90 Pa．s或更少的黏性，及其中從直接在以一固化測量儀測量模製溫度下的一扭力後至該扭力達到1 kgf．cm時的時間間隔不少於1分鐘，而該扭力從1 kgf．cm增加至5 kgf．cm的時間間隔不多於1分鐘。
此外，本發明還提供一種藉由上述方法所產生的半導體裝置。
發明效應
本發明方法可以有效地製造密封半導體裝置，以防止密封材料中形成空洞並減少半導體晶片及印刷電路板的彎曲，其在以可固化液體聚矽氧組合物進行密封時能夠進行快速密封並具有適當的可模製性。此外，本發明提供具有上述特性的密封半導體裝置。
首先，請仔細考慮本發明用於製造密封半導體裝置的方法。
根據提出的方法，係將半導體裝置放入鑄模中，然後以可固化液體聚矽氧組合物填充鑄模及半導體裝置間的空間並在預定模製溫度下對該組合物進行壓縮模製，將其密封在固化聚矽氧體中。可以習用的壓縮模製機表示含有上述鑄模的壓縮模製機，該習用壓縮模製機包含：上方鑄模及下方鑄模，其間可夾住半導體裝置，並可饋送可固化液體聚矽氧組合物以填充鑄模及半導體裝置間的腔室，以利後續的壓縮模製；夾鉗，用於對上方鑄模及下方鑄模施加壓力；及加熱器，用於藉由加熱來固化可固化液體聚矽氧組合物。此類壓縮模製機係揭露於公開案平字第號8－244064、公開案平字第11－77733號、及公開案第2000－277551號。為了簡單明瞭，請考慮如公開案第2000－277551號中揭露的壓縮模製機。
更明確地說，公開案第2000－277551號中揭露的壓縮模製機可將半導體裝置放入下方鑄模，將可固化液體聚矽氧組合物供應至上方鑄模及半導體裝置間的空間中，以夾住上方鑄模及下方鑄模間的半導體裝置，然後對可固化聚矽氧組合物進行壓縮模製。上述機器具有以圍住上方鑄模之密封區側面之框架的形式所製成的夾鉗。支撐夾鉗的方式致使其可沿著上述側面在鑄模關閉－開啟的方向上自由垂直移動，且致使鑄模開啟時，夾鉗的下方端面從上方鑄模的模製面突出並被彈壓到下方鑄模。當下方鑄模或上方鑄模和可固化液體聚矽氧組合物直接接觸時，輕易即可以氟化樹脂組合物塗布其模製表面。尤其，上述壓縮模製機設有裝置可將可從鑄模脫落的薄膜及聚矽氧固化體饋送至能夠覆蓋上方鑄模之密封區的位置。在此種機器中，經由離型膜密封半導體裝置可保護聚矽氧固化體不會黏到鑄模的模製表面上，能夠可靠地關閉密封區，並防止毛邊的形成。
上述壓縮模製機還可設有饋送機構，以將可從鑄模脫落的薄膜及聚矽氧固化體饋送至能夠覆蓋模製表面的位置，而該模製表面可支撐下方鑄模中的半導體裝置。此外，該機器還配備有吸風機構，以從由夾鉗之內部表面及上方鑄模之模製表面所形成的可固化液體聚矽氧組合物密封區的內部底部表面吸取空氣，對夾鉗下方端面上的離型膜及密封區內表面上的離型膜施加吸力。提供上述抽吸機構能可靠地固定及密封模製表面上的離型膜。或者，固定離型膜的抽吸機構可包含：對夾鉗下方端面開啟的通氣口及和夾鉗內部側表面及上方鑄模側表面間的空間中形成的氣流相通的通氣口。將上述開口連接至吸風單元即可產生吸力。上方鑄模在其模製表面上具有可形成對應於半導體裝置上半導體－晶片布置位置之獨立模製部分的腔室。此外，下方鑄模也可具有可形成對應於半導體裝置上半導體－晶片布置位置之獨立模製部分的腔室。上方鑄模在垂直方向上為可活動且其支撐方式使其向下方鑄模推進。溢流腔室係形成於下方鑄模的模製表面上，以在密封半導體裝置期間從密封區提供可固化液體聚矽氧組合物的溢流出。一或多個和溢流腔室相通的閘門及密封區可形成於夾鉗的夾住表面上，該夾鉗可對半導體裝置施加壓力。
在半導體密封操作中，在將半導體裝置放入下方鑄模時，將可固化液體聚矽氧組合物饋送至上方鑄模及下方鑄模之間的空間中，可從鑄模及固化聚矽氧體脫落的薄膜覆蓋密封區的表面，以可固化聚矽氧組合物一起擠壓上方鑄模及下方鑄模間的半導體裝置，然後再加以密封。在這些條件下，形成環繞上方鑄模之密封區之側表面之框架的夾鉗可沿著上述側表面在垂直方向上自由移動，以其下方端面突出於上方鑄模的模製表面之下並向下方鑄模推進，然後密封密封區的周圍；而在下方鑄模及上方鑄模逐漸彼此接近時，可固化液體聚矽氧組合物可填充密封區，鑄模將停止於鑄模的關閉位置，然後利用鑄模之固化腔室中的可固化聚矽氧組合物密封半導體裝置。
圖1顯示適於執行本發明方法之壓縮模製機的主結構部分。圖式中，參考數字20代表固定平台，參考數字30代表可活動式平台。兩個平台均併入壓製機中。壓製機可包含以電驅動的壓製機或能夠執行密封操作的液壓壓製機，其藉由在垂直方向中驅動可活動式平台。
參考數字22代表固定於固定平台20的下方基座，23顯示固定於下方基座22的下方鑄模。下方鑄模23的上方表面具有置放半導體裝置16的設置段。用於本發明方法的半導體裝置16可含有朝上背對下方鑄模23的複數個半導體晶片10。參考數字24代表配置在下方基座22中的加熱器。加熱器24可用來加熱下方鑄模23，依此方式增加為下方鑄模23所支撐之半導體裝置16的溫度。本機器設有下方夾住停止器26，以定義必須夾住上方鑄模及下方鑄模的位置。夾住停止器26係安裝在下方基座22上。
參考數字32代表固定於可活動式平台30的上方基座。參考數字33為固定於上方基座32的上方支架，34為固定於上方支架33的上方鑄模。在本具體實施例的方法中，將半導體晶片10配置及密封在平坦之印刷電路板12的一側上。因此，在密封區中，上方鑄模34的模製面也是平的。參考數字36代表以框架的形式所製成的夾鉗，其可圍住上方鑄模34及上方支架33的側面。夾鉗36係為可自由垂直移動的上方基座32所支撐且被彈簧37往下方鑄模23彈壓。上方鑄模34的模製面可從夾鉗36的端面移位，而在夾鉗36的內部表面及上方鑄模34的模製面間之鑄模的關閉狀態中可形成密封區。藉由彈簧以外的方式，如氣壓缸筒，可形成夾鉗36的彈壓力。
參考數字38代表配置在上方基座32中且用於加熱上方支架33及上方鑄模34的加熱器，因此在鑄模關閉時可加熱半導體裝置16；39代表安裝在上方基座32上的上方夾住停止器。上方夾住停止器39及下方夾住停止器26係分別配置在上方鑄模之側上及下方鑄模之側上，因此在鑄模的關閉狀態中，其端面會互相接觸。在以壓製機單元向下移動可活動式平台30時，上方夾住停止器39在夾住的位置中接觸下方夾住停止器26。可固化聚矽氧組合物模製空間的深度由鑄模的關閉位置加以定義。上述關閉或夾住位置可定義在密封區中形成之密封可固化聚矽氧組合物層的厚度。
參考數字40a及40b代表縱向配置的離型膜，其具有足以分別覆蓋上方鑄模34及下方鑄模23之模製面的寬度尺寸。離型膜40a及40b的用途在於覆蓋密封區的表面，以防止可固化樹脂組合物和模製表面直接接觸。離型膜40a及40b係以膜狀材料製成，該膜很容易從鑄模脫落且具有對模製溫度的熱阻率、永久機械強度、足夠的柔軟度以改變其形狀，以便符合密封區之模製面上的凹陷及凸出物。此類材料的範例為利用以下項目製成的薄膜：聚四氟乙烯(polytetrafluoroethylene，PTFE)、乙二醇－四氟乙烯共聚物(ethylene－tetrafluoroethylene copolymer，ETFE)、四氟乙烯－超氟丙烯共聚物(tetrafluoroethylene－perfluoropropylene copolymer，FEP)、聚氟乙烯醋酸乙烯酯(polyvinilidenefluoride，PVDF)，或類似的含氟樹脂；以及聚乙烯對苯二甲酸酯(polyethyleneterephthalate，PET)、聚丙烯(polypropylene，PP)等。
在本發明的方法中，當只在印刷電路板12的上側上執行密封時，將在上方鑄模34上供應離型膜40a，以覆蓋要和可固化液體聚矽氧組合物接觸的表面。藉由饋送離型膜40b以覆蓋下方鑄模23，即可使用薄膜的可壓縮性及彈性以有效吸收印刷電路板厚度因不均勻所產生的誤差，然後依此方式消除密封的不均勻性。然而，請注意，僅使用位在上方鑄模34之側上的離型膜40a即已足夠。
參考數字42a及42b代表用於離型膜40a及40b的進料滾筒，及參考數字44a、44b分別代表用於薄膜40a及40b的捲取滾筒。如圖所示，進料滾筒42a及42b和捲取滾筒44a及44b係位在模製機的相對側上。用於上方鑄模34的進料滾筒42a及捲取滾筒44a係附著至可活動式平台30；用於下方鑄模23的進料滾筒42b及捲取滾筒44b係附著至固定平台20。使用此結構，可將離型膜40a及40b從鑄模的一側移動通過鑄模至其相對側。用於上方鑄模34的進料滾筒42a及捲取滾筒44a可隨著可活動式平台30一起垂直移動。參考數字46代表導引滾筒，及48代表靜電荷去除機（離子化器），其可移除離型膜40a及40b上的電荷。
饋送至上方鑄模34的離型膜40a係固定在上方鑄模34上並為空氣吸力所支持。夾鉗36具有：通氣口36a，其係在夾鉗36的下方端面中開啟；及通氣口36b，其係在夾鉗36的內部側面中開啟。通氣口36a及36b和位在鑄模外的吸風機構相通。密封環（O環）係設在上方支架33的表面上，其和夾鉗36的內表面為滑動接觸。密封環在啟動抽吸時可防止空氣從通氣口36b洩漏。空氣路徑的形成可流動通過：定義於上方鑄模34之側面間的空間、上方支架33的側面、及夾鉗36的內部表面，因此通氣口36b的空氣吸力可將離型膜40a固定在由上方鑄模34及夾鉗36所形成之模製區的內部表面上，然後再將薄膜固定到這些表面上。請注意，連接至通氣口36a及36b的抽吸單元不僅能夠形成吸力，還可供應壓縮空氣。在經由上述通氣口饋送壓縮空氣時，薄膜40a很容易從模製面脫落。
現在將說明本發明以可固化液體聚矽氧組合物密封半導體裝置的方法。在圖1中，在中線CL的左側顯示鑄模的開啟狀態，其中可活動式平台30係在上方位置。在此狀態中，剛將離型膜40a及40b饋送至鑄模的表面，然後將半導體裝置16放入下方鑄模23中。半導體裝置16被放入覆蓋下方鑄模23之表面的離型膜40b。
在圖1中，中線CL右側顯示狀態如下：其中藉由驅動吸風單元來吸取離型膜40a並將其固定在上方鑄模34及夾鉗36的下方端面上。離型膜40a經饋送接近模製表面，然後透過通氣口36a及36b吸取空氣。此吸力可將離型膜40a吸引至夾鉗36的端面並將固定在此端面上。同時，沿著夾鉗36的內部表面及上方鑄模34的模製面34b吸取離型膜40a。由於離型膜40a具有足夠的柔軟度及彈性，因為此吸力，其可隨著產生在上方鑄模34及夾鉗36上形成之凹陷的形狀。夾鉗36的端面具有複數個通氣口36a，該等通氣口係沿著周圍配置在前述端面且彼此具有預定的空間。
一方面，離型膜40a因對上方鑄模34的空氣吸入而被壓下，同時並將可固化液體聚矽氧組合物供應至支撐已置入下方鑄模23中之半導體裝置16的印刷電路板12。由於必須供應之可固化液體聚矽氧組合物50的量對應於密封區的容量，因此建議最好使用如分配器按計量供應組合物。
圖2顯示鑄模處於將半導體裝置16夾在下方鑄模23及上方鑄模34間時的關閉狀態。位在中線CL左側之鑄模的部分顯示狀態如下：其中將上方鑄模34向下移動，及將夾鉗36的下方端面壓向支撐半導體裝置16的印刷電路板12。上方鑄模34無法到達完全最下方的位置。在利用夾鉗36關閉密封空間時，可固化液體聚矽氧組合物50開始填入密封空間及由上方鑄模34進行壓縮。在圖2中，顯示鑄模位在中線CL右側的一部分處於狀態如下：其中將上方鑄模34向下移位至夾住位置。在夾住位置處，下方夾住停止器26的端面和上方夾鉗停止器39的端面接觸。夾住的力量可克服彈簧37的阻力並將夾鉗36向上移動，致使密封空間中的可固化液體聚矽氧組合物50能夠具有預定的厚度。
當上方鑄模34往下到達夾住位置及將密封區調整至預定厚度時，可固化液體聚矽氧組合物50完全填充密封區。如圖2所示，在中線CL左邊之機器的側面，在上方鑄模34及離型膜40a的角落部分之間會形成小間隙。然而，在上方鑄模34降至夾住位置時，上方鑄模34及離型膜間的間隙將會消失，因此可固化液體聚矽氧組合物50完全填充密封區。
由於必須密封之半導體裝置16的表面經由離型膜40a而被夾住，且藉由夾鉗36能夠可靠地密封密封區的周圍，因此執行密封操作時不會洩漏密封區的可固化液體聚矽氧組合物。在以微小級距在印刷電路板12的上方表面上形成線路圖案時，可利用離型膜40a吸收因此類級距所造成的不平坦，因此在將半導體裝置16夾在鑄模中時，不會有任何可固化液體聚矽氧組合物從密封區中漏出。塗到印刷電路板12之下方表面的下方離型膜40b由於其厚度方向的彈性也可以吸收半導體裝置厚度的不平坦，因此可適當密封半導體裝置。
在鑄模的關閉狀態中將可固化液體聚矽氧組合物50加熱及固化後，開啟鑄模並從鑄模中移除以樹脂密封的半導體裝置。由於密封係在離型膜40a及40b之上執行，因此固化聚矽氧體不會黏到模製表面上；由於離型膜40a及40b很容易從鑄模的表面脫落，因此很容易從鑄模中取出已密封的半導體裝置。如上述，透過通氣口36a及36b吹入壓縮空氣，有利於分開離型膜40a。在開啟鑄模後，可啟動進料滾筒42a、42b和捲取滾筒44a及44b，然後從鑄模一起移除離型膜40a及40b和密封半導體裝置。
圖3、4、及5顯示以本發明方法密封的半導體裝置。由於模製部分的上側很平坦，因此上方鑄模34的模製表面也很平坦。如圖式所示，在相鄰半導體晶片10之間的中間位置係用於切割通過密封樹脂層及印刷電路板，以便將密封的半導體裝置分成個別的半導體裝置。切割可利用切割機、雷射切割裝置等來進行。
此外，如圖6所示，上方鑄模34的模製面可設有對應於個別半導體晶片10之安裝位置的腔室34a，致使可將各晶片10分別密封在其個別腔室34a中。依此方法所得及利用固化聚矽氧體加以密封的半導體裝配件如圖7所示。將各中央位置之具有相鄰晶片10的裝配件切割通過密封樹脂層及印刷電路板，即可獲得個別密封的半導體裝置。切割可利用切割機、雷射切割器或其類似物來執行。
在本發明方法中使用的可固化液體聚矽氧組合物，其特徵為：其在室溫下具有90 Pa．s或更少的黏性，及從直接在以固化測量儀測量模製溫度下的扭力後至扭力達到1 kgf．cm時的時間間隔不少於1分鐘，而扭力從1 kgf．cm增加至5 kgf．cm的時間間隔不多於1分鐘。如果組合物的黏性在室溫下超過90 Pa．s，這將損害組合物的此類特性，如可填充性，因而造成空洞的形成。如果從直接在以固化測量儀測量模製溫度下的扭力後至扭力達到1 kgf．cm時的時間間隔短於1分鐘，則也會發生同樣的情況。另一方面，如果扭力從1 kgf．cm增加為5 kgf．cm的時間間隔超過1分鐘，則將使半導體晶片及印刷電路板會有更明顯的彎曲，因而惡化可模製性，或可固化液體聚矽氧組合物會有部分未固化。因此，直接在測量後，在模製溫度下所測量的扭力應小於1 kgf．cm，而在固化階段期間，扭力應為5 kgf．cm或更多。尤其，較佳利用此類可固化液體聚矽氧組合物以提供從直接在以固化測量儀測量模製溫度下的扭力後至扭力達到1 kgf．cm時之不少於1.5分鐘的時間間隔，及扭力從1 kgf．cm增加至5 kgf．cm之不多於0.3分鐘的時間間隔。有關模製溫度並沒有任何特別限制，但一般較佳具有介於室溫(25°C)至200°C的此溫度，較佳介於50°C至150°C，60°C至130°C更佳。
上述可固化液體聚矽氧組合物可以屬於矽氫化反應可固化型、冷凝可固化型、紫外線可固化型或自由基聚合作用可固化型。從控制固化特性的觀點來看，矽氫化反應可固化組合物為較佳。此類可固化液體聚矽氧組合物可包含以下成分中至少一項：(A)每分子具有至少兩個烯屬烴基的有機聚矽氧烷(organopolysiloxane)；(B)每分子具有至少兩個矽鍵接之氫原子的有機聚矽氧烷；(C)鉑型催化劑；(D)填料。視需要，組合物可併入其他選擇性添加劑，如色素、反應抑制劑、黏性提供劑等。
本發明方法中所用的可固化聚矽氧組合物不僅可用作保護半導體晶片及線路的保護劑，還可用作半導體晶片及印刷電路板的絕緣層，或用作半導體晶片及印刷電路板的吸震層。有關固化聚矽氧體的形式並沒有任何限制，且其可以軟橡膠、硬橡膠、樹脂等形式所製成。尤其，建議提供彈性不超過1 GPa的組合模數。
利用本發明方法以固化聚矽氧體密封的半導體裝置例如：安裝半導體晶片的印刷電路板、電互連之前的半導體晶片、或切割成個別半導體裝置之前的半導體晶圓。此類半導體裝置的範例如圖3及4所示，圖中分別圖解以印刷電路板上的半導體晶片構成的半導體裝置，及以線路焊接之半導體晶片及具有複數個引線之印刷電路板構成的裝置。在圖3的具體實施例中，在以聚醯亞胺樹脂、環氧樹脂、BT樹脂、或陶瓷製成的印刷電路板12上藉由晶粒焊接穩固晶片之後，以金或鋁製成的焊接線路對半導體晶片10進行線路焊接，即可形成半導體裝置。在圖4之半導體裝置的具體實施例中，半導體晶片經由焊球或導電凸塊的使用而和印刷電路板為電互連。為了強化，焊球或導電凸塊可併入底部填充劑。此種底部填充劑包含可固化環氧樹脂組合物或可固化聚矽氧組合物。在圖3及4的半導體裝置中，為了在將半導體裝置密封至其他印刷電路板後連接半導體裝置，會在晶片的對側上為支撐這些裝置的印刷電路板12提供在印刷電路板背面上形成的外部電極，如焊球。如裝置以複數個同時密封且配置在電路板上側上的半導體晶片組成，則可藉由鋸開或打孔將封裝分割成個別密封的半導體裝置。圖5顯示晶圓級晶片尺寸封裝（即，CSP）的範例。
在上述壓縮模製機中利用本發明方法以固化聚矽氧體密封半導體裝置的期間，可固化液體聚矽氧組合物會和鑄模直接接觸，並在鑄模的模製表面上留下黏在這些表面上的黏液物質。因此，建議經由上述離型膜執行壓縮密封。使用此類薄膜允許以樹脂進行連續密封並延長鑄模清除操作間的間隔，因而提高生產效率。
對於壓縮模製條件並沒有任何特別限制。然而，為了降低印刷電路板及半導體晶片的應力，建議維持加熱溫度介於室溫(25℃)至200℃，較佳介於50℃至150℃，介於60℃至130℃則更佳。此外，預先加熱鑄模也可以改良壓縮模製的週期時間。本發明方法中所用的可固化液體聚矽氧組合物可以屬於各種類型。然而，以滴落的方式將組合物塗到利用下方鑄模的熱度預先加熱的印刷電路板上，即可控制可固化液體聚矽氧組合物的散布。
以下說明有關本發明的半導體裝置。本發明之密封的半導體裝置係為利用上述本發明方法所產生的半導體裝置。由於半導體裝置的密封材料沒有任何空洞，因此其可維持有利的外觀，且不會損失防潮的特性。此外，由於此種裝置的產生能夠精確控制密封樹脂的厚度，因而適於電子儀器的微型化及薄化。
範例
將參考實際與比較實施例來說明本發明的半導體裝置及其製法。可固化液體聚矽氧組合物及半導體裝置係使用以下給定的標準進行評估。
[黏性]
聚矽氧橡膠組合物在室溫下(25℃)的黏性係藉由E－型旋轉黏度計（Tokimec Inc.的產品；圓錐體：3°，直徑：28 mm）來測量。
[以固化測量儀測得的可固化性]
使用固化測量儀（Orientec Co., Ltd的產品，固化測量儀型號III－NPS）測量各種模製溫度（70℃與120℃）下的扭力(kgf．cm)與時間間隔（分鐘），即可決定可固化液體聚矽氧組合物的可固化性。在測量中，將5 ml測試的可固化液體聚矽氧組合物放入下方鑄模中，然後在上方鑄模關閉時開始進行測量。測量的執行係使用以下項目：用於橡膠的R－型晶粒，角振幅為3°，旋轉頻率為每分鐘旋轉100下及最小扭力範圍值為10 kgf．cm。
[彈性的組合模數]
在120℃之30 kgf/cm2 的負載下，對可固化液體聚矽氧組合物進行壓縮模製5分鐘，然後在120℃下，在熱爐中，再次對產品進行熱處理1小時。使用測量黏彈性的儀器測量彈性的組合模數（切變頻率1 Hz，應變速率0.5%）。
以下標準用於評估模製產品。
[外觀]
針對產品之中央部分及周圍部分間的厚度差異來評估以聚矽氧樹脂固化體及環氧樹脂密封之半導體的外觀。用於此評估的指定項目如下：差異不超過5%－O；差異不小於5%但不超過10%－△；差異不小於10%－X。
[可填充性]
目測觀察以聚矽氧固化體及環氧樹脂密封之半導體裝置的表面，再按以下標準進行評估：填充均勻，沒有空洞－O；有一些空洞及未完全填充的區域－X。
[彎曲]
決定彎曲的方式如下：在將半導體裝置裝配件切割成個別的半導體裝置之前，將以聚矽氧或環氧樹脂密封之半導體裝置裝配件的一個長邊牢牢固定，然後在固定側的位置之上測量另一個長邊的高度。
本發明實施例及比較實施例所用的可固化液體聚矽氧橡膠組合物具有如表1所示的特性。
[實施例1]
在本實施例中，使用如圖3所示的半導體裝置類型。更明確地說，經由35μm厚的環氧樹脂晶粒焊接劑層，將(8 mm x 14 mm)半導體晶片10固定於以BT樹脂製成的(70 mm x 160 mm)印刷電路板。印刷電路板包含層壓結構，其形成係經由具有17μm厚度的環氧樹脂黏著層，將18μm的銅箔黏到200μm厚的BT樹脂膜上。然後利用上述銅箔製造電路圖案。移除用於電路圖案之線路焊接所需的部分。半導體晶片的電路圖案及凸塊（未顯示）經由48條金焊接線路而為互連及線路焊接。各裝置總共54個半導體晶片分成具有18個晶片的3塊被固定至印刷電路板上並藉由線路焊接形成個別線路圖案。
在室溫下，將數量20 g的矽氫化反應可固化液體聚矽氧橡膠組合物(A)塗到以BT樹脂製成之用於支撐半導體晶片10之印刷電路板12上的預定處，然後將印刷電路板放入圖1所示類型之壓縮模製機的下方鑄模中。上述模製機的上方鑄模及下方鑄模已經關閉。（為了保護模製表面免於污染及有助於從鑄模上移除聚矽氧橡膠，以利用四氟乙烷(tetrafluoroethylene)樹脂製成之離型膜塗布上方鑄模的內表面，再利用空氣吸力將薄膜壓入密封表面。）壓縮模製係在印刷電路板在負載35 kgf/cm2 下、120℃之3分鐘期間的夾住狀態中執行。在此之後，從鑄模移除密封在聚矽氧橡膠中的半導體裝置，然後在熱爐中以120℃進行熱處理1小時。結果，在半導體晶片的表面上產生具有600μm厚之聚矽氧橡膠層的密封半導體裝置。所得半導體裝置的特性如表2所示。
[實施例2]
按照和實施例1的相同方式準備半導體裝置，但使用矽氫化反應可固化液體聚矽氧橡膠組合物(B)以取代矽氫化反應可固化液體聚矽氧橡膠組合物(A)。所得半導體裝置的特性如表2所示。
[比較實施例1]
按照和實施例1的相同方式準備半導體裝置，但使用矽氫化反應可固化液體聚矽氧橡膠組合物(C)以取代矽氫化反應可固化液體聚矽氧橡膠組合物(A)，且壓縮模製係在70℃及負載35 kgf/cm2 的15分鐘期間執行。所得半導體裝置的特性如表2所示。
[比較實施例2]
按照和比較實施例1的相同方式準備半導體裝置，但使用矽氫化反應可固化液體聚矽氧橡膠組合物(D)以取代矽氫化反應可固化液體聚矽氧橡膠組合物(C)。所得半導體裝置的特性如表2所示。
[比較實施例3]
按照和比較實施例1的相同方式準備半導體裝置，但使用矽氫化反應可固化液體聚矽氧橡膠組合物(C)以取代矽氫化反應可固化液體聚矽氧橡膠組合物(A)，且壓縮模製係在120℃及負載50 kgf/cm2 的3分鐘期間執行。所得半導體裝置的特性如表2所示。
[比較實施例4]
按照和比較實施例3的相同方式準備半導體裝置，但使用矽氫化反應可固化液體聚矽氧橡膠組合物(D)以取代矽氫化反應可固化液體聚矽氧橡膠組合物(C)。所得半導體裝置的特性如表2所示。
產業利用性
本發明方法可有效地製造密封的半導體裝置，及可防止密封材料中形成空洞，並允許精確控制密封裝置之固化聚矽氧體的厚度，且能保護焊接線路免於中斷與不必要的接觸，並減少半導體晶片及印刷電路板的彎曲。尤其，本發明提供製造密封半導體裝置的方法允許以減少半導體晶片及印刷電路板之彎曲所需的相對較低溫度對可固化聚矽氧組合物進行壓縮模製。因此，本發明方法適於電子儀器的微型化及薄化。
10．．．半導體晶片
12．．．印刷電路板
14．．．固化聚矽氧體
16．．．半導體裝置
20．．．固定平台
22．．．下方基座
23．．．下方鑄模
24．．．加熱器
26．．．下方夾住停止器
30．．．可活動式平台
32．．．上方基座
33．．．上方支架
34．．．上方鑄模
34a．．．腔室凹陷
36．．．夾鉗
36a、36b．．．通氣口
37．．．彈簧
38．．．加熱器
39．．．上方夾住停止器
40a、40b．．．離型膜
42a、42b．．．進料滾筒
44a、44b．．．捲取滾筒
46．．．導引滾筒
48．．．靜電荷去除機
50．．．可固化液體聚矽氧組合物
70．．．以固化聚矽氧體密封的半導體裝置
72．．．固化聚矽氧體
圖1圖解適於實現本發明方法之壓縮模製機的主要結構單元。
圖2圖解使用實現本發明方法所用之壓縮模製機進行密封之半導體裝置的密封條件。
圖3為根據實施例及比較實施例所產生之半導體裝置的截面圖。
圖4為本發明之半導體裝置的截面圖。
圖5為本發明之半導體裝置的另一個截面圖。
圖6圖解適於實現本發明方法之壓縮模製機的另一種結構。
圖7為本發明之半導體裝置之三維圖的範例。
10．．．半導體晶片
12．．．印刷電路板
16．．．半導體裝置
20．．．固定平台
22．．．下方基座
23．．．下方鑄模
24．．．加熱器
26．．．下方夾住停止器
30．．．可活動式平台
32．．．上方基座
33．．．上方支架
34．．．上方鑄模
36．．．夾鉗
36a、36b．．．通氣口
37．．．彈簧
38．．．加熱器
39．．．上方夾住停止器
40a、40b．．．離型膜
42a、42b．．．進料滾筒
44a、44b．．．捲取滾筒
46．．．導引滾筒
48．．．靜電荷去除機

Claims (10)

  1. 一種製造密封於固化聚矽氧體之半導體裝置的方法，其係藉由將未密封的半導體裝置放入鑄模中，然後在預定模製溫度下對填充該鑄模及該未密封之半導體裝置間之空間的可固化液體聚矽氧組合物進行壓縮模製，其中該可固化液體聚矽氧組合物在室溫下具有90 Pa．s或更少的黏性，及其中從直接在以一固化測量儀測量模製溫度下的一扭力後至該扭力達到1 kgf．cm時的時間間隔不少於1分鐘，而該扭力從1 kgf．cm增加至5 kgf．cm的時間間隔不多於1分鐘。
  2. 如請求項1之方法，其中該可固化液體聚矽氧組合物係為矽氫化反應可固化液體聚矽氧組合物。
  3. 如請求項1之方法，其中該可固化液體聚矽氧組合物在固化時可形成具有1 GPa或更少之彈性之組合模數的固化聚矽氧體。
  4. 如請求項1之方法，其中在將該半導體裝置放入下方鑄模且將該可固化液體聚矽氧組合物饋送至上方鑄模及該未密封半導體裝置之間的空間後，將該未密封的半導體裝置夾在該上方鑄模及該下方鑄模之間，且對該可固化液體聚矽氧組合物進行壓縮模製。
  5. 如請求項1之方法，其中密封至少兩個半導體裝置，然後將所得密封裝配件切割成分開的密封半導體裝置。
  6. 如請求項1之方法，其中該半導體裝置包含在印刷電路板上的半導體晶片，該等晶片係經由焊接線路而為電連接。
  7. 如請求項6之方法，其中將該可固化液體聚矽氧組合物塗到支撐該印刷電路板之半導體晶片的該表面上，及以固化聚矽氧體密封該等半導體晶片及該等焊接線路間的連接。
  8. 如請求項1之方法，其中將離型膜塗到該鑄模的內表面上。
  9. 如請求項8之方法，其中藉由空氣吸力將該離型膜保持在該鑄模的內表面上。
  10. 一種半導體裝置，其係藉由如請求項1至9中任何一項之方法所產生。
TW094106803A 2004-03-19 2005-03-07 半導體裝置及其製法 TWI383429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004079597A JP4903987B2 (ja) 2004-03-19 2004-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200535957A TW200535957A (en) 2005-11-01
TWI383429B true TWI383429B (zh) 2013-01-21

Family

ID=34961509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094106803A TWI383429B (zh) 2004-03-19 2005-03-07 半導體裝置及其製法

Country Status (8)

Country Link
US (1) US8262970B2 (zh)
EP (1) EP1730775B1 (zh)
JP (1) JP4903987B2 (zh)
KR (1) KR101168861B1 (zh)
CN (1) CN100539092C (zh)
MY (1) MY146873A (zh)
TW (1) TWI383429B (zh)
WO (1) WO2005091361A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931366B2 (ja) 2005-04-27 2012-05-16 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
JP5207591B2 (ja) 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP5285846B2 (ja) 2006-09-11 2013-09-11 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
CN102290170A (zh) * 2010-06-17 2011-12-21 台湾双羽电机股份有限公司 薄型电阻及其制造方法
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法
JP2014082284A (ja) * 2012-10-15 2014-05-08 Dow Corning Toray Co Ltd 凸状硬化物及び基材を備える一体化物の製造方法
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
US9470395B2 (en) 2013-03-15 2016-10-18 Abl Ip Holding Llc Optic for a light source
EP2994290B1 (en) 2013-05-10 2023-10-04 ABL IP Holding LLC Silicone optics
WO2016036072A1 (ko) * 2014-09-01 2016-03-10 한국생산기술연구원 레독스 플로우 전지용 바이폴라 플레이트 제조 방법
BR112017014323B1 (pt) * 2015-03-05 2022-11-01 Sumitomo Bakelite Co., Ltd Composição de resina para vedação, método para produzir unidade de controle eletrônico montada em veículo e unidade de controle eletrônico montada em veículo
KR102695706B1 (ko) * 2022-05-24 2024-08-16 레이저쎌 주식회사 진공챔버를 구비한 가압 방식의 레이저 리플로우 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997498A1 (en) * 1998-10-28 2000-05-03 Dow Corning Corporation Silicone composition, method for the preparation thereof and silicone elastomer
US20020015748A1 (en) * 1999-03-26 2002-02-07 Fumio Miyajima Resin molding machine and method of resin molding

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214244A (ja) 1988-06-30 1990-01-18 Toray Dow Corning Silicone Co Ltd 加熱硬化性オルガノポリシロキサン組成物
JP3516764B2 (ja) 1995-03-08 2004-04-05 アピックヤマダ株式会社 リリースフィルムを用いる樹脂モールド装置及び樹脂モールド方法
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6040366A (en) 1998-02-27 2000-03-21 General Electric Company Liquid injection molding silicone elastomers having primerless adhesion
JP4646363B2 (ja) * 2000-06-29 2011-03-09 東レ・ダウコーニング株式会社 シリコーンゴム組成物
JP4947858B2 (ja) * 2001-08-21 2012-06-06 東レ・ダウコーニング株式会社 導電性液状シリコーンゴム組成物、導電性シリコーンゴム成形物およびその製造方法
JP4061361B2 (ja) * 2001-12-28 2008-03-19 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 付加反応型ポリオルガノシロキサン組成物
KR20050014845A (ko) * 2002-05-31 2005-02-07 다우 코닝 도레이 실리콘 캄파니 리미티드 열전도성 경화성 액체 중합체 조성물 및 당해 조성물을사용하여 제조된 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997498A1 (en) * 1998-10-28 2000-05-03 Dow Corning Corporation Silicone composition, method for the preparation thereof and silicone elastomer
US20020015748A1 (en) * 1999-03-26 2002-02-07 Fumio Miyajima Resin molding machine and method of resin molding

Also Published As

Publication number Publication date
WO2005091361A1 (en) 2005-09-29
EP1730775A1 (en) 2006-12-13
MY146873A (en) 2012-10-15
CN1934699A (zh) 2007-03-21
US20070273050A1 (en) 2007-11-29
CN100539092C (zh) 2009-09-09
JP2005268565A (ja) 2005-09-29
EP1730775B1 (en) 2013-02-13
KR101168861B1 (ko) 2012-07-30
KR20060123643A (ko) 2006-12-01
US8262970B2 (en) 2012-09-11
JP4903987B2 (ja) 2012-03-28
TW200535957A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
TWI383429B (zh) 半導體裝置及其製法
JP4607429B2 (ja) 半導体装置の製造方法および半導体装置
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
US7829389B2 (en) Roll-on encapsulation method for semiconductor packages
KR101797191B1 (ko) 반도체 웨이퍼 마운트 가압용 표면개질 실리콘 고무 스탬프 블래더 및 그 성형방법
KR20150013761A (ko) 캡슐화된 반도체 소자의 제조 방법 및 캡슐화된 반도체 소자
JP4340552B2 (ja) 真空成形装置
JP2003197680A (ja) 半導体装置の製造方法
JP3920672B2 (ja) 封止枠部材及び封止枠部材用のシリコーンエラストマーシート
WO2010044771A1 (en) Roll-on encapsulation method for semiconductor packages
JP3484633B2 (ja) 電子部品の製造方法
TW200522250A (en) Method for forming an underfilling material under chip from bottom surface of substrate