CN1934699A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1934699A
CN1934699A CNA200580008837XA CN200580008837A CN1934699A CN 1934699 A CN1934699 A CN 1934699A CN A200580008837X A CNA200580008837X A CN A200580008837XA CN 200580008837 A CN200580008837 A CN 200580008837A CN 1934699 A CN1934699 A CN 1934699A
Authority
CN
China
Prior art keywords
semiconductor device
mould
synthetic
curable liquid
liquid silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580008837XA
Other languages
English (en)
Other versions
CN100539092C (zh
Inventor
森田好次
中西淳二
峰胜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Co Ltd filed Critical Dow Corning Toray Co Ltd
Publication of CN1934699A publication Critical patent/CN1934699A/zh
Application granted granted Critical
Publication of CN100539092C publication Critical patent/CN100539092C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

一种通过将未密封的半导体器件放置在模具中、在预定成型温度下压模填充于模具和未密封半导体器件之间的间隙的可固化液体硅树脂合成物来制造密封在固化硅树脂体中的半导体器件的方法，其中可固化的液体硅树脂合成物在室温下具有等于或小于90Pa.s的粘度，并且其中从在成型温度下使用硫度计测量扭矩的时刻到扭矩达到1kgf.cm的时刻的时间间隔不少于1分钟，并且扭矩从1kgf.cm增至5kgf.cm的时间间隔不超过1分钟。

Description

半导体器件及其制造方法
技术领域
本申请涉及一种半导体器件的制造方法和由该方法生产的半导体器件。
背景技术
通过使用金属模具的传递模塑法、罐封液体密封树脂、或丝网印刷液体密封树脂来进行半导体器件的密封。近来半导体器件最小化的趋势要求电子器件的尺寸更小、厚度更薄、以及允许树脂密封封装体厚500μm或更薄。
如果在薄的树脂密封封装体中采用传递模塑法，能够精确控制密封树脂的厚度，然而存在半导体芯片在液体密封树脂流动中发生垂直位移、或者由于连接至半导体芯片的接合引线在液体密封树脂流动中产生的压力影响下发生变形导致引线的断开和引线之间的接触问题。
另一方面，虽然罐封或丝网印刷液体密封树脂一定程度上可以保护接合引线不断开和互相接触，但是这些方法使得精确控制密封树脂的涂敷更加困难并容易导致形成空洞。
已经提出通过将未密封的半导体器件放置在模具中、用可模压树脂填充半导体器件和模具之间的间隙、并使用压模法(见日本未审公开专利申请公开号(Kokai)(以下称作“Kokai”)Hei 8-244064，KokaiHei 11-77733、和Kokai 2000-277551)固化树脂来解决以上问题并制造树脂密封半导体器件。
然而，由于半导体元件最小化引起半导体芯片的薄化，这些方法增加了半导体芯片和印刷电路板的弯曲，并会导致半导体器件的损坏以及性能特性的恶化。
本发明的一个目的是提供一种有效地制造密封半导体器件的方法，其能够防止在密封材料中形成空洞、并减小半导体芯片和印刷电路板的弯曲，在使用可固化液体硅树脂合成物密封的情形中能够快速密封并具有适当的可模压能力。另一个目的是提供具有上述性质的密封半导体器件。
发明内容
本发明提供一种通过将未密封的半导体器件放置在模具中、在预定成型温度下压模填充于模具和未密封半导体器件之间的间隙的可固化液体硅树脂合成物来制造密封在固化硅树脂体中的半导体器件的方法，其中可固化的液体硅树脂合成物在室温下具有等于或小于90Pa·s的粘度，并且其中从在成型温度下使用硫度计测量扭矩的时刻直到扭矩达到1kgf·cm的时刻的时间间隔不少于1分钟，并且扭矩从1kgf·cm增至5kgf·cm的时间间隔不超过1分钟。
而且，本发明还提供一种通过上述方法生产出的半导体器件。
发明效果
本发明提供有效地制造密封半导体器件的方法，其能够防止在密封材料中形成空洞、并减小半导体芯片和印刷电路板的弯曲，在使用可固化液体硅树脂合成物密封的情形中能够快速密封并具有适当的可模压能力。而且，本发明提供具有上述性质的密封半导体器件。
附图说明
图1图示适于实现本发明方法的压模机器的主要结构单元。
图2图示使用用于实现本发明方法的压模机器密封半导体器件的密封条件。
图3是根据实施例和比较例生产的半导体器件的截面图。
图4是本发明的半导体器件的截面图。
图5是本发明的半导体器件的另一截面图。
图6图示适于实现本发明方法的压模机器的另一结构。
图7是本发明的半导体器件的三维视图的例子。
附图标记
10：半导体芯片
12：印刷电路板
14：固化硅树脂体
16：半导体器件
20：固定板
22：下部基板
23：下部模具
24：加热器
26：下部夹塞
30：可移动板
32：上部基板
33：上部支架
34：上部模具
34a：凹腔
36：钳子
36a、36b：通气口
37：弹簧
38：加热器
39：上部夹塞
40a、40b：释压膜
42a、42b：进料辊
44a、44b：卷紧辊
46：导向辊
48：静电清除器
50：可固化的液体硅树脂合成物
70：固化硅树脂体密封的半导体器件
72：固化的硅树脂体
具体实施方式
我们首先较具体的描述本发明的密封半导体器件的制造方法。
根据提出的方法，将半导体器件放置在模具中，然而通过使用可固化的硅树脂合成物填充模具和半导体器件之间的间隙、并在预定成型温度压模合成物将该半导体器件密封在固化的硅树脂体中。含有上述模具的压模机器可以表现为传统的压模机器，其包括：上部模具和下部模具，其间能够夹持半导体器件、并能够提供用于后续压模的填充模具和半导体器件之间空间的可固化的硅树脂合成物的进料；用于向上部和下部模具施压的钳子；和用于通过加热固化可固化的液体硅树脂合成物的加热器。该压模机器在Kokai Hei 8-244064、Kokai Hei11-77733、和Kokai 2000-277551中公开。为了简化，我们考虑例如Kokai 2000-277551中公开的压模机器。
更清楚地，Kokai 2000-277551中公开的压模机器能够将半导体器件放置入下部模具、向上部模具和半导体器件之间的间隙供应可固化的液体硅树脂合成物、将半导体器件夹持在上部模具和下部模具之间、以及压模可固化的硅树脂合成物。上述机器具有制造为围绕上部模具密封区域的侧面的结构形式的钳子。支撑钳子使得其能够沿着上述侧面在模具的关-开方向上垂直自由移动，从而当模具开时，钳子的下端面从上部模具的成型面(molding face)突出并偏向下部模具。当下部模具或上部模具与可固化的液体硅树脂合成物直接接触时，其成型表面容易涂覆有氟-树脂合成物。特别，上述压模机器提供有用于将可从模具和硅树脂固化体剥离的膜输送到其能够覆盖上部模具的密封区域位置的器件。在这样的机器中，经释压膜密封的半导体器件避免了硅树脂固化体粘住模具的成型表面、可靠地闭合密封区域、并避免形成毛刺。
上述压模机器还可以提供有输送装置，用于将可从模具和硅树脂固化体剥离的膜输送到能够覆盖成型表面的位置，该成型表面可以支撑下部模具中的半导体器件。而且，该机器配置有抽气装置，其通过从由钳子的内面和上部模具的成型表面构成的可固化液体硅树脂合成物密封区域的内部底表面吸气从而向钳子的下端面上的释压膜和密封区域的内表面上的释压膜应用抽气操作。提供上述抽气装置可靠地保持和密封成型表面上的释压膜。可选地，用于保持释压膜的抽气装置可以包括向钳子的下端面打开的通气口和与形成在钳子的内侧表面与上部模具的侧表面之间间隙中的气流相通的通气口。上述开口连接到抽气单元会引起抽气操作。上部模具可以在其成型表面上具有形成与半导体器件上的半导体芯片放置位置对应的独立成型部分的腔。另外，下部模具也可以具有形成与半导体器件上的半导体芯片放置位置对应的独立成型部分的腔。上部模具在垂直方向上可移动并被支撑为可推动下部模具。溢出腔形成在下部模具的成型表面上，用于在半导体器件密封期间提供可固化硅树脂合成物从密封区域的溢出。一个或多个通道与溢出腔相通，密封区域可以形成在向半导体器件施压的钳子的夹紧面上。
在半导体密封操作中，半导体器件放置入下部模具中，可固化液体硅树脂合成物填充至上部和下部模具之间的间隙，从模具和固化硅树脂体剥离的膜覆盖密封区域的表面，半导体器件与可固化的硅树脂合成物一起在上部和下部模具之间受到挤压被密封。在这些条件下，形成为包围上部模具的密封区域侧表面结构的钳子沿着上述侧表面在垂直方向上自由移动，在低于上部模具的成型表面的下端面突出，推动下部模具，并密封密封区域的外围；同时下部和上部模具逐渐相互靠近，可固化的液体硅树脂合成物填充密封区域，模具在模具关断位置停止，模具固化腔中的可固化硅树脂合成物密封半导体器件。
图1示出适于实施本发明的方法的压模机器的主要结构部件。在该图中，附图标记20表示固定板，附图标记30表示可移动板。两个板被夹入压力机中。压力机可以包括能够在垂直方向上驱动可移动板而执行密封操作的电驱动压力机或水力压力机，
附图标记22表示固定在固定板20上的下部基板，23表示固定在下部基板22上的下部模具。下部模具23的上表面具有用于放置半导体器件16的安装部分。本发明的方法中用到的半导体器件16包含多个从下部模具23面朝上的半导体芯片10。附图标记24表示设置在下部基板22中的加热器。加热器24用来加热下部模具23，由此增高由下部模具23支撑的半导体器件16的温度。该机器提供有限定必须夹紧上部和下部模具的位置的下部夹塞26。夹塞26放置在下部基板22上。
附图标记32表示固定可移动板30的上部基板。附图标记33表示固定于上部基板32的上部支架，34是固定于上部支架33的上部模具。在本实施例的方法中，半导体芯片10设置并密封在平坦的印刷电路板12的一侧上。因此，在密封区域中将上部模具34的成型面也制为平坦的。附图标记36表示制作为围绕上部模具34和上部支架33的侧面的结构形式的钳子。钳子36由可垂直自由运动的上部基板32支撑并由于弹簧37偏向下部模具23。上部模具34的成型面从钳子36的端面移动，并且在介于钳子36的内部面和上部模具34的成型面之间的模具关断状态中形成密封区域。钳子36的偏压力可以通过除了弹簧之外的例如气压缸实现。
附图标记38表示设置在上部基板32中的加热器，用于加热上部支架33和上部模具34，从而能够在模具关断时加热半导体器件16；39表示安装在上部基板32上的上部夹塞。上部夹塞39和下部夹塞26分别设置在上部模具的一侧和下部模具的一侧，从而在模具关断状态时它们的端面开始互相接触。当通过施压单元向下移动可移动板30时，上部夹塞39在夹紧位置上接触下部夹塞26。可固化的硅树脂合成物的成型空间的深度由模具的关断位置限定。上述关断或夹紧位置限定了密封区域中形成的密封可固化硅树脂合成物层的厚度。
附图标记40a和40b表示纵向设置的释压膜，分别具有足以覆盖上部膜具34和下部膜具23的成型面的宽度尺寸。释压膜40a和40b的目的是覆盖密封区域的表面，从而避免可固化树脂合成物与成型表面直接接触。释压膜40a和40b由类膜材料制成，其能够易于从模具上剥离并具有相对于成型温度的热阻系数、永久机械强度、和用于改变其形状的足够的柔软度，从而与密封区域成型面上的凹陷和凸起相一致。这些材料的例子有由聚四氟乙烯(PTFE)、乙烯-四氟乙烯共聚物(ETFE)、四氟乙烯-全氟丙烯共聚物(FEP)、聚偏氟乙烯(PVDF)、或类似的含氟树脂，以及聚对苯二甲酸乙二醇酯(PET)、聚丙烯(PP)等。
当在本发明方法中仅在印刷电路板12的上侧进行密封时，释压膜40a应用至上部膜具34，用来覆盖将要与可固化的液体硅树脂合成物接触的表面。通过提供释压膜40b以覆盖下部模具23，能够应用该膜的可压缩性和弹性有效消减印刷电路板均匀厚度的偏离，由此将低密封的不均匀性。然而，应当注意仅在上部模具34的一侧上应用释压膜40a可能就是足够的。
附图标记42a和42b分别表示释压膜40a和40b的进料辊，附图标记44a和44b分别表示膜40a和40b的卷紧辊。如图所示，进料辊42a和42b与卷紧辊44a和44b位于压模机器的相对侧上。用于上部模具34的进料辊42a和卷紧辊44a粘贴在可移动板30上，用于下部模具23的进料辊42b和卷紧辊44b粘贴在固定板20上。由于这种结构，释压膜40a和40b从模具的一侧向其相对侧移动经过模具。用于上部模具34的进料辊42a和卷紧辊44a与可移动板30一起垂直移动。附图标记46表示导向辊，48表示静电清除器(离子发生器)，其除去释压膜40a和40b上的静电电荷。
提供于上部模具34的释压膜40a固定在上部模具34上并通过抽气支持。钳子36具有通气口36a，其在钳子36的下端面打开，以及通气口36b，其在钳子36的内侧面打开。通气口36a和36b与位于模具外侧的抽气装置相通。密封环(○-环)提供在上部支架33的表面上，其与钳子36的内表面滑动接触。该密封环防止在抽气操作中气体从通气口36b泄露。形成流经由上部模具34的侧面、上部支架33的侧面、钳子36的内面之间限定的空间的气体路径，从而从通气口36b的抽气操作将释压膜40a保持在由上部模具34和钳子36形成的成型区域的内面上，并将该膜固定在这些面上。应当注意连接到通气口36a和36b的抽气单元不仅能够实现抽气操作，而且能够提供压缩气体。当经由上述通气口供给压缩气体时，膜40a易于从成型表面剥离。
现在将解释本发明的用可固化的液体硅树脂合成物密封半导体器件的方法。图1中，中心线CL左侧表示模具开启状态，其中可移动板30处于上部位置。在该状态中，释压膜40a和40b刚刚提供到模具表面，随后半导体器件16置于下部模具23中。半导体器件16放置在覆盖下部模具23表面的释压膜40b上。
图1中，中心线CL右侧表示一种状态，其中通过起动抽气装置吸住释压膜40a并将其固定至上部模具34和钳子36的下端面。接近成型表面提供释压膜，然后经过通气口36a和36b抽气。该操作将释压膜40a吸引到钳子36的端面并将其固定至该端面。同时，沿钳子36的内面和上部模具34的成型面34b吸住释压膜40a。释压膜40a具有足够的柔软度和弹性，由于抽气操作而使其成为形成在上部模具34和钳子36上的凹槽的形状。钳子36的端面具有多个通气口36a，其环绕上述面设置并相互之间具有预定间隔。
一方面，通过抽气将释压膜40a压于上部模具34，同时将可固化的硅树脂合成物施加到支撑半导体器件16的印刷电路板12上，其已经设置在下部模具23中。由于施加的可固化液体硅树脂合成物50的量与密封区域的容量相一致，因此建议定量供应合成物，例如使用分配器。
图2示出半导体器件16夹在下部模具23和上部模具34之间时处于关闭状态的模具。位于中心线CL左侧的部分模具示出一种状态，其中上部模具34向下移动，并将钳子36的下端面压于支撑半导体器件16的印刷电路板。上部模具34未到达最终的最下端位置。当通过钳子36关闭密封空间时，可固化的液体硅树脂合成物50开始填充密封空间并被上部模具34压缩。图2中，位于中心线CL右侧的部分模具示出一种状态，其中上部模具34向下向夹紧位置移动。在夹紧位置上，下部夹塞26的端面与上部夹塞39的端面相接触。夹紧力克服了弹簧37的阻力并向上移动钳子36，从而密封空间中可固化的液体硅树脂合成物50能够具有规定厚度。
当上部模具34向下至夹紧位置、密封区域调整至规定厚度时，可固化的液体硅树脂合成物50完全填充密封区域。如图2所示，在中心线CL左侧的机器中，上部模具34的角部和释压膜40a之间形成有小间隙。然而，当上部模具34下降至夹紧位置时，上部模具34和释压膜之间的间隙消失，可固化的液体硅树脂合成物50完全填充密封区域。
由于经释压膜40a夹紧必须密封的半导体器件16的表面、钳子36可靠密封密封区域的外围，能够进行密封操作而不会从密封区域泄漏可固化的液体硅树脂合成物50。在布线图案分几步形成在印刷电路板12的上部面上的情形中，这些步骤带来的不平整能够被释压膜40a吸收，因此在半导体器件16夹在模具中时可固化的液体硅树脂合成物不会从密封区域泄漏。施加到印刷电路板12的下侧表面上的释压膜40b由于其厚度方向上的弹性，也会吸收半导体器件厚度上的下部不平整，从而能够恰当密封半导体器件。
在模具的关闭状态中加热并固化可固化的液体硅树脂合成物50之后，开启模具，从模具除去树脂密封的半导体器件。由于在释压膜40a和40b上进行进行密封，固化的硅树脂体不会粘住成型表面，由于释压膜40a和40b容易从模具表面剥离，因此密封的半导体器件易于从模具取出。如上所述，通过经通气口36a和36b冲出压缩气体有助于分离释压膜40a。模具开启之后，起动进料辊42a、42b和卷紧辊44a、44b，释压膜40a和40b与密封半导体器件一起从模具除去。
图3、4和5示出本发明的方法密封的半导体器件。由于成型部分的上侧是平坦的，上部模具34的成型表面也是平坦的。如附图所示，相邻的半导体芯片10之间的中间位置用作穿过密封树脂层和印刷电路板的切口，用于将密封半导体器件分离成单片。切割能由钻石轮划片机、激光切割器等进行。
而且图6中示出，上部模具34的成型面可提供有对应于单个半导体芯片10的安装位置的凹腔34a，从而各个芯片10分别密封在各自的腔34a中。图7示出该方法用固化的硅树脂体密封得到的半导体组件。切割具有相邻芯片10的组件的中心位置穿过密封树脂层和印刷电路板得到单独密封的半导体器件。切割能由钻石轮划片机、激光切割器等进行。
本发明方法中使用的可固化液体硅树脂合成物的特征为室温下具有等于或小于90Pa·s的粘度，并且从在成型温度下使用硫度计测量扭矩的时刻到扭矩达到1kgf·cm的时刻的时间间隔不少于1分钟，并且扭矩从1kgf·cm增至5kgf·cm的时间间隔不超过1分钟。如果室温下合成物的粘度超过90Pa·s，将削弱合成物的填充特性并可能导致形成空洞。如果从在成型温度下使用硫度计测量扭矩的时刻到扭矩达到1kgf·cm的时刻的时间间隔少于1分钟会发生同样结果。另一方面，如果扭矩从1kgf·cm增至5kgf·cm的时间间隔超过1分钟，半导体芯片和印刷电路板可能经历更显著的翘曲和模塑性的退化、或者可固化的液体硅树脂合成物会部分未固化。因此，从在成型温度下使用硫度计测量扭矩的时刻到扭矩达到1kgf·cm的时刻的时间间隔不少于1分钟，同时，在固化阶段，扭矩应该为5kgf·cm或更大。特别，优选使用提供从在成型温度下使用硫度计测量扭矩的时刻到扭矩达到1kgf·cm的时刻的时间间隔不少于1.5分钟、并且扭矩从1kgf·cm增至5kgf·cm的时间间隔不超过0.3分钟的可固化液体硅树脂合成物。关于成型温度没有特殊限制，但通常优选该温度在从室温(25℃)至200℃、优选从50℃至150℃、更优选从60℃至130℃的范围内。
上述可固化的液体硅树脂合成物可以是氢化硅烷化可固化型、浓缩可固化型、紫外线可固化型、或聚合基可固化型的。从控制固化特性的观点来说更优选氢化硅烷化可固化型。该可固化的液体硅树脂合成物至少包括下述组分：(A)每个分子至少具有两个烯烃基的有机聚硅氧烷；(B)每个分子至少具有两个硅键氢原子的有机聚硅氧烷；(C)铂型催化剂；和(D)填充料。如果必要，合成物可以含有其他可选添加剂，例如颜料、反应抑制剂、粘附剂等。
本发明方法中使用的可固化的硅树脂合成物不仅能用作保护半导体芯片和布线的保护剂，而且能用作半导体芯片和印刷电路板的绝缘层，或用作半导体芯片和印刷电路板的减震器。关于固化的硅树脂体的形式没有特殊限制，它们能制造为软橡胶、硬橡胶、树脂等形式。特别，建议提供复合模量不超过1GPa的弹性材料。
通过本发明方法用固化硅树脂体密封的半导体器件可以举例为安装在半导体芯片的印刷电路板、电互连之前的半导体芯片、或切割成单个半导体器件之前的半导体晶片。分别示例包括印刷电路板上的半导体芯片的半导体器件和包括引线接合半导体芯片和具有多个引线的印刷电路板的器件的图3和4示出该半导体器件的例子。在图3的实施例中，在聚酰亚胺树脂、环氧树脂、BT树脂或陶瓷制成的印刷电路板12上通过芯片焊接固定芯片之后，由用金或铝制成的接合引线来引线接合半导体芯片10形成半导体器件。在图4的半导体器件实施例中，半导体芯片通过使用焊球或导电块与印刷电路板电互联。为了加固可以在焊球或导电块中加入底层填料剂。该底层填料剂可以包括可固化的环氧树脂合成物或可固化的硅树脂合成物。在图3和4的半导体器件中，为了连接已经密封至其它印刷电路板的半导体器件，在芯片的相对侧上提供支撑这些器件的印刷电路板12，在印刷电路板的背侧上具有外部电极，例如焊球。如果器件包括多个同时密封的设置在板上侧的半导体器件，通过锯切或者冲压将该组件分离成单个密封的半导体器件。图5示出晶片级芯片尺寸封装、即CSP的例子。
在上述压缩成型机器中通过本发明方法用固化硅树脂体密封半导体器件期间，可固化的液体硅树脂合成物与模具直接接触，在模具的成型表面留下粘在这些表面上的粘液。因此，建议经上述释压膜进行压缩密封。使用该膜允许树脂连续密封、延长模具清洗操作之间的间隔，由此增高了生产效率。
关于压缩成型条件没有特殊限制。然而，为了降低印刷电路板和半导体芯片中的应力，建议加热温度保持在从室温(25℃)至200℃、优选从50℃至150℃、更优选从60℃至130℃的范围内。而且，模具的预加热可以提高压缩成型周期时间。本发明方法中使用的可固化的液体硅树脂合成物可以为多种形式。然而，通过将合成物逐滴滴在从下部模具的加热器预加热的印刷电路板能够控制可固化的液体硅树脂合成物的扩展。
以下描述将涉及本发明的半导体器件。本发明的密封半导体器件是由上述本发明的方法制造的。由于半导体器件的密封材料没有空洞，保持了吸引人的外观并不会损失抗湿气特性。而且，由于该器件的制造能够精确控制密封树脂的厚度，适于电子装置的最小化和减薄。
例子
将参照实际和比较例进一步描述本发明的半导体器件和其制造方法。使用以下给出的标准评估可固化的液体硅树脂合成物和半导体器件。
[粘度]
通过E-型旋转粘度计(Tokimec公司的产品；圆锥体：3°，直径：28mm)来测量室温下硅树脂橡胶合成物的粘度。
[硫化计得到的可固化性能]
可固化的液体硅树脂合成物的可固化性能通过使用硫化计(Orientec有限公司的产品，III-NPS型号硫化计)测量各个成型温度(70℃和120℃)下的扭矩(kgf·cm)和时间间隔(分.)来确定。每个测量中，将5ml测试的可固化液体硅树脂合成物放置入下部模具，从上部模具关闭的时刻开始测量。使用用于橡胶的R-型冲模进行测量，角度幅度为3°，旋转频率为100转/分，扭矩范围的最小值为10kgf·cm。
[复合弹性模量]
在120℃加载30kgf/cm2时压模可固化的液体硅树脂合成物5分钟，然后在火炉中于120℃热处理产品1小时。使用测量黏弹性的装置(切变频率1Hz，应变率0.5％)测量复合弹性模量。
使用以下标准评价成型产品。
[外观]
考虑产品的中心部位和外围部分之间的厚度差异来评价硅树脂和环氧树脂固化体密封的半导体外观。使用以下名称来作评价：差异不超过5％-○；差异不少于5％但不超过10％-△；差异不少于10％-×。
[填充性能]
根据以下标准视觉观察和评价硅树脂和环氧树脂固化体密封的半导体器件的表面：填充均匀，没有空洞-○；部分空洞和存在未完全填充区域-×。
[翘曲]
通过在切割为单个半导体器件之前，严格固定由硅树脂或环氧树脂密封的半导体器件组件的一长侧边，并测量在固定侧边位置上另一长侧边的高度来确定翘曲。
本发明实施例子和比较例子中使用的可固化液体硅树脂橡胶合成物的特性见表1。
[表1]
  可固化的液体硅树脂橡胶合成物     (A)     (B)     (C)     (D)
  粘度(mPa·s)     85     58     140     93
  外观     黑色     黑色     黑色     黑色
  硅树脂复合弹性模量(×107达因/cm2) 6.7 3.7 4.0 4.0
  固化特性70℃   扭矩到达1kgf·cm的时间(分) 30 25 2.2 3.1
  扭矩从1kgf·cm增至5kgf·cm的时间(分) 60 60 5.8 3.1
固化特性120℃   扭矩到达1kgf·cm的时间(分) 2 1.8 0.2 0.2
  扭矩从1kgf·cm增至5kgf·cm的时间(分) 0.2 0.1 0.2 0.4
[实施例1]
在本实施例中，使用图3中示出的半导体器件类型。更具体，(8mm×14mm)半导体芯片10通过35μm厚环氧树脂芯片接合层固定在BT树脂制成的(70mm×160mm)印刷电路板上。印刷电路板包括将18μm厚的铜箔通过17μm厚的环氧树脂粘接层涂层到200μm厚的BT树脂膜的一侧上形成的层叠结构。然后由上述箔制成电路图案。除去电路图案的引线接合所需部分。半导体芯片的电路图案和焊块(未示出)电互连并经由48条金接合线引线接合。总之，分离成各有18个芯片的3组的54个半导体芯片固定在印刷电路板上并通过引线接合形成为各自的引线图案。
室温下将20g量的氢化硅烷化可固化液体硅树脂橡胶合成物(A)涂层到支撑半导体芯片10的BT制印刷电路板的预定位置，然后将印刷电路板放置到图1所示类型的压模机器的下部模具中。关闭上述成型机器的上部和下部模具。(为了避免污染成型表面和有利于除去模具上的硅树脂橡胶，上部模具的内表面涂有四氟乙烯树脂制成的释压膜，该膜通过抽气压至密封表面。)在120℃加载35kgf/cm2压模处于夹紧状态的印刷电路板3分钟。接着，从模具除去硅树脂橡胶密封的半导体器件，并在火炉中于120℃热处理1小时。结果，制造出在半导体芯片的表面上具有600μm厚的硅树脂橡胶层的密封半导体器件。在表2中示出得到的半导体器件的特性。
[实施例2]
除了用氢化硅烷化可固化液体硅树脂橡胶合成物(B)代替氢化硅烷化可固化液体硅树脂橡胶合成物(A)之外，与实施例1相同的方式制备半导体器件。在表2中示出得到的半导体器件的特性。
[比较例1]
除了用氢化硅烷化可固化液体硅树脂橡胶合成物(C)代替氢化硅烷化可固化液体硅树脂橡胶合成物(A)、以及在70℃加载35kgf/cm2进行压模15分钟之外，与实施例1相同的方式制备半导体器件。在表2中示出得到的半导体器件的特性。
[比较例2]
除了用氢化硅烷化可固化液体硅树脂橡胶合成物(D)代替氢化硅烷化可固化液体硅树脂橡胶合成物(C)之外，与比较例1相同的方式制备半导体器件。在表2中示出得到的半导体器件的特性。
[比较例3]
除了用氢化硅烷化可固化液体硅树脂橡胶合成物(C)代替氢化硅烷化可固化液体硅树脂橡胶合成物(A)、以及在120℃加载50kgf/cm2进行压模3分钟之外，与比较例1相同的方式制备半导体器件。在表2中示出得到的半导体器件的特性。
[比较例4]
除了用氢化硅烷化可固化液体硅树脂橡胶合成物(D)代替氢化硅烷化可固化液体硅树脂橡胶合成物(C)之外，与比较例3相同的方式制备半导体器件。在表2中示出得到的半导体器件的特性。
表2
Figure A20058000883700171
工业实用性
本发明的方法提供了密封半导体器件的有效制造，防止密封材料中空洞的形成，允许对密封半导体器件的固化硅树脂体的厚度精确控制，保护接合线不会未连接和不希望的接触，并减少了半导体芯片和印刷电路板的翘曲。尤其是，本发明提供了一种密封半导体器件的制造方法，其允许在减少半导体芯片和印刷电路板翘曲所需的相对较低的温度下压膜可固化的硅树脂合成物。因此，本发明的方法适用于电子装置的最小化和薄化。

Claims (10)

1、一种通过将未密封的半导体器件放置在模具中、在预定成型温度下压模填充于模具和未密封半导体器件之间的间隙的可固化液体硅树脂合成物来制造密封在固化硅树脂体中的半导体器件的方法，其中可固化的液体硅树脂合成物在室温下具有等于或小于90Pa.s的粘度，并且其中从在成型温度下使用硫度计测量扭矩的时刻到扭矩达到1kgf.cm的时刻的时间间隔不少于1分钟，并且扭矩从1kgf.cm增至5kgf.cm的时间间隔不超过1分钟。
2、根据权利要求1的方法，其中可固化的液体硅树脂合成物是氢化硅烷化可固化液体硅树脂橡胶合成物。
3、根据权利要求1的方法，其中可固化的液体硅树脂合成物在固化时形成具有复合弹性模量不超过1Gpa的固化硅树脂体。
4、根据权利要求1的方法，其中在半导体器件放置在下部模具和可固化的液体硅树脂合成物填充入上部模具和未密封的半导体器件之间以后，未密封半导体器件夹在上部模具和下部模具之间，并且压模可固化的液体硅树脂合成物。
5、根据权利要求1的方法，其中至少密封两个半导体器件，然后将得到的密封组件切割成分离的密封半导体器件。
6、根据权利要求1的方法，其中半导体器件包括印刷电路板上的半导体芯片，该芯片经接合引线电连接。
7、根据权利要求6的方法，其中可固化的液体硅树脂合成物涂层在支撑半导体芯片的印刷电路板表面上，并且用固化硅树脂体密封半导体芯片和接合引线之间的连接。
8、根据权利要求1的方法，其中在模具的内表面上涂敷释压膜。
9、根据权利要求8的方法，其中通过抽气将释压膜保持紧靠模具的内表面。
10、一种由权利要求1-9任一公开的方法制造的半导体器件。
CNB200580008837XA 2004-03-19 2005-03-08 半导体器件及其制造方法 Active CN100539092C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP079597/2004 2004-03-19
JP2004079597A JP4903987B2 (ja) 2004-03-19 2004-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1934699A true CN1934699A (zh) 2007-03-21
CN100539092C CN100539092C (zh) 2009-09-09

Family

ID=34961509

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580008837XA Active CN100539092C (zh) 2004-03-19 2005-03-08 半导体器件及其制造方法

Country Status (8)

Country Link
US (1) US8262970B2 (zh)
EP (1) EP1730775B1 (zh)
JP (1) JP4903987B2 (zh)
KR (1) KR101168861B1 (zh)
CN (1) CN100539092C (zh)
MY (1) MY146873A (zh)
TW (1) TWI383429B (zh)
WO (1) WO2005091361A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290170A (zh) * 2010-06-17 2011-12-21 台湾双羽电机股份有限公司 薄型电阻及其制造方法
CN104685000A (zh) * 2012-10-15 2015-06-03 道康宁东丽株式会社 包含凸状固化产品和基板的集成件的制造方法
CN110620052A (zh) * 2012-06-08 2019-12-27 日立化成株式会社 半导体装置的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931366B2 (ja) 2005-04-27 2012-05-16 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
JP5207591B2 (ja) 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP5285846B2 (ja) 2006-09-11 2013-09-11 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
US9470395B2 (en) 2013-03-15 2016-10-18 Abl Ip Holding Llc Optic for a light source
EP2994290B1 (en) 2013-05-10 2023-10-04 ABL IP Holding LLC Silicone optics
WO2016036072A1 (ko) * 2014-09-01 2016-03-10 한국생산기술연구원 레독스 플로우 전지용 바이폴라 플레이트 제조 방법
BR112017014323B1 (pt) * 2015-03-05 2022-11-01 Sumitomo Bakelite Co., Ltd Composição de resina para vedação, método para produzir unidade de controle eletrônico montada em veículo e unidade de controle eletrônico montada em veículo
KR102695706B1 (ko) * 2022-05-24 2024-08-16 레이저쎌 주식회사 진공챔버를 구비한 가압 방식의 레이저 리플로우 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214244A (ja) 1988-06-30 1990-01-18 Toray Dow Corning Silicone Co Ltd 加熱硬化性オルガノポリシロキサン組成物
JP3516764B2 (ja) 1995-03-08 2004-04-05 アピックヤマダ株式会社 リリースフィルムを用いる樹脂モールド装置及び樹脂モールド方法
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6040366A (en) 1998-02-27 2000-03-21 General Electric Company Liquid injection molding silicone elastomers having primerless adhesion
US6124407A (en) * 1998-10-28 2000-09-26 Dow Corning Corporation Silicone composition, method for the preparation thereof, and silicone elastomer
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP4646363B2 (ja) * 2000-06-29 2011-03-09 東レ・ダウコーニング株式会社 シリコーンゴム組成物
JP4947858B2 (ja) * 2001-08-21 2012-06-06 東レ・ダウコーニング株式会社 導電性液状シリコーンゴム組成物、導電性シリコーンゴム成形物およびその製造方法
JP4061361B2 (ja) * 2001-12-28 2008-03-19 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 付加反応型ポリオルガノシロキサン組成物
KR20050014845A (ko) * 2002-05-31 2005-02-07 다우 코닝 도레이 실리콘 캄파니 리미티드 열전도성 경화성 액체 중합체 조성물 및 당해 조성물을사용하여 제조된 반도체 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290170A (zh) * 2010-06-17 2011-12-21 台湾双羽电机股份有限公司 薄型电阻及其制造方法
CN110620052A (zh) * 2012-06-08 2019-12-27 日立化成株式会社 半导体装置的制造方法
CN104685000A (zh) * 2012-10-15 2015-06-03 道康宁东丽株式会社 包含凸状固化产品和基板的集成件的制造方法
CN104685000B (zh) * 2012-10-15 2017-02-15 道康宁东丽株式会社 包含凸状固化产品和基板的集成件的制造方法

Also Published As

Publication number Publication date
WO2005091361A1 (en) 2005-09-29
EP1730775A1 (en) 2006-12-13
MY146873A (en) 2012-10-15
US20070273050A1 (en) 2007-11-29
TWI383429B (zh) 2013-01-21
CN100539092C (zh) 2009-09-09
JP2005268565A (ja) 2005-09-29
EP1730775B1 (en) 2013-02-13
KR101168861B1 (ko) 2012-07-30
KR20060123643A (ko) 2006-12-01
US8262970B2 (en) 2012-09-11
JP4903987B2 (ja) 2012-03-28
TW200535957A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
CN1934699A (zh) 半导体器件及其制造方法
CN1765010A (zh) 半导体器件及其制造方法
CN1211853C (zh) 母电子装置及其制造方法和制造装置以及电子装置及其制造方法
TWI641471B (zh) Resin molding die and resin molding method
CN1503339A (zh) 树脂封装方法及装置、半导体器件及其制造方法及树脂材料
EP1709673B1 (en) Semiconductor device and method of manufacturing thereof
KR20150126360A (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
CN108688050B (zh) 成型模、树脂成型装置、树脂成型方法及树脂成型品的制造方法
CN1802883A (zh) 组件装置及其制造方法
WO2007132611A1 (ja) 電子部品の樹脂封止成形方法
CN1270418A (zh) 半导体器件及其制造方法
JP6557428B2 (ja) 樹脂封止装置及び樹脂封止方法
JP6438794B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
JP5514366B2 (ja) 封止材成形方法
CN1216159A (zh) 半导体器件及其使用的多层引线框架
JP2010016137A (ja) 半導体装置及び半導体装置の封止成形方法
JP2017052287A (ja) 樹脂モールド装置、樹脂モールド方法および樹脂モールド金型

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant