CN1216159A - 半导体器件及其使用的多层引线框架 - Google Patents

半导体器件及其使用的多层引线框架 Download PDF

Info

Publication number
CN1216159A
CN1216159A CN97193795A CN97193795A CN1216159A CN 1216159 A CN1216159 A CN 1216159A CN 97193795 A CN97193795 A CN 97193795A CN 97193795 A CN97193795 A CN 97193795A CN 1216159 A CN1216159 A CN 1216159A
Authority
CN
China
Prior art keywords
semiconductor device
metal forming
adhesive phase
lead frame
multilayered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97193795A
Other languages
English (en)
Inventor
堀田祐治
近藤诚司
大泉新一
坂本亨枝
望月周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1216159A publication Critical patent/CN1216159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的半导体器件为装配半导体元件2用的金属箔12的元件装配侧与相反侧的面,在器件一侧的主表面A露出的结构,可实现器件的薄壁化,且解决了封装工序注入树脂的问题而大量生产。另外,作为多层引线框架1,使用内引线部件11a和元件装配用的金属箔12,利用基材31两面有粘合剂层32、33的粘接材料3相互接合的结构,使内引线部件11a和元件2各上面的C、D位于同一平面上,被引线接合面间平整,容易薄型化,同时也实现无坝条化。本发明对厚度低于1mm的薄型半导体器件特别有效。

Description

半导体器件及其使用的多层引线框架
技术领域
本发明涉及具有多层引线框架的树脂密封型的半导体器件及其适用于该器件的多层引线框架。
背景技术
采用传递成型(transfer molding)法等用树脂密封LSI等的半导体元件的，所谓树脂密封型半导体器件，与使用陶瓷封装的半导体器件相比，其大批量生产的产率高，而且可廉价地生产，因此已广泛用作民用的半导体器件。
在这样的树脂密封型半导体器件中，近年来，从防止器件翘曲的观点考虑，一般采用将半导体元件置于器件中央部分的结构。
另一面，在树脂密封型的半导体器件中，按照随半导体元件功率的增大，其高放热性的要求，为了使热量扩散而将金属箔层合在引线框架上，将半导体器件装配在其金属箔上，即所谓使用多层引线框架。
但是，随着近年电子设备向小型化、薄型化等的发展，对半导体器件薄型化的要求呼声日益增高。为适应这种要求，半导体器件厚度在从3mm向1.4mm，甚至1.0mm的薄型化发展。而在向这样的半导体器件薄型化的发展潮流中，由于封装而引起大量生产的产率降低和各种可靠性的降低。
更具体来讲，如上所述，为防止翘曲而将半导体元件置于器件中央部分时，例如厚1mm的器件时，元件上下密封的树脂厚度只能确保0.2～0.3mm，在封装中为了避免元件的位置移动，必须在上述如此窄的上下空间分别均匀地注入树脂，这便成为引起原料利用率降低的主要原因，妨碍着大批量生产厚1mm以下的半导体器件。另外，该问题由于在使用多层引线框架的半导体器件也必需考虑装配元件用的金属箔的厚度，因此注入树脂的上下空间变得更窄，成为更苛刻的条件。
本发明鉴于这种实际情况，其目的在于提供使用多层引线框架，即使半导体器件的厚度在1mm以下，也能在高产率的基础上易于大批量生产的所具这样结构的半导体器件，以及用于这种半导体器件且能够易于大批量生产的多层引线框架。
发明的公开
本发明涉及下述的半导体器件及其使用的多层引线框架。
(1)一种半导体器件，在备有多层引线框架的树脂密封型半导体器件中，装配半导体元件用的金属箔层合在内引线部件的一面，其特征是上述金属箔的半导体元件装配侧与相反侧的面在器件一侧的主表面露出。
(2)上述(1)所述的半导体器件，其特征是上述内引线部件与金属箔的层合侧和相反侧的面同半导体元件的上方的面略位于同一平面上。
(3)上述(1)或(2)所述的半导体器件，其特征是上述内引线部件和金属箔利用基材两面有粘合剂层的粘接材料相互层合。
(4)上述(1)、(2)或(3)所述的半导体器件，其特征是形成上述金属箔露出的主表面和相反侧的主表面的密封树脂表面用另外的金属箔覆盖。
(5)一种多层引线框架，是上述(1)、(2)、(3)或(4)所述的半导体器件用的多层引线框架，其特征是装配半导体元件用的金属箔与内引线部件，利用基材两面有粘合剂层的粘接材料相互接合。
(6)一种多层引线框架，上述(1)、(2)、(3)或(4)所述的半导体器件用的多层引线框架，其特征是在装配半导体元件用的金属箔的元件装配侧的表面涂有粘合剂层，同时在金属箔与内引线部件之间，在基材的一面设有粘合剂层的粘接材料以该粘合剂层朝向内引线部件侧的状态插入，利用这些粘合剂层，使内引线部件和金属箔以夹有上述基材的状态相互接合。
(7)上述(5)或(6)所述的多层引线框架，其特征是上述内引线部件和上述基材之间的粘合剂层的厚度为80～150μm。
(8)上述(5)、(6)或(7)所述的多层引线框架，其特征是构成上述各粘接材料的粘合层的有机材料的主成分，是聚碳二酰亚胺或氟橡胶为主成分的热固性粘合剂。
(9)上述(5)、(6)、(7)或(8)所述的多层引线框架，其特征是上述的基材是金属箔。
附图的简单说明
图1是表示本发明实施例1半导体器件结构的模式纵剖面图。
图2是图1的分解立体图。
图3是表示本发明实施例2半导体器件结构的模式纵剖面图。
发明的最佳方案
本发明的半导体器件，其特征如图1或图3例示，在备有多层引线框架的树脂密封型半导体器件1中，装配半导体元件2用的金属箔12层合在内引线部件11a的一面，金属箔12的半导体元件装配侧和相反侧的面在器件一侧的主表面A露出。
内引线部件11a与金属箔12的层合侧和相反侧的面C，同半导体元件2的上面D最好是略位于同一平面上的结构。
另外，本发明的半导体器件，可采用内引线部件11a和金属箔12利用基材31两面有粘合剂层32、33的粘接材料3相互层合的结构(参照图1)。
此外，本发明的半导体器件，也可采用形成金属箔12露出的主表面A和相反侧主表面B的密封树脂表面，用另外的金属箔4覆盖的结构。
另一面，本发明的多层引线框架是适用于上述本发明半导体器件的多层引线框架，其特征如图1例示，装配半导体元件用的金属箔12和内引线部件11a，利用基材31两面有粘合剂层32、33的粘接材料3相互接合。
另外，本发明的多层引线框架也可采用如图3例示来代替上述结构，在装配半导体元件2用的金属箔12的元件装配侧的整个表面涂有粘合剂层13，同时在金属箔12和内引线部件11a之间，在基材34的一面设有有粘合剂层35的粘接材料30，以其粘合剂层35朝向内引线部件11a的状态插入，利用各粘合剂层13、35，使内引线部件11a和金属箔12间以夹有基材34的状态相互接合。
这里，本发明的多层引线框架中，内引线部件11a与基材31或34之间的粘合剂层32或35的厚度，最好为80～150μm。
另外，本发明的多层引线框架中，构成上述粘接材料3的两面的粘合剂层32和33，以及粘接材料30的一面的粘合剂层35的有机材料的主成分，最好是聚碳二酰亚胺或氟橡胶为主成分的热固性粘合剂。
另外，本发明的多层引线框架所用的粘接材料3、30中的基材31、34最好是金属箔。
以下对本发明的半导体器件以及多层引线框架进行详细说明。
首先，本发明的半导体器件和多层引线框架中所用的引线框架主体(信号线)11的材质，可以用该领域习惯使用的众所周知的各种金属材料，例如Cu合金或42合金，从传热性考虑，最好选用Cu合金。
另外，本发明的半导体器件和多层引线框架中所用的半导体元件装配用的金属箔12的材质同样可列举众所周知的各种金属材料，最好用Cu合金、42合金、45合金或铝。该金属箔12的厚度可为1～100μm，更好为10～50μm。
本发明的半导体器件和多层引线框架中，有关权利要求3和5或6所述的粘接材料3或30，作为基材31或34可以用各种耐热材料，最好用聚酰亚胺、聚醚酰亚胺等树脂薄膜，或用铝箔，Cu箔等金属材料，尤其是金属材料的采用，对防止强度随半导体器件薄型化而降低有效。
该基材31或34的厚度，如果是低于半导体元件2的厚度，则可以任意。最好应选15～250μm的范围。在半导体元件2的厚度与内引线部件11a厚度的关联上，通过适宜地设计基材31或34的厚度，很容易采用权利要求2所述的结构，即使内引线部件11a的上面(与金属箔12的接合面和相反侧的面)C和半导体元件2的上面D略位于同一个平面上。
另外，作为粘接材料3或30上的粘合剂层32、33或35所用的粘合剂，可列举有各种耐热性粘合剂，例如环氧树脂或聚醚酰亚胺树脂、或聚酰胺酰亚胺树脂、聚酰亚胺树脂、聚碳二酰亚胺树脂等。为了抑制吸水率，该粘合剂层32、33和35也可以含有各种填充材料(SiO2等)。
这些粘合剂层32、33和35的厚度可在5～300μm范围任选，但在这些粘合剂层中，夹在内引线部件11a和基材31或34之间的粘合剂层32和35的厚度，如上所述，尤其是在80～150μm可实现引线框架无坝条化(dambarless)。
为了实现无坝条化，更好是此粘合剂层32和35的有机材料的主成分为聚碳二酰亚胺或氟橡胶。
这里，本发明所说的聚碳二酰亚胺可以用下述通式(1)表示、式(1)中的-R-为(A)～(D)的任一种结构式，最好采用(D)结构式的材料。
-(R-N=C=N)n-           (1)其中，-R-为
Figure A9719379500071
另外，作为本发明用的氟橡胶，可以用例如六氟丙烯·偏氟乙烯共聚物、聚四氟乙烯·丙烯共聚物、全氟甲基乙烯醚·丙烯共聚物之类的含氟热塑性弹性体或含氟硅橡胶、含氟聚酯橡胶等含氟的适宜的弹性体。而且可以通过使这样的含氟弹性体含有适宜的固化引发剂，例如各种过氧化物类热分解产生游离基的材料而赋予热固性。
此外，本发明的半导体器件和多层引线框架中，作为权利要求6所述金属箔12的元件装配侧的面所设有的粘合剂层13，也可以用与上述粘合剂层32、33和35同样众所周知的各种耐热性粘合剂，如环氧树脂、聚醚酰亚胺树脂或聚酰胺酰亚胺树脂、聚酰亚胺树脂、碳二酰亚胺树脂等。为提高粘合剂层13的传热性，也可以含有以Ag为代表的各种高传热性填充材料。
本发明的半导体器件中，被覆半导体元件装配用的金属箔12露出的一侧主表面A和相反侧的主表面B所用的金属箔4的材质，没有特别的限制，作为优选的材质可列举有Cu合金、42合金或铝。该金属箔4的厚度可在1～100μm范围任选，更好是10～50μm。利用金属箔4被覆主表面B的方法，即金属箔4固定在密封树脂表面上的方法是任意的，例如在金属箔4的一面涂上粘合剂层后，以在金属模型内临时固定的状态，在其模型内插入半导体元件和引线框架，闭合模型注入密封树脂的方法(特开平7-288263)或在其临时固定用粘合剂层和模型之间放入对密封树脂有剥离性的剥离膜的方法(特愿平6-147458)。
另外，本发明半导体器件中的密封树脂材料，可以用该领域中众所周知的各种材料。即作为树脂成分可列举有环氧树脂或聚酰亚胺树脂等的耐热性树脂，作为填充材料可列举有SiO2、Al2O3等。
这里，本发明所用密封树脂，为了防止半导体器件翘曲，最好是平均线膨胀系数为1.0～2.4×10-5(1/℃)的树脂。另外，从同样的观点出发，半导体元件的厚度最好为200～350μm。
如果按照本发明的半导体器件采用装配半导体元件2用的金属箔12在半导体器件一侧的主表面A露出的结构，与普通半导体器件的元件位于器件中央的结构相比，不用在金属箔12的元件装配面和相反的面涂密封树脂，就可实现器件的薄型化。这里，具有上述结构的本发明半导体器件的封装工序，因为采用传递成型，即单面模塑使金属箔12露出，不会产生通常薄型半导体器件封装工序的情况，即在半导体元件上下注入密封树脂时，由于注入树脂速度的不均匀性而产生元件位置移动和器件翘曲的问题。因此，排除了过去薄型半导体元件的封装工序中影响大量生产产率高的因素，可高合格率地生产超薄型的半导体器件。
另外，在装配元件周的金属箔12和内引线部分11a之间置入基材31两面有粘合剂层32、33的粘接材料3，或基材34的一面有粘合剂层35的粘接材料30，使内引线部件11a上面C的位置上移，可以与半导体元件2上面D略处于同一个平面上，这样的密封树脂内的半导体元件2与内引线部件11a的被引线接合面间彼此平坦化，更容易使半导体器件薄型。
置于该元件装配用的金属箔12与内引线部件11a之间的基材31或34，还可以起到作为提高半导体器件强度构件的作用，尤其是基材31或34为金属箔，同时采用半导体器件的元件装配用金属箔12的露出面和相反侧的主表面B也用金属箔4覆盖的结构，可防止半导体器件的强度随薄型化而降低，容易大批量生产超薄型且可靠性高的半导体器件。此外，覆盖主表面B的金属箔4也起抑制因密封树脂吸湿，作为提高放热性构件的作用。
因此，内引线部分11a和元件装配用的金属箔12利用基材31两面有粘合剂层32、33的粘接材料3相互接合的本发明的多层引线框架，以及在装配元件用金属箔12的元件装配侧表面涂布粘合剂层13，在粘合剂层13和内引线部件11a之间有基材34的一面有粘合剂层35的粘接材料30以粘合剂层35朝向内引线部件11a的状态插入的本发明的多层引线框架，容易实现上述本发明半导体器件的结构，且大批量生产的产率高。
而且，在这些多层引线框架的结构中，内引线部件11a和基材31或34间的粘合剂层32或35的厚度为80～150μm，这在与常用的QFP用引线框架本体11的厚度125～350μm的关联中，这些粘合剂层32或35形成树脂坝状物，可实现引线框架的无坝条化，可省去切去密封树脂成型后坝状条的工序，此外，这些粘合剂层32或35的有机材料的主成分为聚碳二酰亚胺或氟橡胶更容易实现。
即，以聚碳二酰亚胺或氟橡胶为有机材料主成分的热固性粘合剂，略微加热便可热熔粘接(临时粘接)，充分加热固化后便可完全粘接。因此通过以这样的粘合剂为主成分的粘合剂层32或35置于内引线部件11a和基材31或33之间，在生产本发明的多层引线框架时，将内引线部件11a对粘合剂层32或35加热加压，埋入内引线部件11a后适当地加热，即可在各引线间牢固地形成树脂坝状物。
另外，本发明的多层引线框架中，在元件装配用金属箔12的元件装配面涂粘合剂层13，将单面粘接材料30置于其上面，接合内引线部件11a的结构，可利用其粘合剂层13直接将半导体元件2固定在金属箔12上，在小片接合工序中，不需要供给其他用途的装片材料，极大地有助于小片接合工序的简化。<实施例1>
图1是表示实施例1半导体器件结构的模式纵剖面图。第2图是分解立体图。
利用在35μm厚的Cu箔(三井金属制BDH-35)的两面形成厚100μm用上述通式(1)所示、且其-R-为结构式(D)所示的聚碳二酰亚胺层，制得在Cu箔制的基材31的两面有聚碳二酰亚胺组成的粘合剂层32、33的两面粘接材料3后，加工成如第2图所示的形状。
将这样所得的两面粘接材料，用切成四角形(28mm)厚35μm的Cu箔(三井金属制FX-BSH)和四角形(28mm)QFP用引线框架11(无压料垫，厚125μm)，以夹入的状态重合，在200℃、100kg/cm2的条件下加热加压，由元件装配用的Cu箔组成的金属箔12和内引线部件11a利用装有Cu制的基材31的两面粘接材料3相互接合得到多层引线框架1。
在该多层引线框架1中，内引线部件11a的各引线之间用形成粘合剂层32的树脂填埋，从而成为形成树脂制坝状物的状态。
另一方面，通过在35μm厚的Cu箔(三井金属FX-BSH)的一面形成由环氧树脂、橡胶、SiO2、炭黑、蜡形成的临时粘合剂层，生产单面有10μm厚临时粘合剂层4a的被覆用金属箔4。
在单面模塑用的成型模的一方模型面，利用其临时粘合剂层4a暂时粘接金属箔4，同时在模型内利用装片用的银浆5将厚280μm的半导体元件2粘接在多层引线框架1的金属箔12的上面，插入引线接合件，在其模腔内注入环氧密封树脂6(填充量88％，线膨胀系数0.9×10-5/℃)，装配元件用的金属箔12在一面的主表面A露出，而且用金属箔4覆盖另一主表面，从而得到图]所示内引线部件11a的上面C和半导体元件2的上面D略位于同一平面上的结构、厚0.7mm的半导体器件。
在封装工序中，也可使用无坝条的引线框架11，由于粘合剂层32形成树脂坝状物，故不产生密封树脂的泄漏。另外，所得的半导体器件不发生翘曲。而且在金属箔4的一面所形成的临时粘合剂层4a留在成型工序之后，该粘合剂层4a可有效用作半导体器件的标记层。
另外，该半导体器件因其两侧的主表面A、B被金属箔12、4所覆盖，耐湿性和放热性好，除这些主表面A、B上的金属箔12、4外，又在密封树脂6内插入了金属箔构成的基材31，因此尽管薄型但强度仍高。<实施例2>
图3是表示实施例2半导体器件结构的模式纵剖面图。
该实施例2与实施例1相比，主要不同之处是，在与实施例1所用相同元件装配用的金属箔12的一面，形成厚10μm由含Ag 90wt％的聚碳二酰亚胺层构成的粘合剂层13，用基材34的只一面有粘合剂层35的单面粘接材料30代替实施例1中所用的两面粘接材料3。而且，单面粘接材料30的基材34和粘合剂层35的材质分别与实施例1中的两面粘接材料3的基材31和粘合剂层32、33完全相同。基材34的厚度为50μm，粘合剂层35的厚度为150μm。
另外，有关所用引线框架主体11、主表面13被覆用的金属箔4和密封树脂6也完全与实施例1相同。
在该例中的多层引线框架10，使单面粘接材料30以其粘合层35朝向引线框架主体11侧的状态置于引线框架主体11和金属箔12之间，然后经加热，内引线部件11a和基材34利用粘合剂层35成临时粘接态，而基材34和金属箔12利用粘合剂层13成临时粘接态，供给小片接合工序。
在小片接合工序中，不用新的装片材料，在175℃的环境气氛下，半导体元件2直接压在金属箔12上面的粘合剂层13上。
在这种状态下引线接合后，通过与实施例1同样的封装工序注入密封树脂6，金属箔12在一方的主表面A露出，另一主表面B被金属箔4覆盖，从而得到第2图所示半导体元件2的上面D和内引线部件11a的上面C位于同一平面上的结构、厚0.7mm的半导体器件。
即使在该实施例2中，也可实现无坝状条化，得到薄型而不翘曲且强度高、耐湿性、放热性好的半导体器件。
工业上利用的可能性
按照本发明的半导体器件，由于装配半导体元件用的金属箔在半导体器件一边的主表面露出，尽量使密封树脂的厚度减薄，因此可实现器件的薄型化，而且在这样的结构中，因为封装工序是单面模塑，不产生过去元件位于中央结构的半导体器件在封装工序中，因在元件上下的空间注入密封树脂速度的不均匀而引起翘曲的问题，因此生产薄型半导体元件产率高，而且原料利用率高。
另外，本发明的多层引线框架，在内引线部件和元件装配用的金属箔之间，利用基材两面或一面有粘合剂层的粘接材料使之彼此接合在一起，通过适当选择内引线部件和基材间的粘合剂层的厚度和材质，可利用其粘合剂层形成树脂坝，实现无坝条化。另外，其基材也起用作提高上述本发明半导体器件强度的部件作用。同时，其厚度使内引线部件的位置上移，起到使其引线接合面与半导体元件的引线接合面位于同一平面上的部件的作用，使大量生产高强度、超薄型的半导体器件成为可能。
权利要求书
按照条约第19条的修改
1．一种半导体器件，在备有装配半导体元件用的金属箔用粘接材料层合在内引进线部件一面的多层引线框架，该金属箔的半导体元件装配侧和相反侧的面在器件一侧的主表面露出的树脂密封型的半导体器件中，其特征是内引线部件与金属箔的层合侧和相反侧的面，利用基材两侧有粘合剂层的粘接材料与半导体元件的上面略位于同一平面上。
2．一种权利要求1所述的半导体器件，其特征是，内引线部件位于部分埋入粘接材料一面的粘合剂层中。
3．一种半导体器件，在备有装配半导体元件用的金属箔利用粘接材料层合在内引线部件的一面的多层引线框架，该金属箔的半导体元件装配侧和相反侧的面，在器件一侧的主表面露出的树脂密封型半导体器件中，其特征是内引线部件与金属箔的层合侧和相反侧的面，利用在该金属箔整个表面形成的粘合剂层和基材的一面有粘合剂层的粘接材料，同半导体元件的上面略位于同一平面上。
4．一种权利要求3所述的半导体器件，其特征是，内引线部件位于部分埋入粘接材料一面的粘合剂层中。
5．权利要求1～4任一项所述的半导体器件，其特征是形成上述金属箔露出的主表面和相反侧的主表面的密封树脂表面，用另外的金属箔覆盖。
6．权利要求1、2或5所述的半导体器件用的多层引线框架，其特征是装配半导体元件用的金属箔和内引线部件，利用基材两面有粘合剂层的粘接材料相互接合。
7．权利要求3、4或5所述的半导体器件用的多层引线框架，其特征是装配半导体元件用的金属箔的元件装配侧的表面全部有粘合剂层，同时基材一面有粘合剂层的粘接材料，以该粘合剂层朝向内引线部件侧的状态，插入其金属箔上的粘合剂层和内引线部件之间，利用这些各粘合剂层，内引线部件和金属箔以夹有上述基材的状态相互接合。
8．权利要求6或7所述的多层引线框架，其特征是上述内引线部件与上述基材之间的粘合剂层的厚度为80～150μm。
9．权利要求6、7或8所述的多层引线框架，其特征是构成上述各粘接材料的粘合剂层的有机材料的主成分是聚碳二酰亚胺或氟橡胶为主成分的热固性粘合剂。
10．(补加)权利要求6、7、8或9所述的多层引线框架，其特征是上述基材为金属箔。
根据条约第19条(1)的说明书
权利要求1是在专利申请时权利要求1所特定的半导体器件中，增加了申请时权利要求2的结构，更特定地明确了本申请发明的半导体器件与引用例的不同。
权利要求3是按照申请时说明书中实施例2的情况。
权利要求2明确了权利要求1中的内引线部件的结构，而权利要求4明确了权利要求3中的内引线部件的结构。
权利要求5～10，是随权利要求1～4特定半导体器件的情况，按照申请时权利要求4～9增加结构的情况。

Claims (9)

1．一种半导体器件，在装配有多层引线框架的树脂密封型的半导体器件中，其多层引线框架为装配半导体元件用的金属箔层合在内引线框架部件的一面而成，其特征是上述金属箔的半导体元件装配侧与相反侧的面在器件一侧的主表面露出。
2．权利要求1所述的半导体器件，其特征是上述内引线部件与金属箔的层合侧和相反侧的面与半导体元件的上面略位于同一平面上。
3．权利要求1和2所述的半导体器件，其特征是上述内引线部件和金属箔利用基材两面有粘合剂层的粘接材料相互层合。
4．权利要求1、2、或3所述的半导体器件，其特征是形成上述金属箔露出的主表面和相反侧主表面的密封树脂表面，用另外的金属箔覆盖。
5．权利要求1、2、3或4所述的半导体器件用的多层引线框架，其特征是装配半导体元件用的金属箔和内引线部件，利用基材两面有粘合剂层的粘接材料相互接合。
6．权利要求1、2、3或4所述的半导体器件用的多层引线框架，其特征是装配半导体元件用的金属箔的元件装配侧的表面有粘合剂层，同时基材的一面有粘合剂层的粘接材料以该粘合剂层朝向内引线部件侧状态，插入其金属箔和内引线部件之间，利用这些各粘合剂层，使内引线部件和金属箔以夹有上述基材的状态相互接合。
7．权利要求5或6所述的多层引线框架，其特征是上述内引线部件与上述基材之间的粘合剂层的厚度为80～150μm。
8．权利要求5、6或7所述的多层引线框架，其特征是构成上述各粘接材料的粘合剂层的有机材料的主成分，是以聚碳二酰亚胺或氟橡胶为主成分的热固性粘合剂。
9．权利要求5、6、7或8所述的多层引线框架，其特征是上述基材为金属箔。
CN97193795A 1996-02-15 1997-02-14 半导体器件及其使用的多层引线框架 Pending CN1216159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8027638A JPH09223760A (ja) 1996-02-15 1996-02-15 半導体装置およびそれに用いる多層リードフレーム
JP27638/96 1996-02-15

Publications (1)

Publication Number Publication Date
CN1216159A true CN1216159A (zh) 1999-05-05

Family

ID=12226493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97193795A Pending CN1216159A (zh) 1996-02-15 1997-02-14 半导体器件及其使用的多层引线框架

Country Status (5)

Country Link
EP (1) EP0881677A4 (zh)
JP (1) JPH09223760A (zh)
KR (1) KR19990082573A (zh)
CN (1) CN1216159A (zh)
WO (1) WO1997030478A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543933A (zh) * 2012-03-21 2012-07-04 苏州贝克微电子有限公司 双层金属框架内置电感集成电路
CN110931445A (zh) * 2018-09-19 2020-03-27 富士电机株式会社 半导体装置以及半导体装置的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353375A1 (en) * 2002-04-10 2003-10-15 United Test Center Inc. A thermally enhanced IC chip package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187959A (ja) * 1988-01-22 1989-07-27 Matsushita Electron Corp 樹脂封止型半導体装置
JPH02198147A (ja) * 1989-01-26 1990-08-06 Omron Tateisi Electron Co Ｉｃパッケージ
JPH03284868A (ja) * 1990-03-30 1991-12-16 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2684247B2 (ja) * 1991-02-13 1997-12-03 株式会社三井ハイテック リードフレームの製造方法
JPH0555409A (ja) * 1991-08-27 1993-03-05 Nec Corp 樹脂封止型半導体装置
JPH05198701A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH0685114A (ja) * 1992-09-01 1994-03-25 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JPH06169051A (ja) * 1992-11-27 1994-06-14 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パッケージ
JPH06279736A (ja) * 1993-03-26 1994-10-04 Nisshinbo Ind Inc フィルム状接着剤組成物
JPH0758246A (ja) * 1993-08-17 1995-03-03 Seiko Epson Corp 半導体装置とその製造方法
JPH0778921A (ja) * 1993-09-09 1995-03-20 Shinko Electric Ind Co Ltd 半導体装置
JPH07130931A (ja) * 1993-11-05 1995-05-19 Toppan Printing Co Ltd リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543933A (zh) * 2012-03-21 2012-07-04 苏州贝克微电子有限公司 双层金属框架内置电感集成电路
CN110931445A (zh) * 2018-09-19 2020-03-27 富士电机株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
JPH09223760A (ja) 1997-08-26
EP0881677A4 (en) 2001-01-31
WO1997030478A1 (fr) 1997-08-21
EP0881677A1 (en) 1998-12-02
KR19990082573A (ko) 1999-11-25

Similar Documents

Publication Publication Date Title
US11810778B2 (en) Optical semiconductor element mounting package and optical semiconductor device using the same
CN1132236C (zh) 半导体器件及其制造方法
CN1246899C (zh) 半导体装置
US8222059B2 (en) Method transparent member, optical device using transparent member and method of manufacturing optical device
CN1180471C (zh) 用于使用倒装法的模块的改进热性能的可定制盖
US7520052B2 (en) Method of manufacturing a semiconductor device
US6225701B1 (en) Semiconductor device provided with heat-sink and method of manufacturing the same
CN1765010A (zh) 半导体器件及其制造方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
KR101313671B1 (ko) 반도체 소자 및 이의 제조방법
CN1337741A (zh) 具有可注入导电区的半导体封装件及其制造方法
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1925141A (zh) 晶片封装结构
CN1449583A (zh) 塑料封装基底、气腔型封装及其制造方法
CN1761051A (zh) 集成电路封装体及其制造方法
CN1290962A (zh) 电子装置、其制造方法及其制造装置
CN1755919A (zh) 电路装置及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1934699A (zh) 半导体器件及其制造方法
CN1945805A (zh) 半导体封装方法以及用于半导体封装的载体
CN1270418A (zh) 半导体器件及其制造方法
JP2002208739A (ja) 半導体装置、およびその製造方法
CN1248307C (zh) 半导体器件的制造方法
CN1841688A (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN1494142A (zh) 引线框、树脂密封型半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication