KR0136615B1 - 반도체 패키지 코팅방법 - Google Patents

반도체 패키지 코팅방법

Info

Publication number
KR0136615B1
KR0136615B1 KR1019940012954A KR19940012954A KR0136615B1 KR 0136615 B1 KR0136615 B1 KR 0136615B1 KR 1019940012954 A KR1019940012954 A KR 1019940012954A KR 19940012954 A KR19940012954 A KR 19940012954A KR 0136615 B1 KR0136615 B1 KR 0136615B1
Authority
KR
South Korea
Prior art keywords
coating
wire
semiconductor package
semiconductor
lead
Prior art date
Application number
KR1019940012954A
Other languages
English (en)
Other versions
KR960002712A (ko
Inventor
김일응
이정량
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940012954A priority Critical patent/KR0136615B1/ko
Priority to TW084105813A priority patent/TW282570B/zh
Priority to JP7143328A priority patent/JPH0845978A/ja
Publication of KR960002712A publication Critical patent/KR960002712A/ko
Application granted granted Critical
Publication of KR0136615B1 publication Critical patent/KR0136615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 고밀도 와이어를 갖는 반도체 패키지에 있어서, 본딩 와이어의 단락이나 처짐 등으로 인한 전기적 불량이 야기되므로, 반도체 칩과 리드를 와이어 본딩한 후 수지로 볼딩하기 전에 코팅제인 디파라크실렌을 150℃, 1torr에서 파라크실렌으로 기화시키고, 파리크실렌을 690℃, 0.5torr에서 열분해 시킨 다음, 코팅부내에서 열분해된 파라크실렌을 35℃, 0.1torr하에서 와이어 본딩을 마친 리드 프레임 전체를 코팅하여 폴리파라크실렌을 형성시키는 코팅방법을 제공한다. 따라서 이 코팅방법은 와이어의 간격이 좁고 길이가 긴 일반적인 구조를 갖거나 엘오시(LOC; lead on chip)구조를 갖는 모등 반도체 패키지에 적용될 수 있다.

Description

반도체 패키지 코팅방법
제1도는 이 발명에 따른 반도체 패키지 코팅방법에 적용되는 코팅장치의 일 실시예를 나타낸 개략도
제2도는 이 발명에 따른 반도체 패키지 코팅방법에 따른 제조공정을 예시한 흐름도
제3도는 이 발명에 따른 반도체 패키지를 코팅한 상태를 나타내는 단면도이다.
이 발명은 반도체 패키지에서 본딩된 와이어(bonded wire)코팅방법에 관한 것으로서, 보다 상세하게는 반도체 와이어의 본딩후에 패릴렌(parylene)즉, 파라크실렌(poly para-xylene) 코팅공정을 추가함으로써 몰딩시 와이어의 스위핑(sweeping)이 일어나더라도 와이어의 전기적 단락이 방지되도록 한 반도체 패키지 코팅방법에 관한 것이다.
일반적으로 반도체 패키지의 제조공정은, 반도체 기판을 신축성있는 링 테이프(ring tape)에 부착한 후 웨이퍼 두께의 70~95% 정도를 링모양의 브레이드(blade)로 별개의 반도체 칩으로 절단하는 절단공정과, 반도체 칩의 본딩패드와 리드 프레임의 내부 리드를 전기적으로 연결하는 와이어 본당공정과, 반도체 칩 및 내부 리드를 열경화성 수지로 몰딩하는 몰딩공정으로 이루어진다. 상기와 같은 공정에 의해 제조된 반도체 패키지는 외부 리드의 댐바를 제고하고 디프레쉬 공정을 거쳐 외부 리드를 적절한 형태로 절곡한 다음 인쇄회로기판 등에 실장된다. 이 발명은 전술된 공정 중에서 와이어 본딩공정에 해당한다.
최근들어 전자기기는 소형화 및 슬림화에 따라 고성능 또는 다기능화가 요구되고 있으며, 제한된 재부 공간에 고용량의 메모리 패키지를 효율적으로 실장할 수 있는 다양한 반도체 패키지 실장방법이 요구되는 추세에 있다. 또한, 반도체 칩의 고집적화에 따라 입/출력단자가 증가되면 이 입/출력단자와 상응하여 전기적으로 접속되는 반도체 패키지의 리드수도 증가하게 되며, 메모리 용량의 대형화에 따른 엘오씨(LOC; lead on chip)구조의 패키지에서 버스 바(bus bar)를 갖는 센터 패드(center pad)패키지의 경우 와이어와 버스 바의 전기적 쇼트가 큰 문제로 대두되고 있다.
따라서 반도체 패키지의 고밀도화에 따라 상기와 같은 반도체 패키지의 제조공정에서 와이어 본딩공정의 경우, 본딩된 와이어는 그 간격이 매우 좁고 직선거리가 매우 길기 때문에 와이어 스위핑, 와이어간의 단락, 와이어의 처짐현상 등의 와이어 형상 불량이 일반적으로 발생하고 있다.
이와 같은 와이어 루프형상의 불량은 와이어 본딩 패키지의 기능, 와이어의 물성 및 지름, 캐필러리(capillary)상태, 작업조건 및 기타 환경이 요인이 되어 발생되며 패키지가 고밀도화되어 갈수록 제어가 어려워진다.
그러나, 본딩된 와이어의 길이가 4.06mm(160mil)를 넘으면 안정된 형상의 와이어 루프를 만들기 어렵다. 특히 본딩되는 리드 수가 많고, 와이어와 인접 와이어 사이의 간격을 조밀하게 해야하는 경우에는 더욱 어려워져 약간의 와이어 스위핑 현상이 발생해도 와이어간의 단락이 발생되므로 치명적인 불량이 발생된다.
따라서 이 발명은 전술한 종래의 문제점을 해결하기 위한 것으로, 이 발명의 목적은 종래의 패키지의 와이어 본딩공정후 몰딩전에 패릴렌 즉, 파라크실렌으로 코팅 처리함으로써 종래의 와이어에 의한 전기적 불량을 근본적으로 배제하며, 반도체 패키지의 실장 효율을 향상시키고, 리드 프레임의 설계시 본딩되는 와이어의 간섭에 의한 설계 제한을 크게 완화시키며, 반도체 칩 표면에 수분의 침투를 방지할 수 있는 반도체 패키지 코팅방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 반도체 패키지내의 본딩된 와이어의 코팅방법에 있어서; 다수개의 리드 프레임에 각각 탑재된 반도체 칩들을 전기적으로 접속하기 위하여 와이어 본딩하는 단계와; 상기 반도체 칩들이 탑재된 리드 프레임들과 본딩된 와이어들과 반도체 칩들을 각각 코팅제로 코팅하는 단계와; 상기 코팅된 리드 프레임들과 본딩된 와이어들과 반도체 칩들을 각각 외부 환경으로부터 보호하기 위하여 수지로 몰딩하는 단계와; 상기 몰딩후, 리드 프레임들의 외부 리드들을 디프레쉬하는 단계를 이루어진 반도체 패키지 코팅방법을 제공한다. 특히, 본 발명에 따른 코팅제로는 디파라크실렌(di-para-xylene)이 사용되며, 디파라크실렌을 150℃, 1torr에서 파라크실렌으로 기화시키고, 파라크실렌 690℃, 0.5torr에서 열분해시킨 다음, 코팅부내에서 열분해된 파라크실렌을 35℃, 0.1torr하에서 와이어 본딩을 마친 리드 프레임 전체를 코팅하여 폴리파라크실렌(poly-para-xylene)을 형성시키는 것을 특징으로 한다.
이하, 이 발명에 따른 반도체 패키지 코팅방법의 바람직한 일 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
제1도는 이 발명에 따른 반도체 패키지 코팅방법에 적용되는 코팅장치의 일 실시예를 나타낸 개략도이다.
제1도를 참조하면, 코팅장치(10)는 크게 코팅제를 기화시키는 기화부(11)와, 기화된 코팅제를 개별 분자로 분해시키는 열분해부(12)와, 열분해된 코팅제를 피코팅제에 코팅시키는 코팅부(13)를 포함한다.
좀더 상세히 설명하면, 코팅할 시료의 주입구(15)가 코팅장치(10)의 한 쪽 모서리 상부에 부착되어 관으로 된 통로(L4)에 의해 기화부(11)에 연결되고, 기화부(11)내에서 가열수단(11a)이 설치되어 있으며, 기화부(11)는 열분해부(12)와 관으로 된 통로(L3)로 연결되어 있고, 열분해부(12)의 내부에는 가열수단(12a)이 설치되어 있고, 열분해부(12)는 관으로 된 통로 (L1)에 의해 코팅부(13)에 연결되어 있다. 코팅부(13)에서 코팅되고 남은 여분의 코팅제는 별도의 통로를 통하여 다시 원래의 냉각장치(16)에 연결되고, 냉각장치(16)는 별도의 관으로 된 통로(L6)를 통하여 다시 원래의 기화부(11)와 연결되어 있다. 코팅장치(10)의 상단에는 기화부(11), 열분해부(12), 코팅부(13)의 각각의 온도 및 압력을 제어하고, 냉각장치(16)의 온도를 제어한다.
전술된 코팅장치(10)의 작동관계를 설명하면, 먼저 코팅할 코팅제를 코팅장치(10)의 한 쪽 모서리 상부에 부착된 주입구(15)에 주입되면 코팅제는 통로(L4)를 따라서 기화부(11)에 들어가고, 기화부(11)내의 가열수단(11a)에 의해 일정한 온도로 가열된 다음, 관으로 된 통로(L3)를 따라서 열분해부(12)로 들어가서 내부에 설치된 가열수단(12a)에 의해 더 높은 온도롤 열분해되고, 이어서 관으로 된 통로(L1)에 의해 코팅부(13)로 들어가서 코팅부(13)내에 투입된 피코팅제를 코팅시킨다. 코팅부(13)에서 코팅되고 남은 여분의 코팅제는 별도의 통로로 통하여 냉각장치(16)에서 냉각되고, 냉각장치(16)를 통과한 여분의 코팅제는 별도의 관으로 된 통로(L6)를 통하여 원래의 기화부(11)로 도러어가서 재가열되고 동일한 과정으로 계속 순환하면서 피코팅제를 코팅시킨다. 이 때 모든 공정과 조건은 제어부(14)를 통하여 적절하게 제어된다.
제2도는 이 발명에 따른 반도체 패키지 코팅방법에 따른 제조공정을 예시한 흐름도이다.
제2도를 참조하면, 이 발명에 따른 본딩된 와이어의 코팅공정(20)은 와이어 본딩공정(22)을 마친 직후 몰딩(26)하기 전에 패릴렌과 같은 비전도성 유기물 코팅제를 리드 프레임 전체에 코팅시키는 것이다.
일반적으로 반도체 패키지의 제조공정은 반도체 침을 리드 프레임의 다이패드에 접착제로 부착시키는 다이 본딩(21) 공정을 거친 후에, 반도체 칩에 형성된 본딩패드와 리드 프레임의 내부 리드를 전기적으로 연결하기 위하여 금으로 된 본딩 와이어를 이용한 와이어 본딩(22)을 행하고 패키지를 수분이나 열 등의 외부 환경으로부터 보호하기 의하여 에폭시 몰딩 컴파운드 등의 수지로 몰딩(26)한 후, 디플레쉬(27) 및 트림/포밍(28)을 거침으로써 완성된다. 따라서 수지로 몰딩시에 간격이 좁고 길이가 긴 본딩 와이어는 수지의 유동에 의해 한 쪽으로 휩쓸리거나 휨으로써 와이어 사이에 단락이 일어나기 쉽고, 반도체 칩이 고밀도화되어 와이어 사이의 간격이 좁아질수록 이러한 문제는 심각하게 대두된다.
이 발명에서는 전술된 일반적인 종래의 공정에서 와이어 본딩(22) 후에 코팅공정(20)이 진행된다. 코팅공정(20)을 도1및 도2를 참조하여 설명하면, 먼저 비전도성 코팅제 예를 들러, 이량체(dimer)인 디파라크실렌을 주입구(15)를 통하여 주입되면, 주입구(15)와 기화부(11)를 연결하는 통로(L4)를 통해 기화부(11)로 보내지고, 기화부(11)로 보내진 디파크실렌은 기화부(11)에 내장된 가열수단(11a)에 의해 기화(23)시키고, 기화된 디파라크실렌을 열분해부(12)에 내장된 가열수단(12a)에 의해 온도 150℃, 압력 1torr에서 단량체(monomer)인 파라크실렌으로 열분해(14)시킨 다음, 리드 프레임에 접착되고 와이어 본딩된 반도체 칩 및 본딩 와이어 등을 포함한 리드 프레임 전체를 코팅부(13)내에서 온도 690℃, 압력0.5torr에서 열분해된 파라크실렌을 35℃, 0.1torr에서 반도체 칩이 부착된 리드 프레임에 코팅(25)하여 중합체(polyer)인 폴리파라크실렌을 형성시킨다. 이때 반도체 칩은 물론 내부 리드도 코팅제로 코팅(25)된다. 여기서, 와이어 본딩(21)이 끝난 상태의 리드 프레임들은 코팅부(13)로 직접 들어가서 코팅(25)되므로 코팅제의 기화공정(23)이나 열분해공정(24)은 리드 프레임 코팅(25)과 직접적인 영향이 없다 .
여기서, 디파라크실렌의 화학식은
이며, 파라크실렌의 화학식은
이며, 폴리파라크실렌의 화학식은
이다.
전술된 코팅공정(20)을 통하여 본딩 와이어에 비전도성 코팅제가 도포되어 있으므로 비록 와이어가 한쪽으로 서로 접촉되어 있더라도 단락될 염려가 전혀 없으며, 코팅제에 의해 와이어의 지지력이 강해져서 와이어가 쳐지거나 휘는 문제가 거의 발생하지 않게 된다.
또한 반도체 칩 및 다이패드와 리드 전체가 코팅제로 코팅되어 있으므로 반도체 칩에 수분이 침입하는 것을 막아주는 후속하는 몰딩공정(26)을 보완하는 역할도 겸하므로 패키지의 신회성을 향상시키는 이점이 있다. 이상과 같이 코팅된 반도체 패키지를 종래와 같은 방법으로 몰딩(26)하고 외부 리드에 코팅된 폴리파라크실렌은 패키지 몰딩(26)후, 수지 등의 잔류물을 제거하는 디프레쉬공정(27)에서 제거하면 된다.
제3도는 이 발명에 다른 반도체 패키지를 코팅한 상태를 나타내는 단면도이다.
제3도를 참조하면, 다수개의 리드 프레임의 다이패드(30)상에 탑재된 반도체 칩(31)들을 전기적인 접속을 위하여 본딩 와이어(31)로 내부 리드(32)와 접속하고, 반도체 칩(31)들이 탑재된 리드 프레임들과 본딩된 와이어(33)들과, 반도체 칩(31)들을 각각 폴리파라크실렌(34)으로 코팅한 상태의 일례를 보여 주고 있다.
이후, 패키지 제조공정은 일반적인 패키지 제조공정 즉, 몰딩공정, 디플레쉬 공정 및 트림/포밍 공정을 거쳐 반도체 패키지가 제조된다.
전술한 바와 같이 반도체 패키지의 몰드 밖으로 노출된 외부 리드에 코팅된 코팅제는 디플레쉬 공정에서 제거되기 때문에 후속하는 인쇄회로기판상에 반도체 패키지를 실장하는 공정을 진행하기 위하여 반도체 패키지의 몰드 밖으로 노출된 외부 리드에 땜납을 도금시키는데 아무런 문제가 발생하지 않고 종래의 공정대로 진행할 수가 있다. 결국 코팅시 외부 리드를 마스크하는 등의 별도의 공정이 추가되지 않는다.
이 발명에 따른 반도체 패키지 코팅방법은 와이어(33) 본딩공정후에 반도체칩(31)이 탑재된 리드 프레임 전체를 폴리파라크실렌(34)으로 코팅함으로써 반도체 칩(31)으로의 수분 침투를 방지함은 물론, 종래의 와이어(33)의 휨, 쳐짐, 와이어(33)사이의 단락 등으로 야기될 수 있는 불량을 근본적으로 배제하고, LOC로 이루어지는 반도체 패키지내에서 센터 패드와 리드들 사이의 와이어 본딩시 발생될 수 있는 전기적 단락이 방지되므로 반도체 패키지의 실장 효율을 향상시키고, 반도체 칩(31)의 본디패드 설계시 본딩되는 와이어(33) 사이의 간섭에 의한 설계제한을 크게 완화시킬 수 있는 고밀도의 반도체 패키지를 제조할 수 있는 이점이 있다.

Claims (4)

  1. 반도체 패키지내의 본딩된 와이어의 코팅방법에 있어서; 다수개의 리드 프레임에 각각 탑재된 반도체 칩들을 전기적인 접속을 위하여 와이어 본딩하는 단계와, 상기 반도체 칩들이 탑재된 리드 프레임들과 본딩된 와이어들과 반도체 칩들을 각각 코팅제로 코팅하는 단계와, 상기 코팅된 리드 프레임들과 본딩된 와이어들과 반도체 칩들을 각각 외부 환경으로분터 보호하기 위하여 수지로 몰딩하는 단계와, 상기 몰딩후, 리드 프레임들의 외부 리드들을 디프레쉬하는 단계로 이루어진 반도체 패키지 코팅방법.
  2. 제1항에 있어서, 상기 코팅하는 단계의 상기 코팅제는 기체상태인 것을 특징으로 하는 반도체 패키지 코팅방법.
  3. 제1항에 있어서, 상기 코팅제는 디파라크실렌인 것을 특징으로 하는 반도체 패키지 코팅방법.
  4. 제3항에 있어서, 상기 디파라크실렌의 기화 조건은 150℃, 1torr이고, 열분해 조건은 690℃, 0.5torr이며, 상기 코팅 조건은 35℃, 0.1torr인 것을 특징으로 하는 반도체 패키지 코팅방법.
KR1019940012954A 1994-06-09 1994-06-09 반도체 패키지 코팅방법 KR0136615B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940012954A KR0136615B1 (ko) 1994-06-09 1994-06-09 반도체 패키지 코팅방법
TW084105813A TW282570B (ko) 1994-06-09 1995-06-08
JP7143328A JPH0845978A (ja) 1994-06-09 1995-06-09 ワイヤの不良のないパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012954A KR0136615B1 (ko) 1994-06-09 1994-06-09 반도체 패키지 코팅방법

Publications (2)

Publication Number Publication Date
KR960002712A KR960002712A (ko) 1996-01-26
KR0136615B1 true KR0136615B1 (ko) 1998-09-15

Family

ID=19384970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012954A KR0136615B1 (ko) 1994-06-09 1994-06-09 반도체 패키지 코팅방법

Country Status (3)

Country Link
JP (1) JPH0845978A (ko)
KR (1) KR0136615B1 (ko)
TW (1) TW282570B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685406B1 (ko) * 2004-10-18 2007-02-22 삼성에스디아이 주식회사 보호부재를 가진 반도체 장치
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367458B2 (ja) * 1999-03-30 2003-01-14 株式会社デンソー 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685406B1 (ko) * 2004-10-18 2007-02-22 삼성에스디아이 주식회사 보호부재를 가진 반도체 장치
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법
WO2016047880A1 (ko) * 2014-09-23 2016-03-31 제너셈(주) 반도체패키지의 이엠아이 쉴드 처리공법
US9583447B2 (en) 2014-09-23 2017-02-28 Genesem Inc. EMI shielding method of semiconductor packages

Also Published As

Publication number Publication date
JPH0845978A (ja) 1996-02-16
KR960002712A (ko) 1996-01-26
TW282570B (ko) 1996-08-01

Similar Documents

Publication Publication Date Title
US5402006A (en) Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
US6744125B2 (en) Super thin/super thermal ball grid array package
US7476976B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
US5362679A (en) Plastic package with solder grid array
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
JP6556707B2 (ja) 高帯域幅配線用の熱絶縁構造
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
JP2016524336A (ja) 全体的または部分的に溶着された誘電体リード線を有するダイパッケージング
JPH10163406A (ja) 半導体パッケージングのためのカラム・グリッド・アレーおよび方法
KR0136615B1 (ko) 반도체 패키지 코팅방법
KR20180020860A (ko) 반도체 패키지 및 이를 이용한 전자소자 모듈
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
KR100272069B1 (ko) 전자장치의 패키지화 방법 및 전자장치 패키지
US20180261553A1 (en) Wafer level fan-out package and method of manufacturing the same
JPH0422162A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
US11508644B2 (en) Semiconductor device package having thermally conductive pathways
US20030025190A1 (en) Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package
US20040245613A1 (en) Chip scale package and method of fabricating the same
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
KR19980021184A (ko) 방열판을 갖는 반도체 칩 패키지
KR19990065532A (ko) Cob형 반도체 패키지의 제조방법
JP2970548B2 (ja) 半導体装置
JP2000031195A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee