CN104838737A - 用于适形屏蔽的方法和装置 - Google Patents

用于适形屏蔽的方法和装置 Download PDF

Info

Publication number
CN104838737A
CN104838737A CN201380064297.1A CN201380064297A CN104838737A CN 104838737 A CN104838737 A CN 104838737A CN 201380064297 A CN201380064297 A CN 201380064297A CN 104838737 A CN104838737 A CN 104838737A
Authority
CN
China
Prior art keywords
shielding
circuit board
graphic arts
shielding wall
moulding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380064297.1A
Other languages
English (en)
Other versions
CN104838737B (zh
Inventor
Y·张
J·B·斯蒂恩斯特拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104838737A publication Critical patent/CN104838737A/zh
Application granted granted Critical
Publication of CN104838737B publication Critical patent/CN104838737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了用于提供适形屏蔽，以提供安装在电路板上的电路元件的电磁干扰屏蔽的方法和装置。提供具有一个或多个导电屏蔽壁的印刷模具模板，在这些屏蔽壁在施加于电路板之前就布置在该模板之内，并可与其进行分离，此外，该印刷模具模板还被配置为包围电路元件。用此方式，通过印刷模具模板的壁以及导电的屏蔽壁中的一个或多个，来限定屏蔽的隔室空间，可以将该屏蔽的隔室空间容易地和快速地施加于电路板，以包围要进行屏蔽的元件。随后，通过布置在屏蔽的隔室空间(其中该隔室空间包围这些元件)中的成型材料，以及布置在该材料的外表面上的导电层，这些屏蔽壁与电路板中的接地平面的耦合，来形成适形的屏蔽层。

Description

用于适形屏蔽的方法和装置
相关申请的交叉引用
本申请要求享有2012年12月11日提交的、标题为“METHOD OFCONFORMAL SHIELDING AND ELECTRICAL DEVICE FORMEDTHEREFROM”的美国临时申请No.61/735,699和2013年9月26日提交的、标题为“METHODS AND APPARATUS FOR CONFORMAL SHIELDING”的美国专利申请No.14/038,633的优先权，该两份申请已经转让给本申请的受让人，故以引用方式将其明确地并入本文。
技术领域
概括地说，本发明涉及用于适形屏蔽的方法和装置，而更具体地说，涉及使用活动模板和嵌入在该模板中的屏蔽壁，以便针对印刷电路板上的表面安装的电路设备更高效地产生屏蔽的适形屏蔽。
背景技术
诸如计算设备或通信设备之类的电子设备，通常包括具有各种电路元件的印刷电路板(PCB)，以实现该电子设备的功能。这些电路元件可以称为集成电路、芯片或微芯片，并可以安装在PCB的表面上。这些芯片可以称为表面安装技术(SMT)元件。在计算机或其它电子系统(例如，无线电话)的所有部件都集成到单一芯片中的情况下，该单一芯片可以称为片上系统(SoC)。
诸如无线设备之类的设备中的各种电路可能产生电磁干扰(EMI)，或者对来自其它部件的EMI或者源自于该设备之外的EMI敏感。因此，可能需要对这些电路部件进行屏蔽，以包含所产生的EMI或者防止外部电磁干扰。然而，由于使电子设备变得更小的不断需求，因此期望减小这些设备中的芯片的面积和厚度。
在一些解决方案中，使用适形屏蔽来解决上面关注的问题。将适形屏蔽用于无线设备具有很多优点，其包括更好的屏蔽效能、设备高度的最小化、以及有助于热传导。当前，存在两种传统的适形屏蔽方法。在第一方法中，当安装了SMT器件时，向PCB施加充当屏蔽壁的金属框架。通常，由于金属框架和SMT的放置精度允许较大的公差，因此这种方法需要PCB上的相对较大的表面区域以允许安装金属框架。在安装金属框架之后，接着可利用激光以使该金属框架暴露，使得可随后向模具施加金属涂料，以完成屏蔽室。在第二适形屏蔽方法中，利用激光来蚀刻或刻划成型材料以形成沟槽。然后将导电胶材料应用到沟槽以形成屏蔽壁，最后向模具施加金属涂料以实现屏蔽。这两种处理都是费时的，并且涉及反复清洗和烘干并干燥的许多过程。
因此，期望对适形屏蔽的改进。
发明内容
根据一个方面，公开了一种制造适形干扰屏蔽结构的方法。该方法包括：在印刷模具模板中放置至少一个导电屏蔽壁，以限定至少一个屏蔽区域；在电路板上放置所述至少一个印刷模具模板，其中所述电路板被配置为具有安装在其上的电路元件。所述印刷模具模板被配置为：在所述至少一个屏蔽壁所限定的至少一部分中是可利用成型材料填充的，使得所述至少一个屏蔽区域中的电路元件里的至少一个电路元件可以被所述一定容积的成型材料包围。利用这种方法，通过提供嵌入有屏蔽壁的印刷模具模板，提供了在印刷成型之前，在电路板上快速地布置或放置屏蔽壁。
在另一个公开的方面，教示了一种用于提供适形电磁干扰屏蔽的装置。该装置包括用于限定接收成型材料的内部容积，以实现电路板上布置的一个或多个电路元件的适形屏蔽的至少一个印刷模具模板。所述模板包括布置在所述模板的内部容积中的一个或多个导电屏蔽壁，所述至少一个模板被配置为可去除地布置在所述电路板的表面上，并包围所述一个或多个电路元件。此外，所述一个或多个导电屏蔽壁被配置为与所述电路板电耦合，并且可与所述至少一个印刷模具模板相分离。
在另外的方面，公开了一种用于提供适形屏蔽的装置。该装置包括电路板和安装在该电路板上的电路元件，该电路元件具有从电路板延伸的形体。此外，该装置还包括连接到所述电路板的屏蔽室，其包围所述电路元件的形体，其中所述屏蔽室包括成型材料、屏蔽层和至少一个屏蔽壁。所述屏蔽室是使用可去除放置的印刷模具模板(其配置有先前布置在其中的所述至少一个屏蔽壁)来形成的，所述成型材料是根据所述印刷模具模板来形成的，所述屏蔽层布置在所述成型材料的表面上并且与所述至少一个屏蔽壁进行电接触。此外，所述成型材料包围所述电路元件的形体的至少一部分，并与所述至少一个屏蔽壁一体形成在所述电路板上。
在一个另外的方面，公开了一种用于提供适形屏蔽的装置。该装置包括电路板和安装在该电路板上的多个电路元件。此外，该装置具有连接到所述电路板的多个屏蔽室的特征，所述多个屏蔽室中的每一个屏蔽室包围所述多个电路元件中的一个或多个电路元件，其中所述多个屏蔽室中的每一个屏蔽室包括成型材料、位于所述成型材料的一部分之内的至少一个屏蔽壁、以及布置在所述成型材料的至少一部分上并与所述至少一个屏蔽壁的一部分进行电耦合的屏蔽材料层。另外，所述多个屏蔽室中的每一个屏蔽室是使用至少一个可去除的印刷模具模板来形成的，其中所述印刷模具模板配置有先前布置在其中的所述至少一个屏蔽壁，所述成型材料包围至少一个电路元件的形体的至少一部分，并与所述至少一个屏蔽壁一体形成在所述电路板上。
附图说明
图1是根据本发明的包括印刷模具模板的装置的轴测视图，该印刷模具模板具有嵌入在其中的一个或多个屏蔽壁，并布置在具有一个或多个电路元件的电路板上。
图2是图1的装置的横截面侧视图。
图3是利用成型材料填充图1的印刷模具模板所得到的密闭空间的轴测视图。
图4是在施加屏蔽材料层之前，图3的结构的部分横截面侧视图。
图5是在施加屏蔽材料层之后，图3的结构的部分横截面侧视图，从而其形成一个或多个屏蔽室，各个屏蔽室包含所述一个或多个电路元件，并限定具有适形干扰屏蔽结构的芯片。
图6是用于为多个屏蔽的和封装的电路提供适形屏蔽的另一种示例性装置的轴测视图。
图7示出了图6的结构的横截面侧视图。
图8是制造适形干扰屏蔽结构的示例性方法的流程图。
具体实施方式
本发明公开的装置和方法提供简化的适形屏蔽，其中，通过将干扰屏蔽壁嵌入在印刷模具模板中(例如，预先放置在印刷模具模板中，或者提前布置在其中)，来将其应用到印刷电路板(PCB)，并且因此可以在印刷成型之前，将屏蔽壁立即快速地布置在PCB上。此外，这些装置和方法在降低生产成本的同时，还维持与传统方法相同的尺寸优点。
图1根据本公开内容的一方面示出了装置100的轴测视图，其中装置100提供了适形屏蔽。装置100包括布置或者放置在PCB 104的表面的印刷模具模板102。模板102包括嵌入在模板102所包围的内部容积之中的一个或多个屏蔽壁106、108。通过将屏蔽壁106、108嵌入模板102的内部，在模板102的内部容积中生成一个或多个干扰屏蔽区域、空间或隔室110。尽管为了说明简单起见，在图1中只示出了三个屏蔽的空间或隔室110，但本领域普通技术人员应当理解，可以利用更多或更少数量的屏蔽壁106、108，来形成更多或者更少的隔室110。
可以通过诸如但不限于铜合金(例如，亮铜)或金属薄板之类的导电材料来形成各个屏蔽壁106、108，以便最终形成屏蔽电磁干扰(EMI)的隔室，即，这些壁(它们是导电的)用于形成封闭的导电表面(即，法拉第笼)。在一个方面，可以以多种不同的方式，在印刷模具模板102中保持屏蔽壁106、108，例如但不限于：摩擦或压入配合、可释放的连接、固定连接、屏蔽壁106、108与模板102的整体成形、或者甚至被配置为以期望的相对方位将屏蔽壁106、108固定在印刷模具模板102中的放置装置。
在一方面，可以将印刷模具模板102放置或者布置在电路板104上，以包围被屏蔽的空间或隔室110中的一个或多个电路元件。图1示出了安装在电路板104上并放置在被屏蔽的空间或隔室110之内的示例性电路元件112(例如，表面安装技术(SMT)元件)。尽管为了说明简单起见，在图1中只示出了一个电路元件112，但本领域普通技术人员应当理解，在一个方面，可以分别在每一个隔室110中，向电路板104安装多个电路元件。另外，每一个隔室110中的电路元件可能是需要被屏蔽以避免干扰其它电路元件的EMI的源，也可能是容易受到EMI影响并需要屏蔽以免遭受这种干扰的电路元件。
在另外的方面，模板102可以包括对准装置，例如但不限于：与电路板104中的互补钉或孔(没有示出)相耦合的对准孔或钉(没有示出)。另外，模板102和电路板104可以被配置为彼此互补，使得该模板被布置在特定的迹线(例如，电路板104中的接地迹线)上。尽管模板102通常具有嵌入在其内部容积中的屏蔽壁106、108，以便于将模板102快速地应用到电路板104上，但在一些方面，这些屏蔽壁106、108中的一个或多个可以分别依次放置在电路板104上，其中在该情况下，可以首先放置印刷模具模板102或者至少一个屏蔽壁106、108，随后接着放置其它剩余的组件。
图2示出了沿着图1的剖面线2-2，图1的装置100的横截面侧视图。该侧视图示出了：屏蔽壁106、108中的每一个在面向电路板104的表面204的一侧上包括多个电连接点或“齿”202。齿202是导电的，并配置有使该齿能够充分地刺穿表面204并进入到电路板104，以便使屏蔽壁106、108与电路板104中的接地迹线或平面206进行电耦合的拓扑。这确保了壁106电连接到地，并转而确保将导电和耦合的壁、接地平面206、以及另外的导电的适形屏蔽覆盖或材料(稍后进行讨论)所形成的屏蔽室接地，以实现法拉第笼来屏蔽电路元件(例如，112)免受EMI影响，或者包含EMI。本领域技术人员应当理解的是，可以根据伴随产生的EMI的具体波长，使用更少或者更多数量的齿来进行电接触。也就是说，按照多个齿202中的各个齿202之间的预定间隔208来分隔齿202，其确保EMI辐射的预期波长不会通过导电的齿202之间的开孔或间隙210进行泄漏，或者至少得到衰减。另外，根据一个方面，可以设置间隔208的大小，以允许适形成型材料(稍后进行讨论)流入和流动通过间隙210。在另一个方面，接地平面206可以替代地具有朝着表面204向上延伸通过电路板104的一个或多个通孔(没有示出)或者类似的连接，其中这些通孔或连接以某种模式进行配置，以匹配与其相接触的多个齿202。
如上所述，各个电路元件112可以包括表面安装技术(SMT)元件。由于元件112在电路板104的表面204上延伸，因此印刷模具模板102可以具有等于或大于任何屏蔽区域中的最高电路元件的高度的壁高度212。例如，壁高度212可以被配置为稍微大于任何屏蔽空间110中的最高电路元件的高度。在替代的方面，壁高度212可以等于或小于任何屏蔽区域中的最高电路元件的高度。例如，在该方面，可以向印刷成型过程所产生的平面成型施加另外的去除过程(例如，激光去除)，以去除形成不同的高度的成型材料。尽管被示出为具有固定的壁高度，但模板102可以具有多个或者变化的壁高度。此外，每一个屏蔽壁106、108可以具有等于或小于印刷模具模板102的壁高度212的壁高度。
在一个方面，使用装置100来制造适形屏蔽电路的过程包括：利用成型材料来填充模板102的内部容积的至少一部分。成型材料包围电路元件中的至少一个(例如，屏蔽室110中的电路元件112)。如图3中可见，添加成型材料302(用虚线来指示的材料)，并填充模板102和屏蔽壁106、108所限定的屏蔽空间或隔室110的至少一部分，以及包围电路元件(例如，112)。在一个方面，可以通过印刷成型过程，将成型材料302添加到印刷模具模板102之中的容积中。成型材料302可以包括，但不限于：环氧树脂模塑化合物(例如由松下制造的半导体封装材料)、介电材料、硅树脂、以及用于芯片封装的任何其它材料。例如，在一些方面，成型材料302可以具有第一状态和第二状态，其中在第一状态下，成型材料能够流动或者是相对可塑的，而在第二状态下，该材料变得相对固态、刚硬或稳定(例如，固化状态)。在其它方面，从第一状态到第二状态的转换，可以由温度、压力、化学反应、辐射暴露(例如，紫外光)等等中的一种或多种来触发。另外，在一些方面，成型材料302可以是屏蔽材料层能够粘附的材料，如下面所进一步详细描述的。
在图3的示例中，成型材料302可以将每一个屏蔽室110填充到印刷模具模板102的高度。因此，其内的电路元件(例如，电路元件112)可以部分地或全部地被成型材料302包围或封装。当印刷模具模板102的高度大于电路元件112的高度时，电路元件可以被成型材料302完全地包围或封装。根据另一个方面，当模板102的高度等于或小于特定电路元件的高度时，这些元件可以至少部分地被成型材料302进行包围或封装，例如留下顶表面，可选地，电路元件112的一个或多个侧表面暴露并且未被成型材料302覆盖。此外，成型材料302可以在任何电路元件(例如，电路元件302和电路板104)之间的空间进行流动，以及在一个或多个屏蔽壁106、108和电路板104之间的空间(例如，空间210)中流动。
另外，可以在可能损害或者影响一个或多个电路元件(例如，电路元件112)的性能质量的温度之下，执行填充处理的过程。在一个方面(但不限于此)，可以基本在室温(例如，按照大约15℃到大约40℃的温度范围)下，以称为印刷成型的过程来执行利用成型材料302填充印刷模具模板102(图1，方框16)，其中，通过在模板上印刷来应该成型材料。在另一个方面，例如，在称为转移成型的过程中，按照大约120℃到大约140℃的温度范围，来执行利用成型材料302填充印刷模具模板102(图1，方框16)，其中，使用注射成型技术。
在一些方面，如果在真空下利用成型材料302填充印刷模具模板102，则可以不需要底部填充过程(即，确保在电路元件的下面进行环氧树脂或其它成型材料的底部填充的过程)。在另一个方面，可以使用注射成型过程来填充模板102。然而，在底部填充过程之后，必须执行这些过程。应当注意的是，传统的底部填充过程使用环氧树脂(例如，成型材料)，其在焊料凸点回流后进行分配，并使用毛细效应来强制树脂在电路元件下面流动，并填充电路元件和电路板之间或者电路板封装之间的间隙。例如，在传统的底部填充过程中，在球栅阵列(BGA)封装和层叠封装(PoP)栈下面注射环氧树脂以去除气穴。换言之，使用底部填充过程来去除封装结构内的所有气穴，使得例如当在后续的SMT处理中进行加热时，该成型设备不会爆炸。因此，可以在真空下执行本发明的印刷成型过程，从而避免底部填充过程，但应当注意的是，底部填充过程仍然可以与印刷成型过程一起执行，其中印刷成型过程不是在真空下执行的，而是在不具有真空的情况下(例如，举一个例子，在大气压力下)执行。
在对模板102进行填充之后，可以通过将成型材料302暴露在规定温度和压力达到规定的时间段，来固化成型材料302。例如，可以在室温和按照大气压力下，或者在室温和真空下，来固化成型材料302。举一个例子，可以在大约15℃至大约40℃的温度范围中的任何温度下，来固化成型材料302。在另一个示例中，可以在100℃至180℃的温度范围中的任何温度下来执行固化。本领域技术人员应当理解的是，用于对成型材料302进行固化的具体时间可以根据温度、压力和成型材料302的具体组成中的一个或多个来发生变化。当成型材料302变成相对固态、刚硬和/或稳定时，可以将成型材料302的固化视作已完成。
如图3中所进一步示出的，可以在固化之后，或者至少当成型材料302足够稳定以便能维持模板102所限定的形状或拓扑时，去除印刷模具模板102。在固化之后，图3中所示出的装置的最终状态是至少一个屏蔽室中的封装容积，其中该封装容积包括成型材料、电路元件、以及屏蔽壁106、108的至少一部分。为了去除，将印刷模具模板102与一个或多个屏蔽壁(例如，屏蔽壁106、108)和成型材料302进行分离。在一个方面，可以通过诸如贴片机之类的机器或者能够保持、定位和去除印刷模具模板102的任何机器，来去除印刷模具模板102。在另一个方面，例如，可以通过使用各种工艺(其包括，但并不必须限于切块或切割操作(包括锯或激光切割))，将印刷模具模板102与一个或多个屏蔽壁和成型材料302进行物理分离，来去除印刷模具模板102。在其它方面，例如，可以使用诸如激光，来物理地破坏、碎裂和/或蒸发印刷模具模板102，从而使印刷模具模板102与所述一个或多个屏蔽壁以及成型材料302相分离。作为去除印刷模具模板102的结果，形成了包括屏蔽壁106、108的至少一部分、任何电路元件(例如，112)和成型材料302的封装容积304。
如图3中可以进一步观察的，在一个方面，屏蔽壁的顶部边缘(例如，306、308)和侧边缘(例如，310)可以暴露在封装容积304的表面处。这种暴露提供了屏蔽壁106、108到所应用的覆盖容积304的暴露表面的导电覆盖材料或屏蔽材料层(稍后进行讨论)的电耦合，并更好地确保泄漏到屏蔽空间110的EMI和从屏蔽空间110泄漏的EMI、以及在该装置中的各个隔室110之间的EMI泄漏减到最小。根据一些方面，表面306、308、310的暴露可以涉及：当成型材料302的高度大于屏蔽壁106、108的高度时，在固化之后和形成屏蔽材料层之前，去除成型材料302的一部分。在这些情况下，可以利用但不限于抛光或激光烧灼，来完成材料302的去除。根据另外的替代方面，可以在成型材料302中形成通道或沟槽(没有示出)，以暴露所述一个或多个屏蔽壁106、108的顶表面。
如先前所提及的，向封装容积304的外部表面增加导电屏蔽材料层以完成EMI屏蔽(例如，用于形成法拉第笼)。在一个方面，在应用屏蔽材料层之前，可以提供用于使所施加的屏蔽层与PCB 102中的接地平面206进行充分电接触的单元。在图4所示出的一个例子中，其中图4是图3中所示出的沿着线4-4的部分横截面视图。如图所示，可以在封装容积302周围，形成或切割沟槽或蚀刻402、404，其深入PCB 104达到足够的深度，以暴露接地平面206。在一个方面，仅仅做为一对例子，可以通过激光蚀刻或锯蚀刻来形成沟槽或蚀刻402、404。因此，当施加屏蔽材料层时，该层的一部分延伸到或者填充沟槽402、404，以提供与接地平面206的电耦合。但是，应当注意的是，图4的例子只是示例性的，替代地，可以在与模板102的近似内周长相对应的PCB 104的表面(没有示出)上布置表面迹线。随后，可以使用延伸通过PCB的多个导孔(没有示出)，将表面迹线进一步电耦合到接地平面206，举一个例子。随后，该屏蔽材料将沉积在容积304上，并与该表面迹线电接触。
图5示出了在向封装容积304施加屏蔽材料层502之后，与图4相同的横截面视图。屏蔽层502施加在封装容积304的顶部和侧表面上，并且还被配置为与屏蔽壁的暴露面(例如，306、308)和接地平面206电耦合，以形成诸如屏蔽室504和506之类的一个或多个屏蔽室，其中这些屏蔽室被完全地用导电元件进行封闭，形成了包含内部产生的EMI或者阻止外部的EMI的法拉第笼。在一些方面，随后将安装在PCB 104上的各个电路元件(例如，电路元件112)包含在一个或多个屏蔽室306、308之内，此外还规定了一个或多个芯片(其包括片上系统(SoC))。
应当注意的是，屏蔽层502可以包括任意数量的能施加到电路元件上的各种导体。在一个示例中，层502可以是利用物理气相沉积法(例如，溅射沉积)来施加的诸如导电薄膜或导电涂料之类的导电材料。用于层502的材料可以包括，但不限于以下各项中的一种或多种：银氧化物或其它金属氧化物(如，氧化锌，氧化锡或氧化钛)。此外，还应当注意，虽然图1-5的示例性例子示出了PCB 104具有大于封装容积302的占地面积的区域(也包括层502)，但可以将PCB 104基板切割成至少近似等于封装容积304的占地面积的区域，以形成片上系统或者类似的芯片设备。
在另一个方面，为了制造多个芯片或装置，可以在PCB基板上重复结合图1-5所描述的装置，使得所述多个装置布置在更大的电路板或基板上。在该方面，如图6所示，在PCB基板604上布置多个芯片装置602a-602d。在一个方面，按照与图1-5中的装置100相同的方式来配置装置602，其中具有嵌入的内部屏蔽壁的模板被放置在印刷成型的该PCB上的相应电路上，随后将该模板去除。转而，对不同的芯片装置602进行分离，例如沿着线606、608利用锯切割，这里仅仅举出了如何实现这种分离的一个例子。此外，还应当注意的是，图6的示例示出了：基板604上的芯片602相对于彼此的放置可以是邻接的(例如，参见芯片602a和602b)，或者之间具有间隔(例如，参见芯片602a和602c)。
图7示出了在去除模板之后，图6的排列沿着线7-7的横截面视图。如在该视图中所见，当在施加和固化了成型材料302之后去除模板时，可以在芯片602a和602b之间的空间703中施加导电材料702(例如，银浆)，该导电材料702还粘附到芯片602的封装容积的侧面。另外，在一个方面，可以施加导电材料702，从而其延伸到沟槽或蚀刻704，后者延伸入基板604到达接地平面706，这使材料702能够与接地平面706进行电耦合。
当芯片602a和602b分离时，可以通过这两个芯片之间的导电材料702来进行切割，如线708所指示的。在另外的方面，材料702被布置到的空间的宽度，可以被配置为比锯条宽度略大。例如，对于2mm锯条宽度来说，空间703和填充该空间的材料704的宽度可以是4mm。此外，图7还示出了可以在屏蔽材料层的沉积之前(例如，参见图7的左侧上的芯片单元602a)，或者在层502的沉积之后(例如，参见图7的右侧上的芯片单元602b)，来执行切割。另外，图7描绘了可以布置层502与导电材料702电接触，其中材料702构成用于对芯片单元进行屏蔽的屏蔽层的至少一部分。最后要注意的是，为了视图简单起见，将图7中的视图示出为省略了屏蔽壁电连接点或者“齿”202。
此外，还应当注意，根据另一个方面，不是利用如图6中所示的各自的模板来形成芯片602，在其它示例中，可以使用更大的模板(没有示出)来形成多个芯片，其中该模板包围两个或更多芯片的区域，并具有嵌入在内部容积中的众多屏蔽壁。这里的多个屏蔽壁可以用于限定多个芯片的屏蔽容积。在该示例的另一个方面，可以将图6的多个芯片602视作为一个单元，使得上述模板利用如前面所描述的施加的内部屏蔽壁(例如，106、108)将所有的单元602封闭成一个芯片。因此，本领域技术人员应当理解的是，当在模板容积内施加成型材料时，这种单一的更大模板中的芯片单元602的至少一部分不会被模板壁所限定；例如当两个单元具有邻接的或者共享的边缘或边界时。对于节省材料成本和增加面板使用的效率来说，这种示例的更大模板可以是有益的。如上所述，可以使用激光或锯切割来形成沿着相邻的芯片边界的沟槽，以允许在它们之间施加银浆。在该示例的另外方面，可以将四个或更多个芯片装置视作为一个单元，使得单一印刷模具模板用前面所讨论的方式，将具有所施加的内部壁的四个芯片单元封闭成一个芯片。
图8根据本发明，示出了用于提供适形屏蔽的方法800。在特定的方面，方法800是结合图1-5所描述的装置使用的，但是不一定限于此。方法800包括：提供其内具有至少一个屏蔽壁的至少一个印刷模具模板，以便限定至少一个屏蔽区域，如方框802所示。如上所述，提供具有嵌入在该模板(例如，模板102)的内部容积中的一个或多个屏蔽壁(例如，106、108)的模板，提供了对于形成屏蔽室(110)的表面的快速应用。此外，再次注意到，该印刷模具模板被配置为：可用成型材料填充利用所述至少一个屏蔽壁所限定的至少一部分，使得所述至少一个屏蔽区域中的电路元件里的至少一个可以通过一定容积的成型材料进行封装。转而，将所提供的模板放置在电路板(例如，104)上，其中该电路板具有安装在其上的一个或多个电路元件，如方框804中所示。在一个方面，方框804中的放置该模板的包括：确保屏蔽壁中的与PCB相接合的部分上的电连接点(例如，齿202)延伸穿过PCB，并与接地平面(例如，206)进行电接触。在一个方面，该齿可以通过所施加的压力，延伸穿过PCB的顶表面到达接地平面，这里，该齿穿过电路板是因为它们的尖锐的结构。
在方框804中进行放置之后，转而利用成型材料来填充该印刷模具模板的内部容积，如方框806所示。为了简短说明起见，应当注意，可以通过前面结合图3所描述的众多过程中的任何一种，来实现用于利用成型材料来填充该模板的过程。在一个方面，该成型材料具有足够的容积来包围位于每一个屏蔽室(例如，110)中的电路元件，其中屏蔽室是通过模板(102)和屏蔽壁(106、108)来限定的。但是，如上所述，本发明的某些方面还考虑被屏蔽空间中的电路元件至少部分地被成型材料所包围。另外，该成型材料由如上所述的各种材料中的任何一种来构成。另外，应当注意的是，在一个方面，间隔开的齿202之间的间隔208，被配置为允许成型材料流入齿之间的间隔。
在利用方框806的过程来填充印刷模具模板之后，对成型材料进行固化(方框808)，去除印刷模具模板，而不去除所述至少一个屏蔽壁(方框810)。如先前所讨论的，可以使用多种不同的工艺(其包括但不限于：切割或激光烧灼)来去除该印刷模具模板。
方框802到810的处理结果是封装的容积(例如，304)，后者包括用于限定一个或多个屏蔽室(例如，110)的屏蔽壁。在另外的方面，如果填充处理806的结果产生一定容积的成型材料完全地包围屏蔽壁，则方法800可以包括下面的另外处理：去除该成型材料的一部分，以暴露屏蔽壁的一部分，如方框812所指示的。方框812的过程确保：暴露这些屏蔽壁的导电表面，以便与要施加的沉积的屏蔽材料层充分地电接触(例如，参见方框814)。
在方框814处，在封装容积的暴露表面上形成或者沉积了屏蔽材料层(例如，502)，并且其与屏蔽壁的至少所暴露部分电接触，以限定电路板上的包围至少一个电路元件(例如，112)的屏蔽室(例如，110)。如先前所描述的，屏蔽材料层还延伸到沟槽、蚀刻或者PCB中的某种其它类似单元，以便确保与PCB中的接地平面(例如，206)接触，从而完成用于有效地包含EMI或者防止EMI的屏蔽室。此外，如上所述，可以利用物理气相沉积法(例如，溅射沉积或者等离子沉积)来施加该屏蔽材料层。
应当注意的是，虽然上面所公开的方面主要参照印刷成型和印刷模具模板来进行讨论，但这些方面可以相似地适用于使用模板、轮廓、模具或者任何其它结构的转移成型过程，以执行与所描述的印刷模具模板相对应的功能。例如，对于转移成型来说，该过程类似于注入成型，在该情况下，成型材料是在较高的温度和压力下注入到模塑区域(例如，上面所描述的模板或者屏蔽区域)的液体塑料材料。然后，对该成型材料进行固化，例如在烘箱或加热的模具中使其凝固。转而，可以针对屏蔽层应用，去除该模具和/或模板或轮廓，从而使得电子设备(例如，芯片)具有如本文所描述的适形屏蔽结构。
在了解了前述的讨论之后，本领域技术人员应当理解的是，所公开的装置和方法提供了适形干扰屏蔽结构的改进制造方法。在一个方面，提供具有预置的嵌入的屏蔽壁的印刷模具模板，通过消除下面的需求来获得便捷的放置并节省制造时间：预先安装屏蔽壁，或者单独地切割或蚀刻适形屏蔽，并在之后应用导电材料以形成屏蔽壁。另外，与在施加适形屏蔽之前，在PCB上预先设置屏蔽壁的传统方法相比，所提供的具有预置的屏蔽壁的模板，有利于使电路板面积和高度最小化。
应当注意的是，术语“或”意味着包括性的“或”而不是排外的“或”。也就是说，除非另外说明或者从上下文中明确得知，否则“X使用A或B”的短语意味着任何正常的或排列。也就是说，如果X使用A；X使用B；或者X使用A和B，那么在任何上述实例中都满足“X使用A或B”。此外，本申请和所附权利要求书中使用的冠词“一个(a)”和“一(an)”通常应当解释为意味“一个或多个”，除非另外说明或者从上下文中明确得知其针对于单数形式。另外，如本文所使用的“示例性”一词意味着“用作例子、例证或说明”。本文描述成“示例性”的任何实施例，并不必须被解释成比其它实施例更优选或更具优势。
虽然上述公开内容讨论了示例性的方面和/或实施例，但应当注意的是，在不脱离所描述的方面和/或如所附权利要求书所规定的实施例的保护范围的基础上，可以对本文做出各种改变和修改。此外，虽然用单数形式描述或主张了所描述的方面和/或实施例的元素，但除非明确说明限于单数，否则复数形式是可以预期的。此外，除非另外说明，否则任何方面和/或实施例的所有部分或一部分可以与任何其它方面和/或实施例的所有部分或一部分一起使用。
应当理解的是，本申请所公开处理中的特定顺序或步骤层次只是示例性方法的一个例子。应当理解的是，根据设计偏好，可以重新排列这些处理中的特定顺序或步骤层次，而这些仍在本发明的保护范围之内。所附的方法权利要求以示例顺序给出各种步骤元素，但并不意味着其受到给出的特定顺序或层次的限制。
结合本申请所公开实施例描述的方法或者算法的步骤，可利用计算机控制的设备来实现，其中该方法或算法直接实现为硬件、用处理器执行的软件模块或者实现为两者的组合。软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动硬盘、CD-ROM或者本领域已知的任何其它形式的存储介质中。可以将一种示例性的存储介质连接至处理器，从而使该处理器能够从该存储介质读取信息，并且可向该存储介质写入信息。或者，存储介质也可以是处理器的组成部分。
为使本领域任何普通技术人员能够实现或者使用本发明，上面围绕所公开的实施例进行了描述。对于本领域普通技术人员来说，对这些实施例的各种修改是显而易见的，并且，本申请定义的总体原理也可以在不脱离本发明的精神或保护范围的基础上适用于其它实施例。因此，本发明并不限于本申请所示出的这些实施例，而是与本申请公开的原理和新颖性特征的最广范围相一致。

Claims (52)

1.一种制造适形干扰屏蔽结构的方法，包括：
在印刷模具模板中放置至少一个导电屏蔽壁，以限定至少一个屏蔽区域；以及
在电路板上放置所述至少一个印刷模具模板，其中，所述电路板被配置为具有安装在其上的电路元件；
其中，所述印刷模具模板被配置为：在所述至少一个屏蔽壁所限定的至少一部分中是可利用成型材料填充的，使得所述至少一个屏蔽区域内的所述电路元件中的至少一个电路元件可以被一定容积的所述成型材料封装。
2.根据权利要求1所述的方法，还包括：
在所封装的容积周围形成屏蔽材料层，并且所述屏蔽材料层与所述屏蔽壁的至少一部分电接触，以限定在所述电路板上的、包围所述至少一个电路元件的屏蔽室。
3.根据权利要求2所述的方法，其中，所述屏蔽材料层和所述屏蔽壁的至少所述部分被配置为：对所述屏蔽室内的所述至少一个电路元件进行电磁屏蔽。
4.根据权利要求2所述的方法，其中，所述屏蔽材料层是通过溅射沉积或等离子沉积来形成的。
5.根据权利要求2所述的方法，还包括：
在形成所述屏蔽材料层之前，去除所述成型材料的一部分，以暴露所述屏蔽壁的至少所述部分。
6.根据权利要求5所述的方法，其中，去除所述成型材料的所述部分包括：抛光和激光烧灼中的至少一种方式。
7.根据权利要求1所述的方法，其中，将所述屏蔽壁放置在所述印刷模具模板内是在将所述印刷模具模板放置在所述电路板上之前发生的。
8.根据权利要求1所述的方法，其中，将所述印刷模具模板放置在所述电路板上，使得安装在所述电路板上的电路元件中的所述至少一个电路元件是位于所述屏蔽区域中的。
9.根据权利要求1所述的方法，其中，所述至少一个屏蔽壁的高度小于或等于印刷模具模板壁高度。
10.根据权利要求1所述的方法，其中，所述至少一个屏蔽壁包括具有间隔开的齿的底表面，并且其中，所述齿被配置为将所述至少一个屏蔽壁电耦合到所述电路板的至少一部分。
11.根据权利要求10所述的方法，其中，所述电路板的所述至少一部分包括布置在所述电路板内的接地平面，并且所述接地平面具有暴露在所述电路板的表面上并可与所述齿接合的多个电连接点。
12.根据权利要求10所述的方法，其中，将所述至少一个屏蔽壁和所述电路板的所述至少一部分进行电耦合还包括：按压所述间隔开的齿穿过所述电路板的顶表面。
13.根据权利要求10所述的方法，其中，调整所述间隔开的齿的间隔的大小以使电接触最大化、使泄漏到所述屏蔽室内或者从所述屏蔽室泄漏出的信号最小化，并且允许所述成型材料流入所述齿之间的所述间隔。
14.根据权利要求1所述的方法，还包括：
使用切割和激光烧灼中的至少一种方式来去除所述印刷模具模板。
15.根据权利要求1所述的方法，还包括：
在15℃至40℃的温度范围内应用所述成型材料。
16.根据权利要求15所述的方法，还包括：
利用真空或大气压力中的一种来应用所述成型材料。
17.根据权利要求15所述的方法，还包括：
在100℃至180℃的温度范围内固化所述成型材料。
18.根据权利要求1所述的方法，其中，所述至少一个电路元件具有从所述电路板延伸电路元件高度的主体，并且其中，利用所述成型材料来填充所述印刷模具模板包括：填充到基本等于所述电路元件高度的填充高度。
19.一种用于提供适形电磁干扰屏蔽的装置，包括：
至少一个印刷模具模板，其限定用于接收成型材料，以对电路板上布置的一个或多个电路元件进行适形屏蔽的内部容积，所述模板包括布置在所述模板的所述内部容积中的一个或多个导电屏蔽壁，
所述至少一个模板被配置为可去除地布置在所述电路板的表面上，并包围所述一个或多个电路元件，以及
所述一个或多个导电屏蔽壁被配置为与所述电路板电耦合，并且可从所述至少一个印刷模具模板分离。
20.根据权利要求19所述的装置，其中，所述一个或多个导电屏蔽壁是与布置在所述电路板之上或者之内的接地平面电耦合的。
21.根据权利要求20所述的装置，其中，所述一个或多个屏蔽壁中的每一个屏蔽壁包括具有间隔开的导电齿的底表面，并且其中，所述齿被配置为将所述至少一个屏蔽壁电耦合到所述接地平面。
22.根据权利要求21所述的装置，其中，所述一个或多个屏蔽壁和所述接地平面的所述电耦合还包括：所述间隔开的导电齿被布置为穿过所述电路板的顶表面，并进入所述电路板的内部与所述电路板的所述接地平面相接触。
23.根据权利要求21所述的装置，其中，调整所述间隔开的导电齿的间隔的大小以实现以下各项中的至少一项或多项：使电接触最大化、使泄漏到由所述一个或屏蔽壁部分地限定的屏蔽室或者从所述屏蔽室泄漏出的信号最小化、以及允许所述成型材料流入所述齿之间的所述间隔。
24.根据权利要求19所述的装置，还包括：
成型材料，其被布置在由所述印刷模具模板和所述一个或多个屏蔽壁部分地限定的一个或多个屏蔽室内，其中，所述成型材料在去除所述印刷模具模板之后，限定封装所述一个或多个电路元件和所述一个或多个屏蔽壁的封装容积。
25.根据权利要求24所述的装置，还包括：
导电屏蔽材料层，其被布置在所述封装容积的表面的至少一部分上，并且与所述一个或多个屏蔽壁的至少一部分和所述电路板之上或者之中的接地平面电接触，所述导电屏蔽材料层限定所述电路板上的、包围所述至少一个电路元件的所述一个或多个屏蔽室。
26.根据权利要求25所述的装置，其中，所述电路板被配置有从所述电路板的表面延伸到所述接地平面的至少一个沟槽，并且其中，所述导电屏蔽材料层的一部分被布置在所述至少一个沟槽中，以实现所述接地平面和导电屏蔽材料层之间的电接触。
27.根据权利要求19所述的装置，其中，将所述一个或多个屏蔽壁放置在所述印刷模具模板内是在将所述印刷模具模板布置在所述电路板上之前发生的。
28.根据权利要求19所述的装置，其中，至少一个屏蔽壁的高度小于或等于所述印刷模具模板的壁高度。
29.根据权利要求24所述的装置，其中，在所述屏蔽材料层的沉积之前，去除所述成型材料的一部分以暴露所述一个或多个屏蔽壁的至少所述部分。
30.根据权利要求29所述的装置，其中，去除所述成型材料的所述部分包括：抛光和激光烧灼中的至少一种方式。
31.根据权利要求19所述的装置，其中，所述印刷模具模板被配置为：可通过切割和激光烧灼中的至少一种方式来去除。
32.根据权利要求24所述的装置，其中，所述成型材料被配置为：在屏蔽材料层沉积在其上之前进行成型。
33.根据权利要求32所述的装置，其中，
所述成型材料在15℃至40℃的温度范围可进行固化。
34.根据权利要求25所述的装置，其中，所述屏蔽材料层、所述一个或多个屏蔽壁中的至少一个屏蔽壁、以及所述电路板中的所述接地平面形成所述一个或多个屏蔽室中的至少一个屏蔽室，其中，所述层、壁和电路板的组合形成导电的封闭容积，其中所述封闭容积被配置为对位于所述至少一个屏蔽室内的至少一个电路元件进行电磁屏蔽。
35.根据权利要求24所述的装置，其中，所述至少一个电路元件具有从所述电路板延伸电路元件高度的主体，并且其中，利用所述成型材料来填充所述印刷模具模板包括：填充到基本等于所述电路元件高度的填充高度。
36.根据权利要求25所述的装置，其中，通过溅射沉积或等离子沉积中的至少一种方式，将所述屏蔽材料层布置在所述封装容积上。
37.一种用于提供适形屏蔽的装置，包括：
电路板；
安装在所述电路板上的电路元件，其具有从所述电路板延伸的主体；以及
连接到所述电路板的屏蔽室，其包围所述电路元件的所述主体，其中，所述屏蔽室包括成型材料、屏蔽层和至少一个屏蔽壁；
其中，所述屏蔽室是使用可去除放置的印刷模具模板来形成的，其中所述印刷模具模板配置有先前布置在其中的所述至少一个屏蔽壁，所述成型材料是根据所述印刷模具模板形成的，并且所述屏蔽层被布置在所述成型材料的表面并与所述至少一个屏蔽壁电接触，并且其中，所述成型材料包围所述电路元件的所述主体的至少一部分，并与所述至少一个屏蔽壁一体形成在所述电路板上。
38.根据权利要求37所述的装置，其中，在所述封装容积周围的所述屏蔽材料层被配置为与所述屏蔽壁的至少一部分电接触，以限定在所述电路板上的、包围所述至少一个电路元件的屏蔽室。
39.根据权利要求37所述的装置，其中，将所述印刷模具模板放置在所述电路板上包括：使得安装到所述电路板的电路元件中的所述至少一个电路元件位于所述屏蔽区域中。
40.根据权利要求37所述的装置，其中，所述至少一个屏蔽壁的高度小于或等于印刷模具模板壁高度。
41.根据权利要求37所述的装置，其中，所述至少一个屏蔽壁包括具有间隔开的齿的底表面，并且其中，所述齿被配置为将所述至少一个屏蔽壁电耦合到所述电路板的至少一部分。
42.根据权利要求41所述的装置，其中，所述电路板的所述至少一部分包括布置在所述电路板内的接地平面，并且所述接地平面具有暴露在所述电路板的表面上并可与所述齿接合的多个电连接点。
43.根据权利要求41所述的装置，其中，所述间隔开的齿被配置为延伸穿过所述电路板的顶表面。
44.根据权利要求42所述的装置，其中，所述间隔开的齿的间隔配置为：使电接触最大化，使泄漏到所述屏蔽室或者从所述屏蔽室泄漏出的信号最小化，并且允许所述成型材料流入所述齿之间的所述间隔。
45.根据权利要求37所述的装置，其中，所述屏蔽材料层和所述屏蔽壁的至少所述部分被配置为：对所述屏蔽室内的所述至少一个电路元件进行电磁屏蔽。
46.根据权利要求37所述的装置，其中，所述至少一个电路元件具有从所述电路板延伸电路元件高度的主体，并且其中，利用所述成型材料来填充所述印刷模具模板包括：填充到基本等于所述电路元件高度的填充高度。
47.一种用于提供适形屏蔽的装置，包括：
电路板；
安装在所述电路板上的多个电路元件；以及
连接到所述电路板的多个屏蔽室，所述多个屏蔽室中的每一个屏蔽室包围所述多个电路元件中的一个或多个电路元件，其中，所述多个屏蔽室中的每一个屏蔽室包括成型材料、位于所述成型材料的一部分内的至少一个屏蔽壁、以及布置在所述成型材料的至少一部分上并与所述至少一个屏蔽壁的一部分电耦合的屏蔽材料层，其中，所述多个屏蔽室中的每一个屏蔽室是使用至少一个可去除的印刷模具模板来形成的，其中所述印刷模具模板配置有先前布置在其中的所述至少一个屏蔽壁，并且其中，所述成型材料包围至少一个电路元件的主体的至少一部分，并与所述至少一个屏蔽壁一体形成在所述电路板上。
48.根据权利要求47所述的装置，其中，利用多个可去除的印刷模具模板，并且所述多个印刷模具模板中的每一个印刷模具模板用于形成限定至少一个不同的芯片装置的一个或多个屏蔽室。
49.根据权利要求48所述的装置，还包括：
被配置为通过切割所述电路板，来相互分离的多个不同的芯片装置。
50.根据权利要求49所述的装置，还包括：
布置在所述不同的芯片装置的所述一个或多个屏蔽室上的所述屏蔽材料层的至少一部分，所述屏蔽材料层的至少一部分被配置为：布置在所述不同的芯片装置中的至少两个芯片装置之间的沟槽中，并在对所述至少两个芯片装置进行分离期间被切割的导电材料。
51.根据权利要求47所述的装置，其中，所述至少一个可去除印刷模具模板还被配置为：具有先前布置在其中的多个屏蔽壁，并且所述屏蔽壁被配置为：包围所述多个电路元件中的相应部分的元件，以限定至少两个或更多个不同的芯片装置。
52.根据权利要求51所述的装置，其中，所述至少两个或更多个不同的芯片装置被配置为：通过切割所述电路板来相互分离。
CN201380064297.1A 2012-12-11 2013-11-29 用于适形屏蔽的方法和装置 Active CN104838737B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261735699P 2012-12-11 2012-12-11
US61/735,699 2012-12-11
US14/038,633 US10091918B2 (en) 2012-12-11 2013-09-26 Methods and apparatus for conformal shielding
US14/038,633 2013-09-26
PCT/US2013/072478 WO2014093035A1 (en) 2012-12-11 2013-11-29 Methods and apparatus for conformal shielding

Publications (2)

Publication Number Publication Date
CN104838737A true CN104838737A (zh) 2015-08-12
CN104838737B CN104838737B (zh) 2019-03-05

Family

ID=50880758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064297.1A Active CN104838737B (zh) 2012-12-11 2013-11-29 用于适形屏蔽的方法和装置

Country Status (6)

Country Link
US (1) US10091918B2 (zh)
EP (1) EP2932815B1 (zh)
JP (1) JP6373862B2 (zh)
KR (1) KR20150094669A (zh)
CN (1) CN104838737B (zh)
WO (1) WO2014093035A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305884A (zh) * 2016-04-25 2017-10-31 莱尔德电子材料(深圳)有限公司 具有虚拟接地能力的板级屏蔽件
WO2018130172A1 (zh) * 2017-01-11 2018-07-19 宁波舜宇光电信息有限公司 线路板和模塑感光组件及其制造方法以及摄像模组和电子设备
CN108369255A (zh) * 2015-12-17 2018-08-03 高通股份有限公司 可调谐波长电子光学分析器
CN108987378A (zh) * 2017-06-01 2018-12-11 联发科技股份有限公司 微电子装置
CN110676233A (zh) * 2019-09-10 2020-01-10 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811902B1 (ko) * 2010-07-02 2018-01-25 톰슨 라이센싱 전자 디바이스에서 접지를 위한 시스템
US9131037B2 (en) * 2012-10-18 2015-09-08 Apple Inc. Electronic device with conductive fabric shield wall
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール
US10624248B2 (en) * 2016-04-08 2020-04-14 Samsung Electronics Co., Ltd. EMI shielding structure and manufacturing method therefor
KR102615926B1 (ko) * 2016-04-08 2023-12-21 삼성전자주식회사 차폐 댐 조형용 노즐, 이를 이용하는 전자파 차폐구조 및 전자파 차폐구조의 제조방법
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) * 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
KR102324693B1 (ko) * 2017-03-06 2021-11-10 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102442623B1 (ko) * 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
WO2019135376A1 (ja) * 2018-01-05 2019-07-11 株式会社村田製作所 高周波モジュール
KR102531817B1 (ko) * 2018-03-28 2023-05-12 한미반도체 주식회사 반도체 자재의 부분 차폐방법
USD877732S1 (en) 2018-05-31 2020-03-10 Sensus Spectrum, Llc Potting cup
US10694617B2 (en) 2018-07-31 2020-06-23 Sensus Spectrum, Llc Plastic injection molded potting cups and related methods
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
WO2020263018A1 (ko) * 2019-06-28 2020-12-30 주식회사 아모센스 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치
FR3098646B1 (fr) * 2019-07-11 2022-03-25 Thales Sa Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
US10925196B1 (en) * 2019-08-09 2021-02-16 Microsoft Technology Licensing, Llc Dimensionally-constrained device faraday cage
US11515174B2 (en) * 2019-11-12 2022-11-29 Micron Technology, Inc. Semiconductor devices with package-level compartmental shielding and associated systems and methods
DE102020107131B4 (de) 2020-03-16 2024-01-11 Bayerische Motoren Werke Aktiengesellschaft Leistungselektronikeinheit und Kraftfahrzeug
CN114375111B (zh) * 2020-10-14 2023-06-02 华为技术有限公司 一种封装模块、封装方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
US20070246825A1 (en) * 2006-04-21 2007-10-25 Samsung Electro-Mechanics Co., Ltd. High frequency module using metal-wall and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153379A (en) 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
US5354951A (en) * 1993-03-15 1994-10-11 Leader Tech, Inc. Circuit board component shielding enclosure and assembly
US5566052A (en) * 1995-06-08 1996-10-15 Northern Telecom Limited Electronic devices with electromagnetic radiation interference shields and heat sinks
US6121546A (en) * 1998-04-20 2000-09-19 Lucent Technologies Inc. RF shield
JP2003069196A (ja) 2001-08-30 2003-03-07 Rohm Co Ltd 実装基板に実装した電子部品の合成樹脂コーティング
US7005323B2 (en) 2001-09-27 2006-02-28 Rfstream Corporation Method and apparatus for shielding integrated circuits
US7005573B2 (en) 2003-02-13 2006-02-28 Parker-Hannifin Corporation Composite EMI shield
DE102007035181B4 (de) 2007-07-27 2011-11-10 Epcos Ag Verfahren zur Herstellung eines Moduls und Modul
US7971350B2 (en) 2007-08-01 2011-07-05 Flextronics Ap, Llc Method of providing a RF shield of an electronic device
US7772505B2 (en) * 2008-02-22 2010-08-10 Laird Technologies, Inc. Electromagnetic interference (EMI) shielding apparatus and related methods
US20100157566A1 (en) 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods
JP5436557B2 (ja) 2009-07-17 2014-03-05 パナソニック株式会社 電子モジュールおよびその製造方法
US7876579B1 (en) * 2009-09-23 2011-01-25 Ezconn Corporation Anti-electromagnetic interference corner shield unit for a shielding device
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8105872B2 (en) 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
US8279624B2 (en) * 2010-06-03 2012-10-02 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with through hole latching mechanisms
JP2012019091A (ja) 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5861260B2 (ja) 2011-03-10 2016-02-16 日本電気株式会社 半導体装置の製造方法及び半導体装置
JP5686021B2 (ja) 2011-03-30 2015-03-18 株式会社村田製作所 電子部品の製造方法および電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
US20070246825A1 (en) * 2006-04-21 2007-10-25 Samsung Electro-Mechanics Co., Ltd. High frequency module using metal-wall and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369255A (zh) * 2015-12-17 2018-08-03 高通股份有限公司 可调谐波长电子光学分析器
CN107305884A (zh) * 2016-04-25 2017-10-31 莱尔德电子材料(深圳)有限公司 具有虚拟接地能力的板级屏蔽件
CN107305884B (zh) * 2016-04-25 2024-01-26 莱尔德电子材料(深圳)有限公司 具有虚拟接地能力的板级屏蔽件
WO2018130172A1 (zh) * 2017-01-11 2018-07-19 宁波舜宇光电信息有限公司 线路板和模塑感光组件及其制造方法以及摄像模组和电子设备
KR20190099282A (ko) * 2017-01-11 2019-08-26 닝보 써니 오포테크 코., 엘티디. 회로판, 조형 감광성 어셈블리 및 그의 제조 방법, 촬상 모듈 및 전자기기
JP2020504845A (ja) * 2017-01-11 2020-02-13 ▲寧▼波舜宇光▲電▼信息有限公司 回路基板と成形感光モジュールおよびそれらの製造方法、ならびにカメラモジュールおよび電子装置
US11032454B2 (en) 2017-01-11 2021-06-08 Ningbo Sunny Opotech Co., Ltd. Circuit board, molded photosensitive assembly and manufacturing method therefor, photographing module, and electronic device
KR102291747B1 (ko) 2017-01-11 2021-08-20 닝보 써니 오포테크 코., 엘티디. 회로판, 조형 감광성 어셈블리 및 그의 제조 방법, 촬상 모듈 및 전자기기
CN108987378A (zh) * 2017-06-01 2018-12-11 联发科技股份有限公司 微电子装置
CN108987378B (zh) * 2017-06-01 2020-11-06 联发科技股份有限公司 微电子装置
CN110676233A (zh) * 2019-09-10 2020-01-10 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN110676233B (zh) * 2019-09-10 2021-09-24 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法

Also Published As

Publication number Publication date
US20140160699A1 (en) 2014-06-12
KR20150094669A (ko) 2015-08-19
EP2932815B1 (en) 2019-06-12
JP6373862B2 (ja) 2018-08-15
JP2016500477A (ja) 2016-01-12
EP2932815A1 (en) 2015-10-21
CN104838737B (zh) 2019-03-05
WO2014093035A1 (en) 2014-06-19
US10091918B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
CN104838737A (zh) 用于适形屏蔽的方法和装置
CN206976326U (zh) 半导体装置
US7342303B1 (en) Semiconductor device having RF shielding and method therefor
US20100109132A1 (en) Chip package and manufacturing method thereof
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
CN105101634A (zh) 电子器件模块及电子器件模块的制造方法
EP3923317A1 (en) Electronic apparatus, semiconductor device, insulating sheet, and method for manufacturing semiconductor device
CN104465542A (zh) 具有模塑通孔的叠层封装结构
CN104377176A (zh) 电路模块
US20190074252A1 (en) Electrical Devices and Methods for Forming Electrical Devices
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
CN103632979A (zh) 芯片封装基板和结构及其制作方法
CN105336629B (zh) 电子封装模块的制造方法以及电子封装模块
TW201605001A (zh) 電子封裝模組之製造方法及其結構
JP2004260103A (ja) 回路モジュール
CN112018055B (zh) 电磁屏蔽散热封装结构及其制备方法
CN103247580A (zh) 电子器件模块以及制造方法
CN105304508B (zh) 电子封装模块的制造方法及其结构
US20200075547A1 (en) Double-sided integrated circuit module having an exposed semiconductor die
JP5884278B2 (ja) 回路モジュールの構造及びその製造方法
CN112701055A (zh) 一种埋置元件的封装方法及封装结构
CN108461456A (zh) 电子封装构件及其制作方法
CN213905353U (zh) 封装结构
CN103582282B (zh) 电路板、包括该电路板的电子模块和发光模块
US11469162B2 (en) Plurality of vertical heat conduction elements attached to metal film

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant