JP5884278B2 - 回路モジュールの構造及びその製造方法 - Google Patents

回路モジュールの構造及びその製造方法 Download PDF

Info

Publication number
JP5884278B2
JP5884278B2 JP2011053958A JP2011053958A JP5884278B2 JP 5884278 B2 JP5884278 B2 JP 5884278B2 JP 2011053958 A JP2011053958 A JP 2011053958A JP 2011053958 A JP2011053958 A JP 2011053958A JP 5884278 B2 JP5884278 B2 JP 5884278B2
Authority
JP
Japan
Prior art keywords
electronic component
conductor plate
wall surface
substrate
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011053958A
Other languages
English (en)
Other versions
JP2012191033A (ja
Inventor
雄己 藤村
雄己 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011053958A priority Critical patent/JP5884278B2/ja
Publication of JP2012191033A publication Critical patent/JP2012191033A/ja
Application granted granted Critical
Publication of JP5884278B2 publication Critical patent/JP5884278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、通信機器や情報機器等の電子機器に用いられる回路モジュールの構造及びその製造方法に関する。
図１５には、各種電子機器に用いられる回路モジュールの構造の一例が示されている。ここに示される回路モジュールｂは、電気絶縁性の基板２０上面に端子２１及び配線２２がそれぞれ形成されていて、端子２１上には、フィルタやコンデンサ等の電子部品２３ａ，２３ｂ…が載置・固定されて搭載されている。そして、これら電子部品２３ａ，２３ｂ…を含む基板２０上面側は電気絶縁性のモールド樹脂２４で間隙無く覆われ、そのモールド樹脂２４の表面は、導電性のシールド２５で覆われて基板２０のグランド（以下、「ＧＮＤ」という。）と接続されるように構成されている。
上述の構成に類似した回路モジュールは、特許文献１，２，３にも開示されている。また、特許文献４では、上記のモールド樹脂は用いられていないが、金属製のシールドケースで電子部品を搭載した基板の上面を覆うとともに、そのシールドケースと基板とをハンダにより固定するようにしている。
上述のように、回路モジュールがＧＮＤに接続された導電性シールドで覆われているので、モジュール内部の回路が外部のノイズの影響を受けにくくなるとともに、ノイズを外部へ放出しにくくなるという効果を得ることができる。また、電子部品の搭載されている基板の上面側が電気絶縁性のモールド樹脂で覆われるときは、回路モジュールの小型化を図ることができるという効果を得ることができる。
特開２００８−２８８６１０号公報 特開２００９−１６７１５号公報 特開２０１０−２７９９６号公報 実開平４−２０９７号公報 特開２０００−０５８６９２号公報
従来のモールド樹脂で覆われた回路モジュールは、回路が空間よりも比誘電率の高いモールド樹脂で覆われているため、製品の最終形状を踏まえながら開発や設計を進める必要があり、回路の調整に手間がかかる等の課題があった。なぜならば、モールド樹脂の比誘電率は約４で空気が１であるため、モールド樹脂で覆われていない回路の開発時と、モールド樹脂で覆われた製品の形になったときとでは、回路の外部環境が異なり、電気特性が異なることがあるからである。したがって、回路を開発する場合は、ほぼ製品と同じ形状にして試作して評価することが必要であり、モールドとシールドを実施してから特性評価を行わなければ特性が一致しないという課題があった。
また、従来のモールド樹脂で覆われた回路モジュールは、共振周波数が低下し、回路で使用されている帯域に影響する可能性が高くなるという課題があった。 なぜならば、誘電体中の電磁波は波長が１/√εrとなるので、モールド樹脂の比誘電率が仮に４であれば誘電体中の波長は１／２になる。そうするとモジュール内での共振周波数も１／２にまで低下し、回路上の信号においてこの周波数帯の通過が低下する可能性があり、信号品質が低下し易くなるからである。
さらに、従来のモールド樹脂で覆われた回路モジュールは、電子部品が基板の表面に実装された場合、はんだフラックスを洗浄せずにモールドして回路モジュールを完成させると、モジュール実装時の再加熱により、はんだフラッシュ発生による不良が発生する可能性があるため、表電子部品の実装後には、はんだフラックス残渣を除去する工程が必要であった。また、熱伝導率の低いモールド樹脂が介在しているため放熱が阻害されるので、発熱しやすい電子部品では、温度が上昇して動作不良となる課題があった。
図１６（ａ）（ｂ）は特許文献５に記載された回路モジュールを示すものである。
図１６（ａ）の例に示す回路モジュールは、パッケージベース１２１の配線パターン上に電子部品類１２２を実装するとともに、蓋１２３を基板１２１上に被せ、更に両者の接合面間をガラス１２４によって封止したものである。前記蓋１２３の内壁１２３ａ全体と、蓋１２３の外枠下面１２３ａ（接続端面）に接地用の導体膜１２６を被覆一体化し、さらに、シールド導体膜１２５ａ、１２５ｂと導体膜１２６の一部を導電性接着剤１２７により電気的に接続した構成となっている。なお、基板側の導体膜１２６は内部導体１３０を介して接地用の外部電極１３１と接続されている。また図１６（ｂ）に示す例では、プリント基板１２１の外周縁上部に凹所１２３ａを設けて該凹所１２３ａ内にも導体膜１２６を設け、該凹所１２１ａと対応する蓋側の外枠外周面に凹所１２３ａを設けてその中にもシールド導体１２５ｂを延在させ、更にガラス１２４が両凹所１２１ａ，１２３ａによる空所に入り込まないようにし、両凹所１２１ａ，１２３ａが形成する空所内には導電性接着剤１２７が充填されている。
また、基板へより多くの部品を搭載するためには、基板外周まで電子部品を搭載する必要がある一方で、基板の電子部品搭載面に配置されたＧＮＤパッドと壁面を接続する必要があるが、上記特許文献５の構造では、搭載効率を十分上げることができないということがある。
そこで、本発明は、上記課題を解決するためになされたものであって、その目的は、回路の調整・製造が容易で、信号品質の低下が少なく、しかも、放熱性に優れた回路モジュールの構造及びその製造方法を提供することにある。
本発明に係る回路モジュールの構造は、上記課題を解決するために、端面にグランドが露出している基板と、その基板の上面に搭載された複数の電子部品と、前記基板の上面周囲に設けられ、かつ、前記複数の電子部品のうち、最も背高の電子部品の上面位置よりも少し高くなるように設けられた電気絶縁性からなる壁面と、その壁面の上面を覆うように設けられた電気導電性からなる導体板と、その導体板と前記基板の端面との間に設けられた導電壁とを有することを特徴としている。
本発明に係る回路モジュールの製造方法は、上記課題を解決するために、複数の回路モジュール分の基板の面積を有する原基板上の各回路モジュールに対応した複数の位置に電子部品をそれぞれ搭載する工程と、前記原基板上の各回路モジュールの境界部分にその原基板上に搭載される複数の電子部品のうち、最も背高の電子部品の上面位置よりも少し高く、かつ、所定厚さの電気絶縁性の壁面を形成する工程と、前記原基板上を覆うように前記壁面の上面に導体板を載置して個定する工程と、前記導体板の上から前記原基板内に設けられているグランドまで達するように前記壁面に溝条を形成する工程と、前記溝条に電気導電性の導電壁剤を注入して固化させる工程と、前記導電壁の中央部を前記原基板の底部に達するまで縦方向に二分して個片化する工程とを有することを特徴としている。
また、本発明に係る回路モジュールの製造方法は、上記課題を解決するために、複数の回路モジュール分の基板の面積を有する原基板上の各回路モジュールの境界部分にその原基板上に搭載される複数の電子部品のうち、最も背高の電子部品の上面位置よりも少し高く、かつ、所定厚さの電気絶縁性の壁面をトランスファーモールドにより形成する工程と、前記原基板上の各回路モジュールに対応した複数の位置に電子部品をそれぞれ搭載する工程と、前記壁面の上面に接着剤を塗布する工程と、前記原基板上を覆うように前記壁面の上面に導体板を載置して個定する工程と、前記導体板の上から前記原基板内に設けられているグランドまで達するように前記壁面に溝条を形成する工程と、前記溝条に電気導電性の導電壁剤を注入して固化させる工程と、前記導電壁の中央部を前記原基板の底部に達するまで縦方向に二分して個片化する工程とを有することを特徴としている。
本発明によれば、回路の調整・製造が容易で、信号品質の低下が少なく、しかも、放熱性に優れた回路モジュールとすることができる。
本発明の一実施形態に係る回路モジュールの断面図である。 本発明に係る回路モジュールの製造工程図である。 本発明に係る回路モジュールの製造工程図である。 本発明に係る回路モジュールの製造工程図である。 本発明に係る回路モジュールの製造工程図である。 本発明に係る回路モジュールの製造工程図である。 本発明に係る回路モジュールの製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 本発明に係る回路モジュールの他の製造工程図である。 従来の回路モジュールの断面図である。 従来の他の回路モジュールの断面図である。
以下、図面を参照して、本発明に係る回路モジュールの構造の実施形態について説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
図１は、本発明の一実施形態に係る回路モジュールａの断面図であって、この回路モジュールａは、シート状の基板を複数個積層して形成されたインターポーザ基板からなる基板１を有している。そして、この基板１の端面にはＧＮＤが露出され、また、その上面には、互いに所定の間隔を保って複数の端子２及び配線３がそれぞれ形成されていて、端子２上には、フィルタやコンデンサ等の電子部品４ａ，４ｂ…が載置・固定されて実装されている。なお、本発明では、「実装」と「搭載」は同義語として使用している。
基板１の上面側の周囲には、所定高さの電気絶縁性の合成樹脂からなる壁面５が形成されている。この壁面５の高さは、基板１の上面に実装されている電子部品４ａ，４ｂ…のうち、最も背の高い電子部品の上面位置よりも少し高くなるように決められている。図示の例では、壁面５の高さは電子部品４ａの上面位置よりも少し高くなるように決められている。そして、その最も高い電子部品の上面には、壁面５の高さと等しくなるように電気絶縁性で、かつ、熱伝導性に優れた合成樹脂からなる充填材６が設けられている。
導体板７は、電気導電性の材質からなる扁平な板材からなり、壁面５の上面及び充填材６に載置・固定されるように構成されている。そして、壁面５の外側で、導体板７と基板１の側面との間には、熱伝導性に優れた合成樹脂からなる導電壁８が設けられてＧＮＤ接続されるように構成されている。
上記構成からなる回路モジュールａは、小型化した回路モジュールが得られるとともに、モジュール開発時と製品形状での回路特性をほぼ同一にすることができる。なぜならば、従来のモールド樹脂で覆われた回路モジュールは、開発・設計時にモールドやシールドをしながら回路特性を調整する必要があったが、上記構成の回路モジュールａはモールド樹脂で覆われていないので、回路周辺の誘電率が異なることがなく、開発や設計時も製品形状時とほぼ同様の回路特性が得られ、開発・設計プロセスを容易にすることができる。しかも、上記構成の回路モジュールａは、モールド樹脂で覆われていないので、電子部品４ａ，４ｂ…を搭載したり、また、その搭載された電子部品電子部品４ａ，４ｂ…を除去することが容易に行うことができ、開発や設計を効果的に行うことができる。
また、上記構成からなる回路モジュールａは、回路モジュール内部での共振周波数を下げることが可能となり、広範囲な帯域の回路に適用することができる。なぜならば、一般にモールド樹脂の比誘電率は３〜５と高い値を示し共振周波数が低くなる傾向にあるが、上記構成からなる回路モジュールａは、モールド樹脂が無いので広範囲な帯域の回路に適用することができる。
そして、上記構成からなる回路モジュールａは、モールド樹脂が無いのではんだフラッシュの問題を回避することができる。すなわち、基板１へ表面に電子部品４ａ，４ｂ…が搭載される場合、従来の回路モジュールでは、電子部品４ａ，４ｂ…が接続する端子２のフラックス残渣を洗浄する必要があり、もし、この洗浄を行わずに製造工程を進めて回路モジュールを完成させると、モールド樹脂に囲まれたフラックス残渣とはんだとが接して存在する部分では、メインボードへの搭載時のリフロー加熱により、はんだ、フラックス残渣共に液化して移動し、接続部のオープン／ショートが発生するはんだフラッシュの問題が生じる。しかし、上記構成からなる回路モジュールａは、モールド樹脂が無いので、はんだフラッシュの問題を回避することができるとともに、洗浄工程を無くすることができ、製造コストを低減することができる。また上記構成からなる回路モジュールａは、基板外周に搭載された電子部品のはんだ接続部に付着するフラックスが十分少ない場合、この電子部品の一部または全部が、図１の４ｅの様に壁面に埋まっても良い。これにより基板面を効率良く実装面として利用できる。その他に、電子部品が壁面に埋まっても良い場合として、接続部のフラックスが洗浄されている場合、接続部がはんだではない導電性ペーストで接続されている場合などの、電子部品が接合された後の再リフローにより、端子部が再溶融しない場合が挙げられる。
さらに、上記構成からなる回路モジュールａは、電子部品４ａの上面と導体板７との間が熱伝導性に優れた合成樹脂からなる充填材６で接続されているので、その電子部品４ａが発熱性を有していても、効果的に放熱することができ、温度上昇に伴う動作不良を未然に防止することができる。なお、上述の例では、電子部品４ａが最も背高で発熱性を有しているとしているが、もし、電子部品４ｃが発熱性を有する電子部品の場合は、その電子部品４ｃの上面と導体板７との間にも充填材６を設けるようにしてもよい。この場合は、発熱性を有する電子部品の放熱を効果的に行うことができる。
（第１の製造例）
以下、上記構成からなる回路モジュールａの第１の製造例を図２〜図７を用いて説明する。
先ず、複数の回路モジュールａ（図１参照）の大きさを有するインターポーザ基板からなる原基板１ａが用意される。以下、説明を簡単にするために、複数の回路モジュールを２個にし、これを回路モジュールａ１，ａ２として説明する。
この原基板１ａの上面の各回路モジュールａ１，ａ２に相当する箇所には、予め互いに所定の間隔を保って複数の端子２及び配線３がそれぞれ形成されていて、端子２上には、フィルタやコンデンサ等の電子部品４ａ，４ｂ…が載置・固定されて実装される（図２参照）。
原基板１ａの上面の各回路モジュールａ１，ａ２の境界部分に電気絶縁性の壁面５が形成される。この壁面５の形成は、加熱硬化性樹脂を図示しないデスペンサを用いて描画して行われる。形成される壁面５の高さは、最も背の高い電子部品（図示の例では電子部品４ａ）の上面位置よりも少し高くなるように決められ、その幅は、後述する図５で用いられるダイサーＤ１で中央部から縦割りで２分されたときに、両側に所定厚さの壁面５が残存するように決められている（図３参照）。
さらに、原基板１ａに実装されている電子部品４ａ，４ｂ…のうち、最も背高の電子部品（図示の例では電子部品４ａ）の上面に、壁面５の高さと等しくなるように電気絶縁性で、かつ、熱伝導性に優れた熱硬化性の合成樹脂、例えばシリカフィラーが高充填された熱硬化性の液状樹脂からなる充填材６が壁面５の高さと等しくなるように塗布される（図３参照）。なお、上述の例では、電子部品４ａが最も背高で発熱性を有しているとしているが、もし、電子部品４ｂが発熱性を有する電子部品の場合は、その電子部品４ｂの上面と導体板７との間にも充填材６が塗布される。この場合は、発熱性を有する電子部品の放熱を効果的に行うことができる。
壁面５の上部及び充填材６の上部に各回路モジュールａ１，ａ２の上面全部を覆う大きさの電気導電性の材質からなる扁平な板材からなる導体板７が載置され、次いで、壁面５の上部及び充填材６が硬化させられる。これにより、導体板７は壁面５の上部及び充填材６の上部に固定されるとともに、原基板１ａ、導体板７及び壁面５間に囲まれる空間内に電子部品４ａ，４ｂ…が実装される（図４参照）。
硬化処理された壁面５は、導体板７の上からダイサーＤ１で中央部から縦割りで、かつ、原基板１ａの所定深さまで２分され、そのダイサーＤ１の切断後に溝条９が形成される（図５参照）。ダイサーＤ１で切断される原基板１ａの深さは、その原基板１ａ内に設けられているＧＮＤ層に達するように決められている。
ダイサーＤ１で形成された溝条９内には、電気導電性に優れたペーストからなる導電壁８が注入され、固化される（図６参照）。
注入されたペースト（導電壁８）の固化が完成すると、上述したダイサーＤ１よりも切削幅の小さいダイサーＤ２を用いて導電壁８の中央部から縦割りで、かつ、原基板１ａを完全に切断するまで切断され、いわゆる個片化され、２個の回路モジュールａ１，ａ２が完成される（図７参照）。
上記製造例に係る回路モジュールａ１，ａ２は、従来の回路モジュールのように、モールド樹脂で覆う工程を必要としないので安価に製造することができる。
（第２の製造例）
次に、図８〜図１４を用いて回路モジュールａの第２の製造例について説明する。
先ず、複数の回路モジュールａ１，ａ２ａの大きさを有するインターポーザ基板からなる原基板１ａが用意される。この原基板１ａの上面の各回路モジュールａ１，ａ２に相当する箇所には、予め互いに所定の間隔を保って複数の端子２及び配線３がそれぞれ形成されている。そして、この原基板１ａの上面の各回路モジュールａ１，ａ２の境界部分に電気絶縁性の壁面５が形成される。この壁面５の形成は、トランスファーモールドにより形成される（図８参照）。形成される壁面５の高さは、原基板１ａ上に実装される最も背の高い電子部品（図示の例では電子部品４ａ）の上面位置よりも少し高くなるように決められ、その幅は、後述する図１２で用いられるダイサーＤ１で中央部から縦割りで２分されたときに、両側に所定厚さの壁面５が残存するように決められている（図１２参照）。
壁面５の形成された原基板１ａ上の端子２上には、フィルタやコンデンサ等の電子部品４ａ，４ｂ…が載置・固定されて実装される（図９参照）。
さらに、原基板１ａに実装されている電子部品４ａ，４ｂ…のうち、最も背高の電子部品（図示の例では電子部品４ａ）の上面に、壁面５の高さと等しくなるように電気絶縁性で、かつ、熱伝導性に優れた熱硬化性の合成樹脂、例えばシリカフィラーが高充填された熱硬化性の液状樹脂からなる充填材６が壁面５の高さより少し高くなるように塗布され、また、壁面５の上端部に熱硬化性の接着剤１０が塗布される。これら塗布は、デスペンサを用いて描画して行われる（図３１０参照）。なお、上述の例では、電子部品４ａが最も背高で発熱性を有しているとしているが、もし、電子部品４ｂが発熱性を有する電子部品の場合は、その電子部品４ｂの上面と導体板７との間にも充填材６が塗布される。この場合は、発熱性を有する電子部品の放熱を効果的に行うことができる。
壁面５の上部及び充填材６の上部に各回路モジュールａ１，ａ２の上面全部を覆う大きさの電気導電性の扁平な板材からなる導体板７が載置され、次いで、壁面５の上部の接着剤１０及び充填材６が硬化させられる。これにより、導体板７は壁面５の上部及び充填材６の上部に固定されるとともに、原基板１ａ、導体板７及び壁面５間に囲まれる空間内に電子部品４ａ，４ｂ…が実装される（図１１参照）。
硬化処理された壁面５は、導体板７の上からダイサーＤ１で中央部から縦割りで、かつ、原基板１ａの所定深さまで２分され、そのダイサーＤ１の切断後に溝条９が形成される（図１２参照）。ダイサーＤ１で切断される原基板１ａの深さは、その原基板１ａ内に設けられているＧＮＤ層に達するように決められている。
ダイサーＤ１で形成された溝条９内には、電気的導電性に優れたペーストからなる導電壁８が注入され、固化される（図１３参照）。
注入されたペースト（導電壁８）の固化が完成すると、上述したダイサーＤ１よりも切削幅の小さいダイサーＤ２を用いて導電壁８の中央部から縦割りで、かつ、原基板１ａを完全に切断するまで切断され、いわゆる個片化され、２個の回路モジュールａ１，ａ２が完成される（図１４参照）。
上記製造例に係る回路モジュールａ１，ａ２は、従来の回路モジュールのように、モールド樹脂で覆う工程を必要としないので安価に製造することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
ａ，ａ１，ａ２ 回路モジュール
１ 基板
１ａ 原基板
２ 端子
３ 配線
４ａ，４ｂ… 電子部品
５ 壁面
６ 充填材
７ 導体板
８ 導電壁
９ 溝条
１０ 接着剤
Ｄ１，Ｄ２ ダイサー

Claims (6)

  1. 端面にグランドが露出している基板と、
    前記基板の上面に搭載された複数の電子部品と、
    前記基板の上面周囲に設けられ、かつ、前記複数の電子部品のうち、最も背高の電子部品の上面位置よりも少し高くなるように設けられた電気絶縁性からなる壁面と、
    前記壁面の上面を覆うように設けられて前記壁面とともに前記電子部品の周囲に空間を形成する電気導電性からなる導体板と、
    前記導体板と前記基板の端面との間に設けられた導電壁と、
    を有し、
    前記複数の電子部品の一部の上面位置と前記導体板との間に電気絶縁性を有する充填材が設けられ、
    前記複数の電子部品のうち、最も背高の電子部品の上面位置と前記導体板との間に前記充填材が設けられ、
    前記基板、導体板及び壁面に囲まれた空間内に前記電子部品が実装されていることを特徴とする回路モジュールの構造。
  2. 前記複数の電子部品のうち、発熱性の電子部品の上面位置と前記導体板との間に熱伝導性に優れた材質からなる前記充填材が設けられていることを特徴とする請求項１に記載の回路モジュールの構造。
  3. 複数の回路モジュール分の基板の面積を有する原基板上の各回路モジュールに対応した複数の位置に電子部品をそれぞれ搭載する工程と、
    前記原基板上の各回路モジュールの境界部分にその原基板上に搭載される複数の電子部品のうち、最も背高の電子部品の上面位置よりも少し高く、かつ、所定厚さの電気絶縁性の壁面を形成する工程と、
    前記原基板上を覆うように前記壁面の上面に導体板を載置して固定することにより、前記壁面とともに前記電子部品を囲む空間を形成する工程と、
    前記導体板の上から前記原基板内に設けられているグランドまで達するように前記壁面に溝条を形成する工程と、
    前記溝条に電気導電性の導電壁剤を注入して固化させる工程と、
    前記導電壁の中央部を前記原基板の底部に達するまで縦方向に二分して個片化する工程と、
    を有し、
    前記壁面の上面に導体板を載置して固定する前に、搭載された複数の電子部品の中の少なくとも１個の電子部品の上面に電気絶縁性の充填材を介在させ、その電子部品の上面と導体板との間に充填材を充填させる工程を有し、
    前記電子部品の上面と導体板との間に充填された充填材が硬化させられることにより、前記基板、導体板及び壁面に囲まれた空間内に前記電子部品が実装される空間が形成される
    ことを特徴とする回路モジュールの製造方法。
  4. 前記壁面の上部及び充填材は、熱硬化性合成樹脂からなり、その壁面の上面に前記導体板を載置してから硬化させられることを特徴とする請求項３に記載の回路モジュールの製造方法。
  5. 複数の回路モジュール分の基板の面積を有する原基板上の各回路モジュールの境界部分にその原基板上に搭載される複数の電子部品のうち、最も背高の電子部品の上面位置よりも少し高く、かつ、所定厚さの電気絶縁性の壁面をトランスファーモールドにより形成する工程と、
    前記原基板上の各回路モジュールに対応した複数の位置に電子部品をそれぞれ搭載する工程と、
    前記壁面の上面に接着剤を塗布する工程と、
    前記原基板上を覆うように前記壁面の上面に導体板を載置して固定することにより前記壁面とともに前記電子部品を囲む空間を形成する工程と、
    前記導体板の上から前記原基板内に設けられているグランドまで達するように前記壁面に溝条を形成する工程と、
    前記溝条に電気導電性の導電壁剤を注入して固化させる工程と、
    前記導電壁の中央部を前記原基板の底部に達するまで縦方向に二分して個片化する工程と、
    を有し、
    前記壁面の上面に導体板を載置して固定する前に、搭載された複数の電子部品の中の少なくとも１個の電子部品の上面に電気絶縁性の充填材を介在させ、その電子部品の上面と導体板との間に充填材を充填させる工程を有し、
    前記電子部品の上面と導体板との間に充填された充填材が硬化させられることにより、前記基板、導体板及び壁面に囲まれた空間内に前記電子部品が実装される空間が形成される
    ことを特徴とする回路モジュールの製造方法。
  6. 前記充填材は、熱伝導性に優れた合成樹脂からなることを特徴とする請求項３ないし５のいずれかに記載の回路モジュールの製造方法。
JP2011053958A 2011-03-11 2011-03-11 回路モジュールの構造及びその製造方法 Active JP5884278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011053958A JP5884278B2 (ja) 2011-03-11 2011-03-11 回路モジュールの構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011053958A JP5884278B2 (ja) 2011-03-11 2011-03-11 回路モジュールの構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012191033A JP2012191033A (ja) 2012-10-04
JP5884278B2 true JP5884278B2 (ja) 2016-03-15

Family

ID=47083870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011053958A Active JP5884278B2 (ja) 2011-03-11 2011-03-11 回路モジュールの構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP5884278B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015001148B4 (de) 2015-01-30 2019-04-11 e.solutions GmbH Anordnung und Verfahren zur elektromagnetischen Abschirmung
DE102015017305B4 (de) 2015-01-30 2023-11-09 e.solutions GmbH Anordnung und Verfahren zur elektromagnetischen Abschirmung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308217A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 半導体装置
JP2004135193A (ja) * 2002-10-11 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス、及びその製造方法
JP2008130751A (ja) * 2006-11-20 2008-06-05 Toshiba Corp 半導体装置
JP4935320B2 (ja) * 2006-11-24 2012-05-23 株式会社村田製作所 部品内蔵多層配線基板装置及びその製造方法
JP2009277910A (ja) * 2008-05-15 2009-11-26 Sharp Corp 半導体モジュールおよび半導体モジュールの製造方法
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法

Also Published As

Publication number Publication date
JP2012191033A (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
JP4662324B2 (ja) 回路モジュール
TWI440101B (zh) 用於屏蔽電磁干擾的積體電路封裝件系統
CN104838737B (zh) 用于适形屏蔽的方法和装置
CN105101634B (zh) 电子器件模块及电子器件模块的制造方法
US8897019B1 (en) Circuit module
TWI575617B (zh) An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus
US20150043171A1 (en) Circuit module
CN210897246U (zh) 电路模块
JP2008288610A (ja) 回路モジュールの製造方法
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP5904674B2 (ja) 電子部品実装モジュール及びその製造方法
CN203481214U (zh) 电子器件模块
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
US20180160525A1 (en) Circuit board device
JPWO2013035655A1 (ja) モジュール基板
TWI566355B (zh) 電子元件封裝結構及製作方法
JP3842229B2 (ja) 回路モジュール
US20130250528A1 (en) Circuit module
JP5884278B2 (ja) 回路モジュールの構造及びその製造方法
KR101141443B1 (ko) 반도체 패키지의 제조 방법
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
TWI663663B (zh) 電子封裝構件及其製作方法
JP2010258137A (ja) 高周波モジュールおよびその製造方法
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150