JP6373862B2 - コンフォーマルシールドのための方法および装置 - Google Patents
コンフォーマルシールドのための方法および装置 Download PDFInfo
- Publication number
- JP6373862B2 JP6373862B2 JP2015546522A JP2015546522A JP6373862B2 JP 6373862 B2 JP6373862 B2 JP 6373862B2 JP 2015546522 A JP2015546522 A JP 2015546522A JP 2015546522 A JP2015546522 A JP 2015546522A JP 6373862 B2 JP6373862 B2 JP 6373862B2
- Authority
- JP
- Japan
- Prior art keywords
- shield
- mold
- stencil
- circuit board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0169—Using a temporary frame during processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1316—Moulded encapsulation of mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
少なくとも1つのシールドされた領域を画定するために、少なくとも1つの導電性シールド壁をプリントモールドステンシル内に位置決めすることと、
その上に取り付けられた回路構成要素を有するように構成された回路ボード上に少なくとも1つの前記プリントモールドステンシルを位置決めすることと
を備え、
ここにおいて、前記プリントモールドステンシルが、前記少なくとも1つのシールドされた領域内の前記回路構成要素の少なくとも1つが、モールド材料のボリュームによってカプセル化され得るように、前記少なくとも1つのシールド壁で画定された少なくとも一部に前記モールド材料を充填可能なように構成された、コンフォーマル干渉シールド構造を作製する方法。
[C2]
前記少なくとも1つの回路構成要素を取り囲む前記回路ボード上のシールドされた区画を画定するために、前記カプセル化ボリュームの周囲に、前記シールド壁の少なくとも一部と電気的に接触してシールド材料層を形成することをさらに備える、C1に記載の方法。
[C3]
前記シールド材料層、および前記シールド壁の少なくとも前記一部が、前記シールドされた区画内の前記少なくとも1つの回路構成要素を電磁的にシールドするように構成される、C2に記載の方法。
[C4]
前記シールド材料層が、スパッタリングまたはプラズマ堆積によって形成される、C2に記載の方法。
[C5]
前記シールド材料層を形成する前に、前記シールド壁の少なくとも前記一部を露出させるために、前記モールド材料の一部を除去することをさらに備える、C2に記載の方法。
[C6]
前記モールド材料の前記一部を除去することが、研磨およびレーザ燃焼のうちの少なくとも1つを備える、C5に記載の方法。
[C7]
前記プリントモールドステンシル内の前記シールド壁の前記位置決めが、前記回路ボード上の前記プリントモールドステンシルの位置決めの前に生じる、C1に記載の方法。
[C8]
前記回路ボードに取り付けられた前記回路構成要素の少なくとも1つが前記シールドされた領域内になるように、前記プリントモールドステンシルが前記回路ボード上で位置決めされる、C1に記載の方法。
[C9]
前記少なくとも1つのシールド壁の高さが、プリントモールドステンシル壁の高さ以下である、C1に記載の方法。
[C10]
前記少なくとも1つのシールド壁が、離間された歯を有する底面を含み、前記歯が、前記少なくとも1つのシールド壁を前記回路ボードの少なくとも一部に電気的に結合するように構成される、C1に記載の方法。
[C11]
前記回路ボードの少なくとも一部が、前記回路ボード内に配置された、前記回路ボードの表面上に露出されて前記歯と係合可能な複数の電気的接点を有する接地面を備える、C10に記載の方法。
[C12]
前記少なくとも1つのシールド壁と、前記回路ボードの少なくとも一部とを電気的に結合することが、前記回路ボードの上面を通して前記離間された歯を押すことをさらに備える、C10に記載の方法。
[C13]
前記離間された歯の間隔が、電気的接触を最大化し、シールドされた区画中へのまたはシールドされた区間外への信号漏れを最小化し、前記モールド材料が前記歯の間の前記間隔内に流れることを可能にするように寸法を決められる、C10に記載の方法。
[C14]
ダイシングおよびレーザ燃焼のうちの少なくとも1つを使用して前記プリントモールドステンシルを除去することをさらに備える、C1に記載の方法。
[C15]
前記モールド材料を15°〜40℃の範囲内の温度で付与することをさらに備える、C1に記載の方法。
[C16]
前記モールド材料を真空または大気圧のうちの1つで付与することをさらに備える、C15に記載の方法。
[C17]
前記モールド材料を100℃〜180℃の範囲内の温度で硬化させることをさらに備える、C15に記載の方法。
[C18]
前記少なくとも1つの回路構成要素が、回路構成要素の高さだけ前記回路ボードから延在する本体を有し、前記プリントモールドステンシルを前記モールド材料で充填することが、前記回路構成要素の高さと実質的に等しい充填高さまで充填することを備える、C1に記載の方法。
[C19]
回路ボード上に配置された1つまたは複数の回路構成要素のコンフォーマルシールドのためのモールド材料を受け入れるための内部ボリュームを画定する少なくとも1つのプリントモールドステンシルを備え、前記ステンシルが、前記ステンシルの前記内部ボリューム内に配置された1つまたは複数の導電性シールド壁を含み、前記少なくとも1つのステンシルが、前記回路ボードの表面上に取り外し可能に配置され、前記1つまたは複数の回路構成要素を包含するように構成され、前記1つまたは複数の導電性シールド壁が、前記回路ボードと電気的に結合し、前記少なくとも1つのプリントモールドステンシルから取り外し可能であるように構成された、コンフォーマル電磁干渉シールドを設けるための装置。
[C20]
前記1つまたは複数の導電性シールド壁が、前記回路ボード上に配置された、または前記回路ボード内の接地面に電気的に結合された、C19に記載の装置。
[C21]
1つまたは複数のシールド壁の各々が、離間された導電性の歯を有する底面を含み、前記歯が、前記少なくとも1つのシールド壁を前記接地面に電気的に結合するように構成された、C20に記載の装置。
[C22]
前記1つまたは複数のシールド壁と前記接地面との電気的な結合が、前記回路ボードの上面を通って前記回路ボードの内部へ、前記回路ボードの前記接地面と接触して配置された、前記離間された導電性の歯をさらに備える、C21に記載の装置。
[C23]
前記離間された導電性の歯の間隔が、電気的接触を最大化すること、前記1つまたはシールド壁によって部分的に画定されたシールドされた区画の内外への信号漏れを最小化すること、および、前記モールド材料が前記歯の間の前記間隔内に流れることを可能にすることのうちの少なくとも1つまたは複数を行うように寸法を決められる、C21に記載の装置。
[C24]
前記プリントモールドステンシルおよび前記1つまたは複数のシールド壁によって部分的に画定された1つまたは複数のシールド区画内に配置されたモールド材料をさらに備え、ここにおいて、前記モールド材料が、前記プリントモールドステンシルの除去の後、前記1つまたは複数の回路構成要素および前記1つまたは複数のシールド壁をカプセル化するカプセル化ボリュームを画定する、C19に記載の装置。
[C25]
前記カプセル化ボリュームの表面の少なくとも一部の上に、前記1つまたは複数のシールド壁の少なくとも一部および前記回路ボード上または前記回路ボード内の接地面と電気的に接触して配置された導電性シールド材料層をさらに備え、前記導電性シールド材料層が、前記少なくとも1つの回路構成要素を取り囲む前記回路ボード上の前記1つまたは複数のシールドされた区画を画定する、C24に記載の装置。
[C26]
前記回路ボードが、前記回路ボードの表面から前記接地面まで延在する少なくとも1つのトレンチを伴って構成され、前記導電性シールド材料層の一部が、前記接地面と導電性シールド材料層との間の電気的接触を達成するために、前記少なくとも1つのトレンチ内に配置された、C25に記載の装置。
[C27]
前記プリントモールドステンシル内の前記1つまたは複数のシールド壁の位置決めが、前記回路ボード上の前記プリントモールドステンシルの配置の前に生じる、C19に記載の装置。
[C28]
前記少なくとも1つのシールド壁の高さが、前記プリントモールドステンシルの壁の高さ以下である、C19に記載の装置。
[C29]
前記シールド材料層の堆積の前に、前記モールド材料の一部が、前記1つまたは複数のシールド壁の少なくとも前記一部を露出させるために除去される、C24に記載の装置。
[C30]
前記モールド材料の前記一部の除去が、研磨およびレーザ燃焼のうちの少なくとも1つを備える、C29に記載の装置。
[C31]
前記プリントモールドステンシルが、ダイシングおよびレーザ燃焼のうちの少なくとも1つを介して取り外し可能に構成された、C19に記載の装置。
[C32]
前記モールド材料が、その上のシールド材料層の堆積の前にモールドされるように構成された、C24に記載の装置。
[C33]
前記モールド材料が、15°〜40℃の範囲内の温度で硬化可能である、C32に記載の装置。
[C34]
前記シールド材料層、前記1つまたは複数のシールド壁の少なくとも1つ、および前記回路ボード内の前記接地面が、前記1つまたは複数のシールドされた区画の少なくとも1つを形成し、前記層、壁、および回路ボードの組み合わせが、前記少なくとも1つのシールドされた区画内に配置された少なくとも1つの回路構成要素を電磁的にシールドするように構成された導電性の囲まれたボリュームを形成する、C25に記載の装置。
[C35]
前記少なくとも1つの回路構成要素が、回路構成要素の高さだけ前記回路ボードから延在する本体を有し、前記モールド材料による前記プリントモールドステンシルの充填が、前記回路構成要素の高さと実質的に等しい充填高さまで充填することを備える、C24に記載の装置。
[C36]
前記シールド材料層が、スパッタリングまたはプラズマ堆積のうちの少なくとも1つによって、前記カプセル化ボリューム上に配置される、C25に記載の装置。
[C37]
回路ボードと、
前記回路ボード上に取り付けられ、前記回路ボードから延在する本体を有する回路構成要素と、
前記回路ボードに接続され、前記回路構成要素の前記本体を包含するシールドされた区画とを備え、ここにおいて、前記シールドされた区画が、モールド材料と、シールド層と、少なくとも1つのシールド壁とを備え、
ここにおいて、前記シールド区画が、先行して内部に配置された前記少なくとも1つのシールド壁で構成された取り外し可能に位置決めされたプリントモールドステンシルを使用して形成され、前記モールド材料が、前記プリントモールドステンシルから形成され、前記シールド層が、前記モールド材料の表面上に、前記少なくとも1つのシールド壁と電気的に接触して配置され、ここにおいて、前記モールド材料が、前記回路構成要素の前記本体の少なくとも一部を包含し、前記回路ボード上に前記少なくとも1つのシールド壁と一体に形成される、コンフォーマルシールドを設けるための装置。
[C38]
前記カプセル化ボリュームの周囲の前記シールド材料層が、前記シールド壁の少なくとも一部と電気的に接触し、前記少なくとも1つの回路構成要素を取り囲む前記回路ボード上のシールドされた区画を画定するように構成される、C37に記載の装置。
[C39]
前記回路ボードに取り付けられた前記回路構成要素の少なくとも1つが前記シールドされた領域内にあるように、前記プリントモールドステンシルが、前記回路ボード上に位置決めされ、備える、C37に記載の装置。
[C40]
前記少なくとも1つのシールド壁の高さが、プリントモールドステンシル壁の高さ以下である、C37に記載の装置。
[C41]
前記少なくとも1つのシールド壁が、離間された歯を有する底面を含み、前記歯が、前記少なくとも1つのシールド壁を前記回路ボードの少なくとも一部に電気的に結合するように構成される、C37に記載の装置。
[C42]
前記回路ボードの少なくとも一部が、前記回路ボード内に配置された、前記回路ボードの表面上に露出されて前記歯と係合可能な複数の電気的接点を有する接地面を備える、C41に記載の装置。
[C43]
前記離間された歯が、前記回路ボードの上面を通って延在するように構成される、C41に記載の装置。
[C44]
前記離間された歯の間隔が、電気的接触を最大化し、前記シールドされた区画の内外への信号漏れを最小化し、前記モールド材料が前記歯の間の前記間隔内に流れることを可能にするように構成された、C42に記載の装置。
[C45]
前記シールド材料層、および前記シールド壁の少なくとも一部が、前記シールドされた区画内の前記少なくとも1つの回路構成要素を電磁的にシールドするように構成される、C37に記載の装置。
[C46]
前記少なくとも1つの回路構成要素が、回路構成要素の高さだけ前記回路ボードから延在する本体を有し、前記モールド材料による前記プリントモールドステンシルの充填が、前記回路構成要素の高さと実質的に等しい充填高さまで充填することを備える、C37に記載の装置。
[C47]
回路ボードと、
前記回路ボード上に取り付けられた複数の回路構成要素と、
前記回路ボードに接続された複数のシールドされた区画と
を備え、
前記複数のシールドされた区画の各々が、前記複数の回路構成要素のうちの1つまたは複数の回路構成要素を包含し、ここにおいて、前記複数のシールドされた区画の各々が、モールド材料と、前記モールド材料の一部の中の少なくとも1つのシールド壁と、前記モールド材料の少なくとも一部の上に配置され、前記少なくとも1つのシールド壁の一部に電気的に結合されたシールド材料層とを備え、ここにおいて、前記複数のシールドされた区画の各々が、内部に予め配置された前記少なくとも1つのシールド壁で構成された少なくとも1つの取り外し可能なプリントモールドステンシルを使用して形成され、ここにおいて、前記モールド材料が、前記少なくとも1つの回路構成要素の本体の少なくとも一部を包含し、前記回路ボード上に前記少なくとも1つのシールド壁と一体に形成される、コンフォーマルシールドを設けるための装置。
[C48]
複数の取り外し可能なプリントモールドステンシルが利用され、前記複数のプリントモールドステンシルの各々が、少なくとも1つの別個のチップ装置を画定する1つまたは複数のシールドされた区画を形成するために使用される、C47に記載の装置。
[C49]
前記回路ボードを切断することによって互いから分離されるように構成された複数の別個のチップ装置をさらに備える、C48に記載の装置。
[C50]
前記別個のチップ装置のうちの少なくとも2つのチップ装置の間のトレンチ内に配置され、前記少なくとも2つのチップ装置の分離中に切断される導電性材料として構成された、前記別個のチップ装置の前記1つまたは複数のシールドされた区画上に配置された前記シールド材料層の少なくとも一部をさらに備える、C49に記載の装置。
[C51]
前記少なくとも1つの取り外し可能なプリントモールドステンシルが、さらに、内部に予め配置された複数のシールド壁を有して構成され、少なくとも2つ以上の別個のチップ装置を画定するために、前記複数の回路構成要素の構成要素のそれぞれの一部を包含するように構成された、C47に記載の装置。
[C52]
前記少なくとも2つ以上の別個のチップ装置が、前記回路ボードを切断することによって互いから分離されるように構成された、C51に記載の装置。
Claims (13)
- 少なくとも1つのシールドされた領域を画定するために、少なくとも1つの導電性シールド壁をプリントモールドステンシル内に所望の相対的な向きを保持するように位置決めすることと、
その上に回路構成要素を取り付けられるように構成された回路ボードの接地トレースの上に少なくとも1つの前記プリントモールドステンシルを、位置合わせすることと、
前記プリントモールドステンシル内の前記シールド壁の前記位置決めが、前記回路ボード上の前記プリントモールドステンシルの位置合わせの前に行われる、
前記少なくとも1つのシールドされた領域内の前記回路構成要素の少なくとも1つが、モールド材料のボリュームによってカプセル化されるように、前記少なくとも1つのシールド壁で画定された少なくとも1つの前記プリントモールドステンシルの少なくとも一部に前記モールド材料を充填することと、
前記少なくとも1つのシールド壁を除いて少なくとも1つの前記プリントモールドステンシルを除去することと、
前記カプセル化ボリュームの周囲にシールド材料層を形成することと
を備える、コンフォーマル干渉シールド構造を作製する方法。 - 前記少なくとも1つの回路構成要素を取り囲む前記回路ボード上のシールドされた区画を画定するために、前記シールド材料層が、前記シールド壁の少なくとも一部と電気的に接触する、請求項1に記載の方法。
- 前記シールド材料層、および前記シールド壁の少なくとも前記一部が、前記シールドされた区画内の前記少なくとも1つの回路構成要素を電磁的にシールドするように構成される、請求項1に記載の方法。
- 前記シールド材料層が、スパッタリングまたはプラズマ堆積によって形成される、請求項1に記載の方法。
- 前記シールド材料層を形成する前に、前記シールド壁の少なくとも前記一部を露出させるために、前記モールド材料の一部を除去することをさらに備える、請求項1に記載の方法。
- 前記モールド材料の前記一部を除去することが、研磨およびレーザ燃焼のうちの少なくとも1つを備える、請求項5に記載の方法。
- 前記回路ボードに取り付けられた前記回路構成要素の少なくとも1つが前記シールドされた領域内にあるように、前記プリントモールドステンシルが前記回路ボード上で位置決めされる、請求項1に記載の方法。
- 前記少なくとも1つのシールド壁の高さが、プリントモールドステンシル壁の高さ以下である、請求項1に記載の方法。
- 前記モールド材料を15°〜40℃の範囲内の温度で付与することをさらに備える、請求項1に記載の方法。
- 前記モールド材料を真空または大気圧のうちの1つで付与することをさらに備える、請求項9に記載の方法。
- 前記モールド材料を100℃〜180℃の範囲内の温度で硬化させることをさらに備える、請求項9に記載の方法。
- 前記少なくとも1つの回路構成要素が、回路構成要素の高さだけ前記回路ボードから延在する本体を有し、前記プリントモールドステンシルを前記モールド材料で充填することが、前記回路構成要素の高さと実質的に等しい充填高さまで充填することを備える、請求項1に記載の方法。
- 回路ボード上に配置された1つまたは複数の回路構成要素のコンフォーマルシールドのためのモールド材料を受け入れるための内部ボリュームを画定する少なくとも1つのプリントモールドステンシルを備え、前記ステンシルが、前記回路ボード上に配置される前に、前記ステンシルの前記内部ボリューム内に所望の相対的な向きを保持するように位置決めされた1つまたは複数の導電性シールド壁を含み、前記少なくとも1つのステンシルが、前記回路ボードの表面の接地トレースの上に、前記1つまたは複数の導電性シールド壁と共に、取り外し可能に、位置合わせおよび配置され、前記1つまたは複数の回路構成要素を包含するように構成され、前記1つまたは複数の導電性シールド壁が、前記回路ボードと電気的に結合し、前記少なくとも1つのプリントモールドステンシルから取り外し可能であるように構成された、コンフォーマル電磁干渉シールドを設けるためのプリントモールドステンシル装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261735699P | 2012-12-11 | 2012-12-11 | |
US61/735,699 | 2012-12-11 | ||
US14/038,633 | 2013-09-26 | ||
US14/038,633 US10091918B2 (en) | 2012-12-11 | 2013-09-26 | Methods and apparatus for conformal shielding |
PCT/US2013/072478 WO2014093035A1 (en) | 2012-12-11 | 2013-11-29 | Methods and apparatus for conformal shielding |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016500477A JP2016500477A (ja) | 2016-01-12 |
JP2016500477A5 JP2016500477A5 (ja) | 2016-12-22 |
JP6373862B2 true JP6373862B2 (ja) | 2018-08-15 |
Family
ID=50880758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015546522A Active JP6373862B2 (ja) | 2012-12-11 | 2013-11-29 | コンフォーマルシールドのための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10091918B2 (ja) |
EP (1) | EP2932815B1 (ja) |
JP (1) | JP6373862B2 (ja) |
KR (1) | KR20150094669A (ja) |
CN (1) | CN104838737B (ja) |
WO (1) | WO2014093035A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2589269B1 (en) * | 2010-07-02 | 2020-09-02 | InterDigital Madison Patent Holdings | An electronic device comprising the system for grounding |
US9131037B2 (en) * | 2012-10-18 | 2015-09-08 | Apple Inc. | Electronic device with conductive fabric shield wall |
KR20160093403A (ko) * | 2015-01-29 | 2016-08-08 | 엘지이노텍 주식회사 | 전자파차폐구조물 |
WO2016144039A1 (en) | 2015-03-06 | 2016-09-15 | Samsung Electronics Co., Ltd. | Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof |
KR102377472B1 (ko) * | 2015-03-10 | 2022-03-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
WO2016181954A1 (ja) * | 2015-05-11 | 2016-11-17 | 株式会社村田製作所 | 高周波モジュール |
WO2016195026A1 (ja) * | 2015-06-04 | 2016-12-08 | 株式会社村田製作所 | 高周波モジュール |
US20170176520A1 (en) * | 2015-12-17 | 2017-06-22 | Qualcomm Incorporated | Tunable wavelength electro-optical analyzer |
US10624248B2 (en) * | 2016-04-08 | 2020-04-14 | Samsung Electronics Co., Ltd. | EMI shielding structure and manufacturing method therefor |
KR102615926B1 (ko) * | 2016-04-08 | 2023-12-21 | 삼성전자주식회사 | 차폐 댐 조형용 노즐, 이를 이용하는 전자파 차폐구조 및 전자파 차폐구조의 제조방법 |
US9999121B2 (en) * | 2016-04-25 | 2018-06-12 | Laird Technologies, Inc. | Board level shields with virtual grounding capability |
US10477737B2 (en) | 2016-05-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method of a hollow shielding structure for circuit elements |
US10477687B2 (en) | 2016-08-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method for EMI shielding structure |
KR102551657B1 (ko) * | 2016-12-12 | 2023-07-06 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
EP3570651A4 (en) | 2017-01-11 | 2020-11-18 | Ningbo Sunny Opotech Co., Ltd. | CIRCUIT BOARD, SHAPED LIGHT SENSITIVE ASSEMBLY AND MANUFACTURING METHOD FOR IT, PHOTOGRAPHY MODULE AND ELECTRONIC DEVICE |
KR102324693B1 (ko) * | 2017-03-06 | 2021-11-10 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
US10490511B2 (en) | 2017-06-01 | 2019-11-26 | Mediatek Inc. | Microelectronic assembly with electromagnetic shielding |
US10594020B2 (en) | 2017-07-19 | 2020-03-17 | Samsung Electronics Co., Ltd. | Electronic device having antenna element and method for manufacturing the same |
KR102442623B1 (ko) * | 2017-08-08 | 2022-09-13 | 삼성전자주식회사 | 반도체 패키지 |
KR102373931B1 (ko) | 2017-09-08 | 2022-03-14 | 삼성전자주식회사 | 전자파 차폐구조 |
JP7111112B2 (ja) * | 2018-01-05 | 2022-08-02 | 株式会社村田製作所 | 高周波モジュール |
KR102531817B1 (ko) * | 2018-03-28 | 2023-05-12 | 한미반도체 주식회사 | 반도체 자재의 부분 차폐방법 |
USD877732S1 (en) | 2018-05-31 | 2020-03-10 | Sensus Spectrum, Llc | Potting cup |
US10694617B2 (en) | 2018-07-31 | 2020-06-23 | Sensus Spectrum, Llc | Plastic injection molded potting cups and related methods |
US10923435B2 (en) | 2018-11-28 | 2021-02-16 | Shiann-Tsong Tsai | Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance |
TWI744572B (zh) | 2018-11-28 | 2021-11-01 | 蔡憲聰 | 具有封裝內隔室屏蔽的半導體封裝及其製作方法 |
US10896880B2 (en) | 2018-11-28 | 2021-01-19 | Shiann-Tsong Tsai | Semiconductor package with in-package compartmental shielding and fabrication method thereof |
US11211340B2 (en) | 2018-11-28 | 2021-12-28 | Shiann-Tsong Tsai | Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding |
TWI728604B (zh) * | 2019-01-01 | 2021-05-21 | 蔡憲聰 | 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法 |
KR102522114B1 (ko) * | 2019-06-28 | 2023-04-14 | 주식회사 아모센스 | 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법 |
KR20210007217A (ko) * | 2019-07-10 | 2021-01-20 | 삼성전자주식회사 | 인터포저를 포함하는 전자 장치 |
FR3098646B1 (fr) * | 2019-07-11 | 2022-03-25 | Thales Sa | Composant electronique resistant a l'humidite et procede de realisation d'un tel composant |
US11089673B2 (en) * | 2019-07-19 | 2021-08-10 | Raytheon Company | Wall for isolation enhancement |
US10925196B1 (en) * | 2019-08-09 | 2021-02-16 | Microsoft Technology Licensing, Llc | Dimensionally-constrained device faraday cage |
CN110676233B (zh) * | 2019-09-10 | 2021-09-24 | 深圳第三代半导体研究院 | 一种压接式功率开关模块及其制备方法 |
US11515174B2 (en) * | 2019-11-12 | 2022-11-29 | Micron Technology, Inc. | Semiconductor devices with package-level compartmental shielding and associated systems and methods |
DE102020107131B4 (de) | 2020-03-16 | 2024-01-11 | Bayerische Motoren Werke Aktiengesellschaft | Leistungselektronikeinheit und Kraftfahrzeug |
CN114375111B (zh) * | 2020-10-14 | 2023-06-02 | 华为技术有限公司 | 一种封装模块、封装方法及电子设备 |
CN115023027A (zh) * | 2022-05-07 | 2022-09-06 | 武汉芯宝科技有限公司 | 高压脉冲能量全吸收电路板及其制作方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153379A (en) | 1990-10-09 | 1992-10-06 | Motorola, Inc. | Shielded low-profile electronic component assembly |
US5354951A (en) * | 1993-03-15 | 1994-10-11 | Leader Tech, Inc. | Circuit board component shielding enclosure and assembly |
US5566052A (en) * | 1995-06-08 | 1996-10-15 | Northern Telecom Limited | Electronic devices with electromagnetic radiation interference shields and heat sinks |
US6121546A (en) * | 1998-04-20 | 2000-09-19 | Lucent Technologies Inc. | RF shield |
JP2003069196A (ja) | 2001-08-30 | 2003-03-07 | Rohm Co Ltd | 実装基板に実装した電子部品の合成樹脂コーティング |
US7005323B2 (en) | 2001-09-27 | 2006-02-28 | Rfstream Corporation | Method and apparatus for shielding integrated circuits |
US7005573B2 (en) | 2003-02-13 | 2006-02-28 | Parker-Hannifin Corporation | Composite EMI shield |
EP1631137A4 (en) | 2004-03-30 | 2009-05-27 | Panasonic Corp | MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME |
KR100691629B1 (ko) | 2006-04-21 | 2007-03-12 | 삼성전기주식회사 | 금속벽을 이용한 고주파 모듈 및 그 제조 방법 |
DE102007035181B4 (de) | 2007-07-27 | 2011-11-10 | Epcos Ag | Verfahren zur Herstellung eines Moduls und Modul |
US7971350B2 (en) | 2007-08-01 | 2011-07-05 | Flextronics Ap, Llc | Method of providing a RF shield of an electronic device |
US7772505B2 (en) * | 2008-02-22 | 2010-08-10 | Laird Technologies, Inc. | Electromagnetic interference (EMI) shielding apparatus and related methods |
US20100157566A1 (en) | 2008-12-19 | 2010-06-24 | Robert Bogursky | Electronic shield assembly and methods |
JP5436557B2 (ja) | 2009-07-17 | 2014-03-05 | パナソニック株式会社 | 電子モジュールおよびその製造方法 |
US7876579B1 (en) * | 2009-09-23 | 2011-01-25 | Ezconn Corporation | Anti-electromagnetic interference corner shield unit for a shielding device |
US8199518B1 (en) * | 2010-02-18 | 2012-06-12 | Amkor Technology, Inc. | Top feature package and method |
US8105872B2 (en) | 2010-06-02 | 2012-01-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die |
US8279624B2 (en) * | 2010-06-03 | 2012-10-02 | Laird Technologies, Inc. | Board level electromagnetic interference (EMI) shields with through hole latching mechanisms |
JP2012019091A (ja) | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
JP5861260B2 (ja) | 2011-03-10 | 2016-02-16 | 日本電気株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5686021B2 (ja) | 2011-03-30 | 2015-03-18 | 株式会社村田製作所 | 電子部品の製造方法および電子部品 |
-
2013
- 2013-09-26 US US14/038,633 patent/US10091918B2/en active Active
- 2013-11-29 CN CN201380064297.1A patent/CN104838737B/zh active Active
- 2013-11-29 JP JP2015546522A patent/JP6373862B2/ja active Active
- 2013-11-29 KR KR1020157017904A patent/KR20150094669A/ko not_active Application Discontinuation
- 2013-11-29 WO PCT/US2013/072478 patent/WO2014093035A1/en active Application Filing
- 2013-11-29 EP EP13814686.5A patent/EP2932815B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2932815A1 (en) | 2015-10-21 |
KR20150094669A (ko) | 2015-08-19 |
US10091918B2 (en) | 2018-10-02 |
US20140160699A1 (en) | 2014-06-12 |
CN104838737B (zh) | 2019-03-05 |
EP2932815B1 (en) | 2019-06-12 |
WO2014093035A1 (en) | 2014-06-19 |
CN104838737A (zh) | 2015-08-12 |
JP2016500477A (ja) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373862B2 (ja) | コンフォーマルシールドのための方法および装置 | |
KR101976912B1 (ko) | 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리에 대한 열적 솔루션 | |
TWI534979B (zh) | 用於射頻多晶片積體電路封裝的電磁干擾外殼 | |
US8654537B2 (en) | Printed circuit board with integral radio-frequency shields | |
CN109473408A (zh) | 半导体封装结构及其制造方法 | |
US9161483B2 (en) | Electronic module and method of manufacturing electronic module | |
US20180160525A1 (en) | Circuit board device | |
JP7354594B2 (ja) | 電子素子モジュール及びその製造方法 | |
TWM547185U (zh) | 選擇性電磁遮蔽封裝體結構 | |
JPH08250890A (ja) | 混成集積回路装置 | |
CN110808240A (zh) | 层叠封装结构及其制造方法 | |
CN104716102B (zh) | 电子封装模块及其制造方法 | |
TWI553818B (zh) | 電子封裝模組之製造方法以及電子封裝模組結構 | |
TWI620300B (zh) | 晶片封裝結構及其製造方法 | |
US10008454B1 (en) | Wafer level package with EMI shielding | |
KR20190080246A (ko) | 반도체 패키지의 제조방법 | |
CN105304508B (zh) | 电子封装模块的制造方法及其结构 | |
KR101167420B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
CN108461456A (zh) | 电子封装构件及其制作方法 | |
KR20150076816A (ko) | 전자 부품 모듈 | |
CN106803487B (zh) | 封装装置及其导线架及导线架的制作方法 | |
JP5884278B2 (ja) | 回路モジュールの構造及びその製造方法 | |
TWI501325B (zh) | 電子模組的製造方法 | |
US20240120289A1 (en) | Electronic package and a method for making the same | |
TWI653731B (zh) | 選擇性電磁遮蔽封裝體結構及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |