JP5861260B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5861260B2 JP5861260B2 JP2011052532A JP2011052532A JP5861260B2 JP 5861260 B2 JP5861260 B2 JP 5861260B2 JP 2011052532 A JP2011052532 A JP 2011052532A JP 2011052532 A JP2011052532 A JP 2011052532A JP 5861260 B2 JP5861260 B2 JP 5861260B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- side wall
- metal
- resin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
加えて、本発明は、一つ以上の半導体装置用回路が面付けされた回路パターンに一つ以上の電子部品が実装された回路基板と、前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように実装された金属部品と、前記金属部品の電気接点と接続されるように形成された導電層とを備え、前記金属部品を両端に残して個片切断され、前記金属部品は中空の部材を前記個片切断によって切断した形状をなすことを特徴とする半導体装置を提供する。
図1は、本発明の第1実施形態に係る半導体装置7aの断面図である。すなわち、この図は、電磁シールド構造を有する本発明の第1実施形態に係るモジュール部品からなる半導体装置7aの構成を断面図で示している。図1に示すように、多層基板からなる回路基板1の第1面(最上面)には、1個または複数個の電子部品2、及び側壁シールド金属部品4が、半田ペーストを用いて表面実装されている。また、回路基板1の裏面側には、外部接続端子6が形成されている。なお、側壁シールド金属部品4は、銅材を所定の寸法に加工した角棒が使用されている。この側壁シールド金属部品4は、回路基板1の第1面において電子部品2を囲むように搭載されている。
図6は、本発明の第2実施形態に係る半導体装置7bの断面図である。図6に示すように、多層基板からなる回路基板1の第1面には、1個または複数の電子部品2、及び電子部品2を囲む側壁シールド金属部品10が、半田ペーストを用いて表面実装されている。
図8は、本発明の第3実施形態に係る半導体装置7cの断面図である。図8に示すように、第3実施形態の半導体装置7cは、側壁シールド金属部品として、樹脂の中空パイプに金属薄膜を被覆した側壁シールド金属薄膜付き樹脂部品11を使用している。図9は、本発明の第3実施形態に係る半導体装置7cに使用される側壁シールド金属薄膜付き樹脂部品11の一辺の構成図であり、(a)は斜視図、(b)は断面図である。図9に示すように、側壁シールド金属薄膜付き樹脂部品11の一辺は、所定の寸法に加工した樹脂製中空パイプ11aの表面に金属薄膜11bが被覆された構成となっている。
図10は、本発明の第4実施形態に係る半導体装置7dの断面図である。図10に示すように、第4実施形態の半導体装置7dは、電子部品2に樹脂封止を行わない構成である。すなわち、多層基板からなる回路基板1の第1面には、1個または複数の電子部品2、及び側壁シールド金属部品4が、半田ペーストを用いて表面実装されている。
なお、第一から第三の実施の形態に示した樹脂封止を行う構造においても図10で示している導電性プレートを接合する構造を採用することも出来る。この場合、樹脂は部品の保護を目的としているため、導電性プレートと封止樹脂の間に隙間があっても、無くても良い。
以上、本発明に係るシールド機能を有する半導体装置について幾つかの実施形態を述べた、本発明の半導体装置は下記のように構成されたことを特徴としている。
2 電子部品
3 封止樹脂(絶縁性樹脂)
4 側壁シールド金属部品(金属部品)
5 シールド層(導電層)
6 外部接続端子
7a、7b、7c、7d 半導体装置
10 側壁シールド金属部品(金属部品)
11 側壁シールド金属薄膜付き樹脂部品(金属部品)
11a 樹脂製中空パイプ
11b 金属薄膜
12 導電プレート(導電層)
Claims (2)
- 一つ以上の半導体装置用回路が面付けされた回路基板に、一つ以上の電子部品を実装する第1の工程と、
前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように金属部品を実装する第2の工程と、
前記金属部品の電気接点と接続されるように導電層を形成する第3の工程と、
前記金属部品を両端に残して前記回路基板を切断することにより、該回路基板を個片化する第4の工程と、
を含み、
前記金属部品は中空の部材であることを特徴する半導体装置の製造方法。 - 一つ以上の半導体装置用回路が面付けされた回路パターンに一つ以上の電子部品が実装された回路基板と、
前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように実装された金属部品と、
前記金属部品の電気接点と接続されるように形成された導電層とを備え、
前記金属部品を両端に残して個片切断され、
前記金属部品は中空の部材を前記個片切断によって切断した形状をなすことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052532A JP5861260B2 (ja) | 2011-03-10 | 2011-03-10 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052532A JP5861260B2 (ja) | 2011-03-10 | 2011-03-10 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190960A JP2012190960A (ja) | 2012-10-04 |
JP5861260B2 true JP5861260B2 (ja) | 2016-02-16 |
Family
ID=47083816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011052532A Active JP5861260B2 (ja) | 2011-03-10 | 2011-03-10 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5861260B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11792914B2 (en) | 2021-11-30 | 2023-10-17 | Avary Holding (Shenzhen) Co., Ltd. | Circuit board assembly and manufacturing method thereof |
US11825595B2 (en) | 2021-11-30 | 2023-11-21 | Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd. | Manufacturing method of circuit board assembly |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10091918B2 (en) * | 2012-12-11 | 2018-10-02 | Qualcomm Incorporated | Methods and apparatus for conformal shielding |
US9691746B2 (en) * | 2014-07-14 | 2017-06-27 | Micron Technology, Inc. | Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths |
JP6621708B2 (ja) * | 2016-05-26 | 2019-12-18 | 新光電気工業株式会社 | 半導体装置、半導体装置の製造方法 |
JP6653646B2 (ja) * | 2016-12-02 | 2020-02-26 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
JP6793022B2 (ja) * | 2016-12-02 | 2020-12-02 | 日東電工株式会社 | マスキング用粘着テープ |
CN107248509A (zh) * | 2017-07-14 | 2017-10-13 | 中芯长电半导体(江阴)有限公司 | Emi防护的芯片封装结构及封装方法 |
KR102592329B1 (ko) | 2018-06-26 | 2023-10-20 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
EP3840412A1 (en) * | 2019-12-19 | 2021-06-23 | GN Hearing A/S | Encapsulation of electronic components on substrate for hearing device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006059556A1 (ja) * | 2004-12-02 | 2006-06-08 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
JP2006294701A (ja) * | 2005-04-06 | 2006-10-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010080699A (ja) * | 2008-09-26 | 2010-04-08 | Panasonic Corp | 高周波モジュールとその製造方法 |
-
2011
- 2011-03-10 JP JP2011052532A patent/JP5861260B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11792914B2 (en) | 2021-11-30 | 2023-10-17 | Avary Holding (Shenzhen) Co., Ltd. | Circuit board assembly and manufacturing method thereof |
US11825595B2 (en) | 2021-11-30 | 2023-11-21 | Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd. | Manufacturing method of circuit board assembly |
Also Published As
Publication number | Publication date |
---|---|
JP2012190960A (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5861260B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6837432B2 (ja) | 高周波モジュール | |
JP5790682B2 (ja) | モジュールおよびその製造方法 | |
US8043892B2 (en) | Semiconductor die package and integrated circuit package and fabricating method thereof | |
US11527487B2 (en) | Package structure and method of manufacturing the same | |
JPWO2019045088A1 (ja) | 高周波モジュールおよびその製造方法 | |
CN104716105A (zh) | 半导体装置及其制造方法 | |
US10854560B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JPWO2019156051A1 (ja) | 高周波モジュール | |
JP2004119863A (ja) | 回路装置およびその製造方法 | |
JP2008288610A (ja) | 回路モジュールの製造方法 | |
JPWO2017199461A1 (ja) | 電子部品 | |
JP2018186241A (ja) | 電子部品およびその製造方法 | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP2014027249A (ja) | 電子部品の製造方法 | |
US10062649B2 (en) | Package substrate | |
JP2010056180A (ja) | 回路モジュール | |
JP5791283B2 (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
US20150303073A1 (en) | Method of fabricating a packaging substrate | |
WO2019082987A1 (ja) | 電子部品内蔵構造体 | |
JP2018046084A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2017188604A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2009290141A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151006 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |