JP5861260B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5861260B2
JP5861260B2 JP2011052532A JP2011052532A JP5861260B2 JP 5861260 B2 JP5861260 B2 JP 5861260B2 JP 2011052532 A JP2011052532 A JP 2011052532A JP 2011052532 A JP2011052532 A JP 2011052532A JP 5861260 B2 JP5861260 B2 JP 5861260B2
Authority
JP
Japan
Prior art keywords
semiconductor device
side wall
metal
resin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011052532A
Other languages
English (en)
Other versions
JP2012190960A (ja
Inventor
田子 雅基
雅基 田子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011052532A priority Critical patent/JP5861260B2/ja
Publication of JP2012190960A publication Critical patent/JP2012190960A/ja
Application granted granted Critical
Publication of JP5861260B2 publication Critical patent/JP5861260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、半導体装置の製造方法及び半導体装置に関し、特に、電磁波を遮蔽するための電磁シールド構造を具備した半導体装置の製造方法及び半導体装置に関する。
近年、携帯電話機等に用いられる無線用の半導体装置においては、外部から飛来する電磁波による誤動作や、自ら発する電磁波による隣接部品へのノイズの影響などを避けるために、電磁シールド機能が設けられていることが多い。また、このような携帯電話機の分野においては、小型・薄型化、及び高密度実装化の要求が高いため、電磁シールド機能を設けた小型・薄型化の半導体装置が開発されている。
例えば、第1の関連技術として、半導体装置の側壁と上面に導電性樹脂を充填することによって電磁シールド機能を形成する技術が開示されている(例えば、特許文献1参照)。この技術によれば、要素部品を実装した集合基板の上面側に封止樹脂層を形成した後に、集合基板の分割予定ラインに沿って上方からハーフカットして溝を形成する。その後、溝を埋設するように導電性樹脂を流し込んで封止樹脂層の上に電磁シールド層を形成する。そして、ハーフカットのカット幅よりも狭いカット幅で分割予定ラインに沿って集合基板を切断して、複数の単体基板を生成する。これによって、導電性樹脂が封止樹脂層の側面及び集合基板のハーフカット面を被覆するので、個々の単体基板には高い電磁シールド機能が得られる。このとき、分割予定ラインに沿って集合基板を一括カットするので、分離作業が簡単な分だけ半導体装置の低コスト化を図ることができる。
また、第2の関連技術として、電子部品を搭載した基板上の封止樹脂の外表面全域を金属蒸着したり、金属箔で被覆したり、あるいは導電性樹脂を塗布したりして、これらの導電性膜を基板のグランドパターンに接続することにより、電磁シールド機能を実現させる半導体装置の技術が開示されている(例えば、特許文献2参照)。
さらに、第3の関連技術として、電子部品を搭載した基板上の封止樹脂のモールド体の側壁に密着して金属板を設け、さらに、この金属板の上面を他の金属板で覆い、これらの金属板を基板上のグランドに接続させることによって、半導体装置に電磁シールド機能を実現させる技術が開示されている(例えば、特許文献3参照)。
また、第4の関連技術として、金属材料で構成された第1の箱体で第1の電子部品を覆い、同じく金属材料で構成された第2の箱体で前記第1の箱体と第2の電子部品と一括して覆うことにより、第1の電子部品と第2の電子部品の相互間の電磁シールドと、外部から飛来する電磁波に対する電磁シールドとを併せて行う半導体装置の技術が開示されている(例えば、特許文献4参照)。
さらに、第5の関連技術として、基板にモジュール部品を搭載した半導体装置の枠材の内周に導電膜を形成し、かつ、枠内を樹脂で埋めた後に該樹脂の上面を研削し、さらに、樹脂の上面に導電膜を形成することによって半導体装置に電磁シールド機能を実現させる技術が開示されている。このとき、枠材は、集合基板を個片(単体基板)に切断するときの加工性を高めるために、樹脂などに導電膜を形成している。また、この技術では、基板へ接続される電極も併せて分割している(例えば、特許文献5参照)。
特開2008−288610号公報 国際公開第08/093414号パンフレット 特開2008−130955号公報 特開2010−258370号公報 特開2010−80699号公報
しかしながら、前記特許文献1に開示された技術による電磁シールドの形成方法には幾つかの問題点がある。すなわち、半導体装置に電磁シールド層を形成する場合、半導体装置の側壁に導電性樹脂などで導電性層を形成するときのプロセスに高度な技術が必要となり、かつ、そのプロセスが複雑であるために半導体装置の製造コストが高くなってしまう。
すなわち、前記特許文献1に開示された半導体装置の製造プロセスの工程では、導電性樹脂により半導体装置の側壁を覆うため、基板に電子部品を搭載した後に絶縁樹脂により封止をし、その後、ハーフダイシングにより隣接する回路部品との間に溝を設けている。このとき、溝には側壁の電磁シールド層となる導電性樹脂を充填し、続いて半導体装置の上面を導電性樹脂で充填する工程に入る。ここで、導電性樹脂の溝への充填時において、狭い溝にボイドが生じることなく導電性樹脂を充填するためには、半導体装置の溝と上面とに一回の工程で導電性樹脂を充填することは困難である。このとき、溝の幅にもよるが、通常は真空印刷などの手段による差圧によってボイドを縮小させるなどの工夫が必要となるため、半導体製造装置の設備コストが高くなってしまう。
さらには、導電性ペースト(導電性樹脂)は硬化収縮によって導電性が得られる特性を有しているため、導電性樹脂を溝部分に充填した後に硬化させると、溝部分のZ方向(深さ方向)の収縮が大きくなるため、溝の上部において窪みが生じてしまう。このような窪みのある状態で、溝の中心部分を個片切断するためにダイシングを行うので、溝の上面における個片の接続部分にテーパ形状がついてしまうので、溝部分における側面の導電性層が薄くなってしまう。その結果、溝部分における側面の導電性層の抵抗値が高くなるので、側面における電磁シールド機能が低下してしまう。
また、溝部分における側面の導電性層が薄くなるため、半導体装置のトレー内での衝撃や、基板への部品搭載時に半導体装置を把持するコレットなどの外力によって半導体装置が破壊されて、側面の電磁シールド層にホールができて電磁シールド機能が喪失されるおそれもある。言い換えると、半導体装置をカッティングする工程において、ハーフダイシングとフルダイシングの2回のダイシング工程を設けることは、工程数が多くなって製造コストが高くなると共に歩留まりが高くなる要因となる。
このような工程上の問題のほか、導電性ペースト(導電性樹脂)自体の価格が高いために製造コストが高くなるので、極力、導電性樹脂の使用量は削減する必要がある。
また、前記特許文献2の技術では、半導体装置に電磁シールドを行うために、金属蒸着、金属箔の被覆、あるいは導電性樹脂の塗布のいずれかのシールド膜被覆工程が追加されるので、半導体装置の製造コストが高くなってしまう。さらに、導電性樹脂を塗布する場合は、導電性樹脂の材料価格が高いためにさらに製造コストが高騰してしまう。
さらに、特許文献3の技術では、半導体装置を小型・薄型化するためには、必然的に、封止樹脂のモールド体の側壁に密着して設けた金属板を薄くしなければならない。したがって、そのような薄い金属板を厚み方向においてハーフカットして集合基板を切断するためには、ダイスカットの位置決め精度をかなり高くしなければならないので、高価な半導体製造装置を用意しなければならない。あるいは、汎用の半導体製造装置を使用した場合は製品歩留まりが悪くなるおそれがある。
また、特許文献4の技術は、1個の半導体装置に2個の金属箱体を設けることにより、半導体装置内の電子部品を個別に電磁シールドすることができると共に、半導体装置全体を外部からの電磁波に対して電磁シールドすることができるが、2個の金属箱体を設けるために半導体装置が小型・薄型化する方向に逆行してしまうので好ましくない。
また、特許文献5の技術は、枠材の内周に形成された導電膜と上面に形成された導電膜とを電気的に接続する面が小さいために両者の接続が不安定となる。さらに、枠を構成する材料との接続も同時に取らなくではならないため、導電膜に剥離などが発生しやすくなるので、電磁シールド機能の面から見た半導体装置の信頼性が低下する。
本発明は、このような事情に鑑みてなされたものであり、電磁シールド機能を備えていて、小型・薄型化であって、かつ低コスト化を実現することができる半導体装置の製造方法、及び半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明は、一つ以上の半導体装置用回路が面付けされた回路基板に、一つ以上の電子部品を実装する第1の工程と、前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように金属部品を実装する第2の工程と、前記金属部品の電気接点と接続されるように導電層を形成する第3の工程と、前記金属部品を両端に残して前記回路基板を切断することにより、該回路基板を個片化する第4の工程と、を含み、前記金属部品は中空の部材であることを特徴する半導体装置の製造方法を提供する。
加えて、本発明は、一つ以上の半導体装置用回路が面付けされた回路パターンに一つ以上の電子部品が実装された回路基板と、前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように実装された金属部品と、前記金属部品の電気接点と接続されるように形成された導電層とを備え、前記金属部品を両端に残して個片切断され、前記金属部品は中空の部材を前記個片切断によって切断した形状をなすことを特徴とする半導体装置を提供する。
本発明の半導体装置によれば、側壁の電磁シールド構造を金属部品の実装によって形成することで、ハーフダイシングと導電性ペーストの充填を行っていた工程を削減して、生産性を向上させ、かつ低コスト化することができる。また、使用する導電性ペーストの使用量を削減することができ、その結果、半導体装置の製造コストを低減させることができる。
また、従来の半導体装置の製造方法では、ハーフダイシングを用いた工程では導電性ペーストを充填し、さらに、フルカットによって個片に切断する工程を経るため、ダイシングのブレード幅に必要な実装面積を確保しなければならず、多数個面付けする場合には不利であった。ところが、本発明による半導体装置の製造方法では、実装面積を縮小する目的として金属部品の半田フィレットは半導体装置の内周にのみ形成されるため、余分な面積を必要とせず、結果的に、半導体装置の小型化を図ることができる。さらに、側壁シールド金属部品に樹脂コアの材料を使用することで半導体装置のグランド露出部分が低減するので、ショート不良の発生率を低下させることができる。
本発明の第1実施形態に係る半導体装置の断面図である。 図1に示す半導体装置の製造工程を示す断面図である。 本発明の第1実施形態に係る半導体装置に使用される第1実施例の側壁シールド金属部品の斜視図である。 本発明の第1実施形態に係る半導体装置に使用される第2実施例の側壁シールド金属部品の斜視図である。 本発明の第1実施形態に係る半導体装置に使用される第3実施例の側壁シールド金属部品の斜視図である。 本発明の第2実施形態に係る半導体装置の断面図である。 本発明の第2実施形態に係る半導体装置に使用される側壁シールド金属部品の一辺を示す中空角パイプの斜視図である。 本発明の第3実施形態に係る半導体装置の断面図である。 本発明の第3実施形態に係る半導体装置に使用される側壁シールド金属薄膜付き樹脂部品の一辺の構成図であり、(a)は斜視図、(b)は断面図である。 本発明の第4実施形態に係る半導体装置の断面図である。
本発明に係る電磁シールド機能を備えた半導体装置は、次のような工程によって製造される。すなわち、回路パターンが面付けされた回路基板に電子部品を実装し、さらに、回路基板に形成されたグランド接続用のランド上において、電子部品を囲むようにして金属部品を実装する。そして、金属部品の上端を露出させながら、電子部品を絶縁性樹脂で封止する。その後、金属部品の上端と電気的に接続されるように、シールド層を形成する。さらに、金属部品を両端に残して切断することにより、半導体装置を個片化している。これによって、半導体装置の側壁の電磁シールドを電子部品の実装と同時に形成することができるので、製造工程の削減を図ることができると共に、高価な導電性ペーストの使用量を削減して、半導体装置の低コスト化を図ることができる。
以下、本発明に係る電磁シールド機能を備えた半導体装置について、図面を参照しながら、好適な実施形態の幾つかを詳細に説明する。なお、各実施形態に用いる図面において、同一の構成要素は原則として同一符号を付し、かつ、重複する説明は可能な限り省略する。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置7aの断面図である。すなわち、この図は、電磁シールド構造を有する本発明の第1実施形態に係るモジュール部品からなる半導体装置7aの構成を断面図で示している。図1に示すように、多層基板からなる回路基板1の第1面(最上面)には、1個または複数個の電子部品2、及び側壁シールド金属部品4が、半田ペーストを用いて表面実装されている。また、回路基板1の裏面側には、外部接続端子6が形成されている。なお、側壁シールド金属部品4は、銅材を所定の寸法に加工した角棒が使用されている。この側壁シールド金属部品4は、回路基板1の第1面において電子部品2を囲むように搭載されている。
また、電子部品2の最上面が露出しないように、かつ、側壁シールド金属部品4の上端の一部が露出するように、封止樹脂3によって回路基板1の表面部分が樹脂封止されている。なお、側壁シールド金属部品4の上端の一部は、後工程で形成される導電性のシールド層5と電気的に接続するための端子として機能させるために、封止樹脂3より上に露出されている。
すなわち、半導体装置7aの表面には、側壁シールド金属部品4と電気的に接続し、かつ電子部品2の上面を覆った封止樹脂3の表面全体を覆うように、導電性のシールド層5が形成されている。なお、側壁シールド金属部品4は、電子部品2を実装する周知の工法と同じ工法を用いて回路基板1に表面実装されている。
そのため、グランド層への電気的な接続が必要な側壁シールド金属部品4は、回路基板1のグランドパターンに接続された実装用のランドに対して半田付け接続されている。ただし、通常の半田付け実装に必要なフィレット(半田の流れをはみ出させる領域)は、半導体装置7aの両側に形成されるものであるが、本実施形態の半導体装置7aでは、該半導体装置7aの内部方向にのみフィレットが形成されているので、半導体装置7aの面積を最小にすることが可能となる。
図2は、図1に示す半導体装置7aの製造工程を示す断面図である。先ず、図2(a)に示すように、多数個の半導体装置を同時に製造するために回路基板1を多面付けしたシートの表面にそれぞれ電子部品2を実装する。また、側壁シールド金属部品4は、個々の半導体装置7a(図1参照)に個片切断するライン上に配置されたグランド接続ランド(図示せず)の上に電子部品2と同様に半田ペーストにより回路基板1の表面に実装する。このとき、側壁シールド金属部品4は、銅材を所定の寸法に加工した角棒を使用して、回路基板1に表面実装された電子部品2を囲むように配置する。
図3は、本発明の第1実施形態に係る半導体装置7aに使用される第1実施例の側壁シールド金属部品4の斜視図である。すなわち、側壁シールド金属部品4は、図3に示すように、多数個の半導体装置を同時に製造するために回路基板1を多面付けしたシートにそれぞれ実装された電子部品2の周囲4辺を囲むように、格子状に形成されている。したがって、図3に示すような格子状の側壁シールド金属部品4が回路基板1の表面に実装される。なお、この側壁シールド部品4は、電子部品2を実装する工法と同じ工法を用いて実装される。
再び、図2に戻って、同図(b)に示すように、必要に応じて、回路基板1にフラックスの洗浄を実施した後に、電子部品2の最上面が露出することなく、かつ、側壁シールド金属部品4の上端の一部が露出するように、封止樹脂3によって回路基板1を封止する。すなわち、側壁シールド金属部品4の一部は、後工程で形成するシールド層5と電気的に接続させる端子として機能させるために露出させる。
シールド層5は、図2(c)に示すように、側壁シールド金属部品4と電気的に接続し、かつ電子部品2の上面を覆った封止樹脂3の表面全体を覆うように形成される。なお、側壁シールド金属部品4は、電子部品2を実装する工法と同じ工法で回路基板1に実装されているので、電気的にグランド層への接続が必要な側壁シールド金属部品4もグランドに接続された実装用のランドに対して半田付け接続される。
次に、図2(d)に示すように、最終的に、個々の半導体装置7aに個片切断する際に、側壁シールド金属部品4の中央部を切断ラインに沿って切断することにより、側壁シールド金属部品4はその内側に形成されたフィレットで固定されるので、側壁シールド金属部品4によって側壁を電磁シールドすることが可能な半導体装置7aが形成される。
このような製造方法によれば、半導体装置7aの側壁における電磁シールド機能の形成が、電子部品2の実装と同時工程によって行われるので、半導体装置7aの側壁に導電性材料を塗布するなどの複雑な工程を実施する必要がなくなるので、半導体装置の生産性が一段と向上する。また、電磁シールド機能を形成するための導電性材料は、貴金属を中心とする材料が主流であるために一般的には材料コストが高くなるが、前述したような側壁シールド金属部品4を使用することによって材料コストを低減させることができる。
図4は、本発明の第1実施形態に係る半導体装置7aに使用される第2実施例の側壁シールド金属部品4の斜視図である。すなわち、図4に示すように、側壁シールド金属部品4の形状は、金属製の角棒を四角に組み合わせた形状にして回路基板1を多面付けしたシート全体に展開するようにしてもよい。また、図示していないがL字形状などを組み合わせても良い。側壁シールド金属部品4をこのように構成する場合は、角棒を四角に組み合わせるために実装工数が増えるが、側壁シールド金属部品4の加工費を低減させることができる。
図5は、本発明の第1実施形態に係る半導体装置7aに使用される第3実施例の側壁シールド金属部品4の斜視図である。すなわち、図4に示すように、個片の枠形状からなる側壁シールド金属部品4を、回路基板1を多面付けしたシート全体に順次組み合わせることもできる。この場合は、側壁シールド金属部品4が隣接する部分で角棒が重複する形状となるが、重複する部分の形状を適宜加工してシートへの実装時に不具合がないように工夫すればよい
また、側壁シールド金属部品4は、無垢の金属角棒に限定されることはなく、例えば、中空の金属角棒であってもよい。あるいは、樹脂材料の角棒の外周に金属皮膜を施した構造にしてもよい。さらには、樹脂の中空棒体に金属皮膜を施した構造にしてもよい。これらの構成については、以下の第2実施形態以降で詳細に説明する。
(第2実施形態)
図6は、本発明の第2実施形態に係る半導体装置7bの断面図である。図6に示すように、多層基板からなる回路基板1の第1面には、1個または複数の電子部品2、及び電子部品2を囲む側壁シールド金属部品10が、半田ペーストを用いて表面実装されている。
図7は、本発明の第2実施形態に係る半導体装置7bに使用される側壁シールド金属部品4の一辺を示す中空角パイプの斜視図である。すなわち、第2実施形態に係る半導体装置の側壁シールド金属部品10は、図7に示すような、銅材を所定の寸法に加工した中空の角パイプが使用されている。この場合、回路基板1を多面付けしたシート上に実装される側壁シールド金属部品10は、図7に示すような中空角パイプによって、前述の図3、図4、または図5に示すような構成にすることにより実現される。
また、電子部品2の最上面が露出しないように、かつ、側壁シールド金属部品10の上端の一部が露出するように、封止樹脂3によって回路基板1の表面部分が封止されている。なお、側壁シールド金属部品10の上端の一部は、後工程で形成されるシールド層5と電気的に接続させるための端子として機能させるために露出されている。
シールド層5は、電子部品2の上面を封止した封止樹脂3の表面全体を覆うように形成され、かつ、側壁シールド金属部品10の上端部と電気的に接続されている。この側壁シールド金属部品10は、電子部品2を実装する周知の工法と同じ工法を用いて実装されている。そのため、電気的にグランド層への接続が必要な側壁シールド金属部品4も、回路基板1のグランドパターンに接続された実装用のランドに対して半田付け接続されている。ただし、通常の半田実装に必要なフィレットは、半導体装置7bの両側に形成されるものであるが、本実施形態の半導体装置7bでは、該半導体装置7bの内部方向にのみフィレットが形成されているので、半導体装置7bの面積を最小にすることが可能となる。
第2実施形態の半導体装置7bでは、側壁シールド金属部品10は、図7に示すような中空の角パイプを用いることによって軽量化を図ることができると共に、集合基板を単体基板に切断するときの重さを低減することができるので、半導体装置7bの生産性をさらに向上させることができる。
(第3実施形態)
図8は、本発明の第3実施形態に係る半導体装置7cの断面図である。図8に示すように、第3実施形態の半導体装置7cは、側壁シールド金属部品として、樹脂の中空パイプに金属薄膜を被覆した側壁シールド金属薄膜付き樹脂部品11を使用している。図9は、本発明の第3実施形態に係る半導体装置7cに使用される側壁シールド金属薄膜付き樹脂部品11の一辺の構成図であり、(a)は斜視図、(b)は断面図である。図9に示すように、側壁シールド金属薄膜付き樹脂部品11の一辺は、所定の寸法に加工した樹脂製中空パイプ11aの表面に金属薄膜11bが被覆された構成となっている。
なお、回路基板1を多面付けしたシート上に実装される側壁シールド金属薄膜付き樹脂部品11は、図9に示すような樹脂製中空パイプ11aの表面に金属薄膜11bが被覆された中空角パイプによって、前述の図3、図4、または図5に示すような構成にすることにより実現される。
すなわち、側壁シールド金属薄膜付き樹脂部品11を、図9に示すような樹脂製中空パイプ11aの表面に金属薄膜11bが被覆された中空角パイプの構成にすることにより、図8に示す半導体装置7cがより軽量化されて集合基板を切断するときの重さが軽減されるので、半導体装置7cの生産性が一段と向上する。さらに、図8に示すように、半導体装置7cの外周は電磁シールド機能を有しつつ、かつ、絶縁性の材料(封止樹脂3)が半導体装置7cの大部分を占めるため、該半導体装置7cを実装した後に起こりやすい回路ショートの危険性は低くなる。なお、この実施形態では、側壁シールド金属部品の構成を、図9の側壁シールド金属薄膜付き樹脂部品11に示すように、樹脂の中空パイプの外周に金属薄膜を形成する構成としたが、樹脂の中空パイプではなく、樹脂の無垢な角柱の外周に金属薄膜を形成する構成としてもよい。
(第4実施形態)
図10は、本発明の第4実施形態に係る半導体装置7dの断面図である。図10に示すように、第4実施形態の半導体装置7dは、電子部品2に樹脂封止を行わない構成である。すなわち、多層基板からなる回路基板1の第1面には、1個または複数の電子部品2、及び側壁シールド金属部品4が、半田ペーストを用いて表面実装されている。
側壁シールド金属部品4は、銅材を所定の寸法に加工した角棒が使用されている。この側壁シールド金属部品4は、回路基板1の第1面に搭載されていて、その高さは電子部品2の最高の高さより高くなっている。さらに、導電性プレート12が、側壁シールド金属部品4の上端部に電気的に接続されるように接合されている。
図10に示すように、第4実施形態の半導体装置7dは、樹脂による封止を行わない構造であるため、例えば、電子部品2の端子間に跨る樹脂ボイドの部分に生じやすい半田のショートが発生しないため、信頼性の高い構造の半導体装置7dを実現することができる。
なお、導電性プレート12は、側壁シールド金属部品4の電気接点部分と接合する面に導電性部分が露出していればよいため、導電性材料と絶縁性材料との2層構造や3層構造であってもよい。半導体装置7dを図10に示すような構造にすることにより、電磁シールド機能を有しつつ、半導体装置7dの外周や内部などを短絡防止の絶縁構造とすることが可能となる。
なお、第一から第三の実施の形態に示した樹脂封止を行う構造においても図10で示している導電性プレートを接合する構造を採用することも出来る。この場合、樹脂は部品の保護を目的としているため、導電性プレートと封止樹脂の間に隙間があっても、無くても良い。
(まとめ)
以上、本発明に係るシールド機能を有する半導体装置について幾つかの実施形態を述べた、本発明の半導体装置は下記のように構成されたことを特徴としている。
本発明の実施形態に係る半導体装置は、例えば図1を用いて説明すると、回路基板1の第1の面に一つ以上の電子部品2と該電子部品2を囲む側壁シールド金属部品4とが配置され、かつ、電子部品2の上面を覆うと共に、側壁シールド金属部品4の一部が電気接点として露出されるように、絶縁性の封止樹脂3が充填されている。さらに、絶縁性の封止樹脂層3の上部を覆い、かつ、側壁シールド金属部品4の電気接点と接続するようにシールド層(導電層)5が形成された構成となっている。
また、側壁シールド金属部品4は一つ以上の電子部品2の外周4辺を囲うように配置され、かつ、回路基板1のグランドに電気的に接続されている。なお、側壁シールド金属部品4の代わりに、図8に示すように、絶縁部材に金属被覆を施した側壁シールド金属薄膜付き樹脂部品11を用いてもよい。なお、側壁シールド金属部品4は、断面形状が無垢であってもよいし、図6に示すように、コの字型またはL字型の断面形状であってもよい。
側壁シールド金属部品4、あるいは側壁シールド金属薄膜付き樹脂部品11の実装部分に形成される半田のフィレットは、半導体装置の内周にのみ形成されている。また、側壁シールド金属部品4、あるいは側壁シールド金属薄膜付き樹脂部品11は、電子部品2の最も高い位置より高くなっている。
さらに、図10に示すように、回路基板1の第1の面に一つ以上の電子部品2が配置され、これらの電子部品2の最も高い位置以上の高さの側壁シールド金属部品4が一つ以上の電子部品4の外周4辺を囲うように配置され、回路基板1のグランドに電気的に接続され、側壁シールド金属部品4の上面を電気接点として導電プレート12によって全周囲が接続された構成となっている。なお、導電プレート12は金属層と絶縁層との2層で構成されている。
上記のような構成の半導体装置は、次のような製造方法で実現される。すなわち、一つ以上の半導体装置用回路が面付けされた回路基板1に一つ以上の電子部品2を実装する工程と、前記面付けた回路基板1の中間位置にあわせてグランド接続用に配置されたランド上において、電子部品2を囲むようにして金属部品(側壁シールド金属部品4(または10)、あるいは側壁シールド金属薄膜付き樹脂部品11)を実装する工程と、前記電子部品2の上面を覆いかつ前記金属部品の一部が電気接点となるよう露出するように絶縁性樹脂(封止樹脂3)で封止する工程と、前記絶縁性樹脂層(封止樹脂3)の上部を覆い、前記金属部品の前記電気接点と接続された導電層(シールド層5または導電プレート12)を形成する工程と、前記金属部品の中心を切断することにより半導体装置を個片化する工程と、を具備した製造方法により実現される。
また、上記のような構成の半導体装置は、金属部品(側壁シールド金属部品4(または10)、あるいは側壁シールド金属薄膜付き樹脂部品11)が電子部品2の4辺を囲う枠形状に加工されている半導体装置の製造方法により実現される。さらに、金属部品が、面付けされた回路基板1のレイアウトにあわせて格子形状の枠体で構成された半導体装置の製造方法により実現される。また、金属部品は棒状体であって、それらの棒状体を組み合わせて電子部品2の4辺を囲うように実装された半導体装置の製造方法によって実現される。
さらに、これらの半導体装置は、一つ以上の半導体装置用回路が面付けされた回路基板1に一つ以上の電子部品2を実装する工程と、前記面付けた回路基板1の中間位置にあわせてグランド接続用に配置されたランド上において、電子部品2を囲むようにして金属部品(側壁シールド金属部品4(または10)、あるいは側壁シールド金属薄膜付き樹脂部品11)を実装する工程と、前記金属部品の電気接点と接続されるように導電層(シールド層5または導電プレート12)を該金属部品の上部に貼り付けるように形成する工程と、前記金属部品の中心を切断することにより半導体装置を個片化する工程と、を具備する製造方法によって実現される。
このような半導体装置の半導体装置の製造方法は、その半導体装置の側壁を電磁シールドするために個片に切断する箇所に金属部品を実装し、樹脂封止して上面に導電層を形成した後に切断する。このときの切断位置は金属部品の中心であり、半導体装置に金属部品が残存するようにして切断を行う。このようにすることにより、側壁の電磁シールドは電子部品の表面実装時に同時に形成することができ、金属部品の実装面積を最小化にすることができる。したがって、従来の半導体装置の製造方法に比べて、工程数の削減、高価な導電性材料の使用量削減、及び実装面積の最小化などが実現される。また、このようにして製造された半導体装置は、上面と側壁の接続部の形状が安定し、確実な電気的接続を得ることが可能となり、電磁シールド性能の信頼性が向上する。
以上、各実施形態で述べた側壁シールド金属部品は、銅、銅合金、またはその他の金属材料が適宜使用される。この場合、側壁シールド金属部品は半田接合ができることが望ましいが、半田接合ができない場合は、メッキ処理やスパッタリング処理などによりニッケル、金、またはパラジウムなどの半田濡れ性の高い材料を被覆することで対応することができる。
また、半導体装置の上面に設けるシールド層となる導電層は、銀を含む熱硬化性樹脂の硬化収縮で導電性が得られる材料を用いることが望ましいが、その他の金属を含む同様の導電機能を有する材料であってもよい。なお、あらかじめ回路基板を多面付けしたシートに加工された導電性膜を、側壁シールド金属部品の電気的接点部分に接合するようにしてもよい。
また、望ましい側壁シールド金属部品の形状は、実装高さが最も高い電子部品より高くなるように、側壁シールド金属部品の高さを調整することである。さらに、側壁シールド金属部品によってシールド層を形成する際には、側壁シールド金属部品の電気接点が該側壁シールド金属部品の上面のみではなく、側面の一部が電気接点として活用でき、かつ電子部品との間に所定の間隙を設けることができ、さらに、半導体装置の上面をフラットに形成するための樹脂層などを設けることができるようにすることが望ましい。
また、側壁シールド金属部品を中空にすると半導体装置の側壁はコの字型または逆L字型の形状となるため、半導体装置の搬送時において吸着以外の搬送方法を行うことができる。例えば、爪でコの字型または逆L字型の側面をクランプするなどの方法がとりやすくなる。特に、半導体装置を一旦実装した後のリワークには有効となる。さらには、前述したいずれの形状の側壁シールド金属部品を使用しても、実装部分に形成される半田フィレットが半導体装置の内周にのみ形成されるので、半導体装置の実装面積を最小化することに寄与することができる。
また、上記の各実施形態では、現在の実装技術で主流となっている表面実装方法によって半導体装置に電磁シールド機能を実現させる構成について説明したが、上記の各実施形態に限定されることはなく、例えば、スルーホールを使用した挿入用の電子部品を用いても上述と同様の電磁シールド機能を実現させることが可能である。さらには、側壁シールド金属部品の下端部の挿入ピンを、半田付け接続ではなく、スルーホールへの圧入による接触接合によって実施してもよい。
また、本発明によって実現される半導体装置は、次のような種々の効果を呈することができる。すなわち、上面に電気的接続を得るための十分な面積を有している。さらに、樹脂を充填した後に研削などを行う必要がない。また、樹脂の充填量を金属部品の最上部より下位にして、金属部品の最上部と充填した樹脂の段差を埋めるように導電性膜を形成することで、電気的接続性の信頼性を高め、かつ電磁シールド機能を有効に発揮することができる。場合によっては、金属部品の最上部と同じ高さまで樹脂を充填しても金属部品の上面で電気的接続がとれる。さらに、上面には金属製の平板などを導電性接着剤や半田付けなどで接合することもできる。
なお、上記の各実施形態では述べなかったが、金属部品(側壁シールド金属部品4(または10)、あるいは側壁シールド金属薄膜付き樹脂部品11)の長さは、適宜調整でき短く小さいサイズのものを多数個並べて実装することでも実現できる。その効果は、電子部品2を搭載するマウンタによって同時に金属部品を実装することができるため、特殊な搭載設備を必要としないことである。
以上、本発明に係る半導体装置の実施形態について図面を参照して詳述してきたが、本発明の具体的に構成はこれらの実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲の設計の変更等があってもそれらは本発明に含まれる。
本発明によれば、電磁シールド機能を備えた半導体装置を製造するための半導体製造装置などに有効に利用することができる。
1 回路基板
2 電子部品
3 封止樹脂(絶縁性樹脂)
4 側壁シールド金属部品(金属部品)
5 シールド層(導電層)
6 外部接続端子
7a、7b、7c、7d 半導体装置
10 側壁シールド金属部品(金属部品)
11 側壁シールド金属薄膜付き樹脂部品(金属部品)
11a 樹脂製中空パイプ
11b 金属薄膜
12 導電プレート(導電層)

Claims (2)

  1. 一つ以上の半導体装置用回路が面付けされた回路基板に、一つ以上の電子部品を実装する第1の工程と、
    前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように金属部品を実装する第2の工程と、
    前記金属部品の電気接点と接続されるように導電層を形成する第3の工程と、
    前記金属部品を両端に残して前記回路基板を切断することにより、該回路基板を個片化する第4の工程と、
    を含み、
    前記金属部品は中空の部材であることを特徴する半導体装置の製造方法。
  2. 一つ以上の半導体装置用回路が面付けされた回路パターンに一つ以上の電子部品が実装された回路基板と、
    前記回路基板に形成されたグランド接続用のランド上において、前記電子部品を囲むように実装された金属部品と、
    前記金属部品の電気接点と接続されるように形成された導電層とを備え、
    前記金属部品を両端に残して個片切断され、
    前記金属部品は中空の部材を前記個片切断によって切断した形状をなすことを特徴とする半導体装置。
JP2011052532A 2011-03-10 2011-03-10 半導体装置の製造方法及び半導体装置 Active JP5861260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011052532A JP5861260B2 (ja) 2011-03-10 2011-03-10 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011052532A JP5861260B2 (ja) 2011-03-10 2011-03-10 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2012190960A JP2012190960A (ja) 2012-10-04
JP5861260B2 true JP5861260B2 (ja) 2016-02-16

Family

ID=47083816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011052532A Active JP5861260B2 (ja) 2011-03-10 2011-03-10 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP5861260B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792914B2 (en) 2021-11-30 2023-10-17 Avary Holding (Shenzhen) Co., Ltd. Circuit board assembly and manufacturing method thereof
US11825595B2 (en) 2021-11-30 2023-11-21 Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd. Manufacturing method of circuit board assembly

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP6653646B2 (ja) * 2016-12-02 2020-02-26 太陽誘電株式会社 電子部品およびその製造方法
JP6793022B2 (ja) * 2016-12-02 2020-12-02 日東電工株式会社 マスキング用粘着テープ
CN107248509A (zh) * 2017-07-14 2017-10-13 中芯长电半导体(江阴)有限公司 Emi防护的芯片封装结构及封装方法
KR102592329B1 (ko) 2018-06-26 2023-10-20 삼성전자주식회사 반도체 패키지 제조 방법
EP3840412A1 (en) * 2019-12-19 2021-06-23 GN Hearing A/S Encapsulation of electronic components on substrate for hearing device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP2006294701A (ja) * 2005-04-06 2006-10-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010080699A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 高周波モジュールとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792914B2 (en) 2021-11-30 2023-10-17 Avary Holding (Shenzhen) Co., Ltd. Circuit board assembly and manufacturing method thereof
US11825595B2 (en) 2021-11-30 2023-11-21 Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd. Manufacturing method of circuit board assembly

Also Published As

Publication number Publication date
JP2012190960A (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5861260B2 (ja) 半導体装置の製造方法及び半導体装置
JP6837432B2 (ja) 高周波モジュール
JP5790682B2 (ja) モジュールおよびその製造方法
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US11527487B2 (en) Package structure and method of manufacturing the same
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
CN104716105A (zh) 半导体装置及其制造方法
US10854560B2 (en) Semiconductor device and semiconductor device manufacturing method
JPWO2019156051A1 (ja) 高周波モジュール
JP2004119863A (ja) 回路装置およびその製造方法
JP2008288610A (ja) 回路モジュールの製造方法
JPWO2017199461A1 (ja) 電子部品
JP2018186241A (ja) 電子部品およびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2014027249A (ja) 電子部品の製造方法
US10062649B2 (en) Package substrate
JP2010056180A (ja) 回路モジュール
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US20150303073A1 (en) Method of fabricating a packaging substrate
WO2019082987A1 (ja) 電子部品内蔵構造体
JP2018046084A (ja) 半導体装置、及び半導体装置の製造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2009290141A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5861260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150