WO2016195026A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2016195026A1
WO2016195026A1 PCT/JP2016/066434 JP2016066434W WO2016195026A1 WO 2016195026 A1 WO2016195026 A1 WO 2016195026A1 JP 2016066434 W JP2016066434 W JP 2016066434W WO 2016195026 A1 WO2016195026 A1 WO 2016195026A1
Authority
WO
WIPO (PCT)
Prior art keywords
shield wall
wiring board
conductor
plan
view
Prior art date
Application number
PCT/JP2016/066434
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
一生 山元
卓也 村山
野村　忠志
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2017522252A priority Critical patent/JP6414637B2/ja
Priority to CN201680031752.1A priority patent/CN107710406B/zh
Publication of WO2016195026A1 publication Critical patent/WO2016195026A1/ja
Priority to US15/830,302 priority patent/US10349512B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/003—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields made from non-conductive materials comprising an electro-conductive coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Definitions

  • the present invention relates to a high-frequency module including a sealing resin layer that covers a plurality of components mounted on a wiring board and a shield wall for preventing mutual interference of noise between components.
  • a high-frequency module mounted on a portable terminal device or the like is provided with a shield layer for shielding electromagnetic waves.
  • a shield layer for shielding electromagnetic waves.
  • this type of high-frequency module there is a type in which a component mounted on a wiring board is covered with a mold resin, and a shield layer is provided so as to cover the surface of the mold resin.
  • Such a shield layer is provided to shield external noise, but when multiple components are mounted on a wiring board, noise generated from these components interferes with other components. There is a problem. Therefore, conventionally, a high-frequency module provided with a shield that shields noise between mounted components as well as the outside has been proposed.
  • the high frequency module 100 described in Patent Document 1 two components 102 are mounted on a wiring board 101, and both components 102 are sealed with a mold resin layer 103.
  • a slit S that penetrates the mold resin layer 103 and the ground electrode 105 on the wiring substrate 101 is formed between both parts of the mold resin layer 103.
  • the shield layer 104 is formed of a conductive resin that covers the surface of the mold resin layer 103 and fills the slit S.
  • the conductive resin filled in the slit S is electrically connected to the ground electrode 105 formed on the wiring substrate 101.
  • noise from the outside to the component 102 can be shielded by the conductive resin that covers the surface of the mold resin layer 103. Moreover, mutual interference of noise between the two components 102 can be prevented by the conductive resin filled in the slit S.
  • the shield layer 104 deteriorates the shield characteristics when a problem occurs in the connection with the ground electrode 105 of the wiring board 101.
  • the high-frequency module 100 is electrically connected to each other because the slit S penetrates the ground electrode 105. It is configured to ensure a secure connection.
  • the present invention has been made in view of the above-described problems, and can improve the shielding characteristics between mounted components, reduce deformation and disconnection of internal wiring electrodes of the wiring board, and can be miniaturized.
  • An object is to provide a high-frequency module.
  • a high-frequency module includes a wiring board, a plurality of components mounted on one main surface of the wiring board, and a plurality of the components stacked on the one main surface of the wiring board.
  • a sealing resin layer that seals the component, a shield wall disposed between a predetermined component and the other component among the plurality of components in the sealing resin layer, and the one of the wiring boards
  • a surface layer conductor disposed between the main surface and the shield wall so as to overlap the shield wall in a plan view of the wiring board, the shield wall having a bent line shape having a bent portion in the plan view And the bent portion has a first projecting portion penetrating the surface layer conductor.
  • the shield wall has a polygonal line shape having a bent portion in a plan view, compared with the case where the shield wall is formed in a straight line shape in a plan view, a component that is desired to prevent mutual interference of noise with one shield wall As a result, the high-frequency module can be easily downsized.
  • the shield wall and the surface layer conductor can be reliably connected as compared with the configuration in which the shield wall is in contact with the surface of the surface layer conductor to connect them.
  • the shield characteristic of the shield wall can be improved by forming the ground electrode for grounding or connecting the surface conductor to the ground electrode formed inside the wiring board.
  • the shield wall is configured to penetrate the surface conductor at the first projecting portion located at the bent portion, the entire end portion on the surface conductor side of the shield wall as in the case where the shield wall is formed by conventional dicing is used. Compared with the structure that penetrates the surface layer conductor, the module is less likely to break, and disconnection and deformation of the wiring electrode formed inside the wiring board can be reduced.
  • the shield wall may further include a second protrusion that penetrates the surface conductor at a position different from the first protrusion in the plan view. In this case, since the number of places where the shield wall and the surface layer conductor are reliably connected increases, the connectivity between the shield wall and the surface layer conductor is further improved.
  • the wiring board includes a via conductor provided so as to sandwich the surface layer conductor with the shield wall at a position overlapping either the first protrusion or the second protrusion in the plan view.
  • the first protrusion or the second protrusion that overlaps the via conductor in plan view may be connected to the via conductor at an end that passes through the surface layer conductor. In this case, the via conductor and the first or second protrusion can be reliably connected.
  • the via conductor may be connected to a ground electrode for grounding formed inside the wiring board.
  • the shield wall and the ground electrode can be reliably connected, the shield characteristic of the shield wall can be stabilized.
  • the wiring board includes an internal wiring electrode disposed so as to straddle the shield wall in the plan view, and the internal wiring electrode includes the first projecting portion and the second projecting portion in the plan view. It may be arranged so as not to overlap any of the above. For example, when the shield wall is formed by laser or drilling, the heat and impact acting on the wiring board during the processing of the shield wall are strong directly under the first and second protrusions. Therefore, by disposing the internal wiring electrode straddling the shield wall so as not to overlap either the first or second protruding portion, the disconnection or deformation of the internal wiring electrode due to the formation of the shield wall can be reduced. Can do.
  • the surface layer conductor may be provided so as to overlap a part of the shield wall in the plan view, and the part of the shield wall may include the first protrusion and the second protrusion. . According to this configuration, it is possible to increase the design space for the wiring electrodes and the like on the one main surface of the wiring board as compared with the case where the surface layer conductor is formed so as to overlap the entire shield wall in plan view.
  • the wiring board may be a multilayer wiring board in which a plurality of wiring layers are stacked, and the internal wiring electrode may be located on the wiring layer disposed closest to the one main surface among the plurality of wiring layers. . If the internal wiring electrode is in the wiring layer closest to the one main surface of the wiring board, it is easily affected by heat and impact when forming the shield wall. Therefore, by disposing the internal wiring electrode so that it does not overlap either the first or second projecting portion where the heat and impact when forming the shield wall are the strongest, it is possible to reduce disconnection and deformation of the internal wiring electrode. it can.
  • a protective inner conductor that is provided in a lower wiring layer than the wiring layer provided with the surface conductor, and overlaps the surface conductor in a plan view, wherein the first protrusion is electrically connected to the protective inner conductor; It may be connected to. According to this configuration, it is possible to prevent damage to the layer located below the protective inner conductor.
  • the shield wall is connected to the surface layer conductor, so that the shield wall and the surface layer conductor can be reliably connected.
  • the shield wall is connected to the surface conductor at the first protrusion, the entire end of the shield wall on the surface conductor side is the surface conductor as in the case of forming the shield wall by conventional dicing. Compared with the structure which penetrates, the module is less likely to break, and disconnection and deformation of the wiring electrode formed inside the wiring board can be reduced.
  • FIG. 2 is a cross-sectional view taken along line AA in FIG. 1. It is a figure which shows the modification of the shield wall of FIG. It is a figure which shows the other modification of the shield wall of FIG. It is a figure which shows the high frequency module concerning 2nd Embodiment of this invention. It is a figure which shows the modification of the shield wall of FIG. It is a top view of the high frequency module concerning a 3rd embodiment of the present invention.
  • FIG. 8 is a cross-sectional view taken along line BB in FIG. 7. It is a figure which shows the modification of the shield wall of FIG. It is a figure which shows the other modification of the shield wall of FIG.
  • FIG. 12 is a cross-sectional view taken along the line CC in FIG. 11. It is a figure which shows the internal wiring electrode of FIG. It is a figure which shows the modification of the surface layer conductor of FIG. It is sectional drawing of the high frequency module concerning 5th Embodiment of this invention. It is a figure which shows the modification of the shield wall of FIG. It is sectional drawing of the high frequency module concerning 6th Embodiment of this invention. It is a figure which shows the modification of the shield wall of FIG. It is sectional drawing of the conventional high frequency module.
  • FIGS. 1 is a plan view of the high-frequency module
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG. In FIG. 1, the top surface portion of the shield film 6 is not shown.
  • the high-frequency module 1 a includes a multilayer wiring board 2 (corresponding to “wiring board” of the present invention) and a plurality of components mounted on the upper surface 20 a of the multilayer wiring board 2.
  • a multilayer wiring board 2 corresponding to “wiring board” of the present invention
  • the sealing resin layer 4 laminated on the upper surface 20a of the multilayer wiring board 2 the shield film 6 covering the surface of the sealing resin layer 4, and the sealing resin layer 4
  • the shield wall 5 is provided with a surface layer conductor 8a disposed between the upper surface 20a of the multilayer wiring board 2 and the shield wall 5, and is mounted on, for example, a mother board of an electronic device using a high-frequency signal.
  • the multilayer wiring board 2 is formed by laminating a plurality of insulating layers 2a to 2d made of, for example, a low-temperature co-fired ceramic or glass epoxy resin.
  • insulating layers 2a to 2d made of, for example, a low-temperature co-fired ceramic or glass epoxy resin.
  • On the upper surface 20a of the multilayer wiring board 2 (corresponding to "one main surface of the wiring board" of the present invention), mounting electrodes 7 and surface conductors 8a for mounting the components 3a and 3b are formed, and on the lower surface 20c.
  • a plurality of external electrodes 9 for external connection are formed.
  • the wiring layers 10 to 12 having various internal wiring electrodes 10a to 12a are arranged between the adjacent insulating layers 2a to 2d.
  • the multilayer wiring board 2 has a structure in which the insulating layers 2a to 2d and the wiring layers 10 to 12 are alternately stacked.
  • a plurality of via conductors 14 for connecting the internal wiring electrodes 10a to 12a of the different wiring layers 10 to 12 are formed in the multilayer wiring board 2.
  • the mounting electrode 7, the surface conductor 8a, the external electrode 9, and the internal wiring electrodes 10a to 12a are all made of a metal generally adopted as a wiring electrode such as Cu, Ag, or Al.
  • Each via conductor 14 is made of a metal such as Ag or Cu.
  • Each mounting electrode 7, the surface layer conductor 8a, and each external electrode 9 may be plated with Ni / Au.
  • a metal member that protects the surface layer conductor 8a such as a solder film may be bonded to the surface layer conductor 8a.
  • Each component 3a, 3b is composed of a semiconductor element formed of a semiconductor such as Si or GaAs, or a chip component such as a chip inductor, a chip capacitor, or a chip resistor.
  • the sealing resin layer 4 is laminated on the multilayer wiring board 2 so as to cover the upper surface 20a of the multilayer wiring board 2 and the components 3a and 3b.
  • the sealing resin layer 4 can be formed of a resin that is generally employed as a sealing resin such as an epoxy resin.
  • the shield film 6 is for shielding noise from the outside with respect to the various internal wiring electrodes 10a to 12a and the components 3a and 3b in the multilayer wiring board 2, and the upper surface of the multilayer wiring board 2 of the sealing resin layer 4 It is laminated
  • the shield film 6 is connected to a ground electrode (not shown) exposed on the side surface 20b of the multilayer wiring board 2.
  • the shield film 6 may be formed in a multilayer structure having an adhesion film laminated on the surface of the sealing resin layer 4, a conductive film laminated on the adhesion film, and a protective film laminated on the conductive film. it can.
  • the adhesion film is provided to increase the adhesion strength between the conductive film and the sealing resin layer 4 and can be formed of a metal such as SUS, for example.
  • the conductive film is a layer that bears the substantial shielding function of the shield film 6 and can be formed of, for example, any one of Cu, Ag, and Al.
  • the protective film is provided to prevent the conductive film from being corroded or scratched, and can be formed of, for example, SUS.
  • the shield wall 5 is disposed between the predetermined parts 3 a and 3 b in the sealing resin layer 4. Specifically, as shown in FIG. 1, the shield wall 5 of this embodiment is disposed so as to divide the upper surface 20a of the multilayer wiring board 2 into two regions, and each component 3a between the divided regions. , 3b to prevent mutual interference of noise.
  • the shield wall 5 is electrically connected to the top surface of the shield film 6 at its upper end.
  • the shield wall 5 is a broken line having two bent portions 5a1 and 5a2 in a plan view of the multilayer wiring board 2 (a plan view seen from a direction perpendicular to the upper surface 20a of the multilayer wiring board 2 and hereinafter referred to as a plan view). It has a shape.
  • the angle formed by the bent portions 5a1 and 5a2 of the shield wall 5 is 90 ° in plan view.
  • the angle formed by the bent portions 5a1 and 5a2 is not 90 °.
  • it is not limited to an acute angle or an obtuse angle.
  • the surface layer conductor 8a is disposed between the upper surface 20a of the multilayer wiring board 2 and the shield wall 5 so as to overlap the shield wall 5 in plan view. Specifically, the surface layer conductor 8 a has a linear shape as the shield wall 5 is projected in plan view, and is formed in a polygonal line shape wider than the shield wall 5. The surface conductor 8a is connected to a ground electrode (not shown) for grounding provided in the wiring layers 10 to 12 inside the multilayer wiring board 2.
  • the lower end portion of the shield wall 5 has protrusions 5b1 and 5b2 at positions overlapping the bent portions 5a1 and 5a2 in plan view. (Corresponding to the “first protrusion” of the present invention) is provided. Both projecting portions 5b1 and 5b2 pass through the surface layer conductor 8a, and are formed so that their tips enter the inside of the multilayer wiring board 2, thereby connecting to the surface layer conductor 8a. The other part of the lower end portion of the shield wall 5 is connected to the surface layer conductor 8a by being provided so as not to penetrate the surface layer conductor 8a.
  • the shield wall 5 is formed of, for example, a conductive paste containing a metal filler of any one of Cu, Ag, and Al.
  • the shield wall 5 may be formed by forming a groove for the shield wall 5 in the sealing resin layer 4 by laser processing or the like, and forming a metal film in the groove by using a film formation technique such as sputtering. it can.
  • the manufacturing method of the high frequency module 1a is demonstrated. First, the multilayer wiring board 2 on which the mounting electrode 7, the surface conductor 8a, the wiring layers 10 to 12 and the via conductor 14 are formed is prepared.
  • the components 3a and 3b are mounted on the upper surface 20a of the multilayer wiring board 2 using a known surface mounting technique such as solder mounting.
  • the sealing resin layer 4 is laminated on the upper surface 20a of the multilayer wiring board 2 so as to cover the components 3a and 3b.
  • the sealing resin layer 4 can be formed by, for example, a coating method, a printing method, a transfer mold method, a compression mold method, or the like.
  • the surface of the sealing resin layer 4 is polished or ground.
  • a groove is formed by irradiating a laser beam to a place where the shield wall 5 is disposed from the opposite surface 4 a side of the sealing resin layer 4.
  • the groove for the shield wall 5 is formed in a polygonal line shape having two bent portions 5a1 and 5a2 so as to overlap the surface conductor 8a in plan view.
  • grooves other than the two bent portions 5a1 and 5a2 of the groove for the shield wall 5 are formed so that the surface layer conductor 8a is exposed, and the deep bent portions 5a1 and 5a2 have deep grooves that penetrate the surface layer conductor 8a.
  • the depth of the groove can be adjusted, for example, by changing the irradiation time of the laser beam.
  • the groove for the shield wall 5 may be formed by drilling.
  • the shield wall 5 is formed by filling a groove formed in the sealing resin layer 4 with, for example, a conductive paste containing Cu filler by a coating method or a printing method.
  • the protruding portions 5b1 and 5b2 penetrating the surface conductor 8a are formed in the bent portions 5a1 and 5a2 where the deep grooves are formed.
  • the shield film 6 is formed so as to cover the surface (opposite surface 4a and peripheral side surface 4b) of the sealing resin layer 4 and the side surface 20b of the multilayer wiring board 2.
  • the high frequency module 1a is completed.
  • the shield wall 5 may be formed using the same film formation technique as that for the shield film 6. In this case, the groove for the shield wall 5 may be filled together when forming the shield film 6.
  • the shield wall 5 since the shield wall 5 has a polygonal line shape having the bent portions 5a1 and 5a2 in a plan view, one shield wall is formed as compared with the case where the shield wall 5 is formed in a straight line. 5, the degree of freedom of arrangement of the components 3a and 3b to prevent mutual interference of noise is improved, and accordingly, the high-frequency module can be easily downsized.
  • the shield wall 5 is connected to the surface layer conductor 8a when the projecting portions 5b1 and 5b2 pass through the surface layer conductor 8a. Therefore, the shield wall 5 is connected only by contacting the surface of the surface layer conductor 8a. Compared with the configuration, the shield wall 5 and the surface conductor 8a can be reliably connected. In addition, since the surface layer conductor 8a is connected to the ground electrode, the shield characteristics by the shield wall 5 can be stabilized.
  • the entire end of the shield wall on the surface layer conductor side is the surface layer as in the case of forming the shield wall by conventional dicing.
  • disconnection and deformation of the internal wiring electrodes 10a to 12a of the multilayer wiring board 2 can be reduced.
  • the restriction that the internal wiring electrodes 10a to 12a must be disposed so as not to overlap the shield wall 5 in plan view is eliminated or reduced. Therefore, the degree of freedom in designing the internal wiring electrodes 10a to 12a is improved.
  • FIGS. 3 and 4 are diagrams showing modifications of the shield wall 5 and corresponding to FIG.
  • the aspect of the protruding portion of the shield wall 5 can be changed as appropriate.
  • the shield wall 50 has another protruding portion 5b3 (corresponding to the “second protruding portion” of the present invention) penetrating the surface layer conductor 8a at a position different from the bent portions 5a1 and 5a2. You may do it.
  • the number of places where the connection between the shield wall 50 and the surface layer conductor 8a is reliably performed increases, so that the connectivity between the shield wall 50 and the surface layer conductor 8a is further improved.
  • the protruding portion 5b4 of the shield wall 51 is provided so as to protrude in the entire region between the two bent portions 5a1 and 5a2 in plan view, and penetrates the surface layer conductor 8a in the region. There may be. In this case, since the region where the connection between the shield wall 51 and the surface conductor 8a is reliably performed increases, the connectivity between the shield wall 51 and the surface conductor 8a is further improved.
  • FIG. 5 is a plan view of the high-frequency module 1b and corresponds to FIG.
  • the high-frequency module 1b according to this embodiment differs from the high-frequency module 1a according to the first embodiment described with reference to FIGS. 1 and 2 in that the shape of the shield wall 52 in plan view is different as shown in FIG. That is. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the shield wall 52 is formed so that the width W1 of the end portion 5a3 and the bent portions 5a1 and 5a2 is wider than the width W2 of the other portions in plan view.
  • the groove for the shield wall 52 is formed by laser processing, the energy of the laser beam irradiated at the end portion 5a3 and the bent portions 5a1 and 5a2 tends to be larger than the other portions. Then, in the groove for the shield wall 52, the end portion 5a3 and the bent portions 5a1 and 5a2 are formed wider and deeper than the other portions.
  • the groove for the shield wall 52 can be formed without fine setting of the laser conditions.
  • a projecting portion that penetrates the surface conductor 8a may be provided at both end portions 5a3.
  • the shield wall 52 described above is provided so as to divide the upper surface 20a of the multilayer wiring board 2 into two regions.
  • the structure which provides the shield wall 53 may be sufficient.
  • the surface layer conductor 8b is also provided only in a portion overlapping the shield wall 53 in plan view. In this way, since the empty space on the upper surface 20a of the multilayer wiring board 2 can be increased, the degree of freedom in designing the wiring electrodes and the like can be improved.
  • FIGS. 7 is a plan view of the high-frequency module 1c, corresponding to FIG. 1, and FIG. 8 is a cross-sectional view taken along the line BB in FIG.
  • the high-frequency module 1c according to this embodiment differs from the high-frequency module 1a according to the first embodiment described with reference to FIGS. 1 and 2 in the shield wall 54 and the multilayer wiring board 2 as shown in FIG.
  • the components 3c to 3f to be mounted are different in configuration. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the shield wall 54 is provided so as to divide the upper surface 20a of the multilayer wiring board 2 into four regions. At this time, the shield wall 54 is formed in a linear shape having one bent portion 5a4 and two branch portions 5a5 and 5a6 in plan view. Further, the surface layer conductor 8 c is formed in a shape as if the shield wall 54 was projected in a plan view and wider than the shield wall 54.
  • the shield wall 54 is provided with protruding portions 5b4 and 5b5 penetrating the surface conductor 8c at the bent portion 5a4 and the branched portions 5a5 and 5a6, respectively.
  • the multilayer wiring board 2 is provided with via conductors 14a and 14b so as to sandwich the surface layer conductor 8c between the shield wall 54 and the positions overlapping the protrusions 5b4 and 5b5.
  • Each of the projecting portions 5b4 and 5b5 is connected to the via conductors 14a and 14b in a state where the end on the side penetrating the surface layer conductor 8c enters the via conductors 14a and 14b.
  • the via conductors 14a and 14b are connected to ground electrodes for grounding (not shown) provided in the wiring layers 10 to 12 of the multilayer wiring board 2. Note that not all of the via conductors 14a and 14b need be connected to the ground electrode, and at least one of the via conductors 14a and 14b may be connected to the ground electrode.
  • both branch portions 5a5 and 5a6 of the shield wall 54 is a shape in which a broken line portion and a straight line portion extending in a different direction from the bending point of the broken line are combined. Therefore, both the branched portions 5a5 and 5a6 correspond to the “bent portion” of the present invention.
  • the shield conductor 54 and the ground electrode can be reliably connected by the via conductors 14a and 14b, and the connection resistance between the shield wall 54 and the ground electrode can be lowered. Further, since the heat and impact when forming the groove for the shield wall 54 can be absorbed by the via conductors 14a and 14b, the disconnection of the internal wiring electrodes 10a to 12a due to the formation of the shield wall 54, Deformation can be reduced.
  • FIGS. 9 and 10 are diagrams showing the shield walls 55 and 56 according to this example, and correspond to FIG.
  • the shield wall 55 may have a protruding portion 5b6 at a position different from the bent portion 5a4 and the branched portions 5a5 and 5a6.
  • a via conductor 14c similar to the shield wall 54 is provided at each position overlapping the protrusions 5b6 in a plan view of the multilayer wiring board 2.
  • each projecting portion 5b6 is connected to the via conductor 14c at the end on the side penetrating the surface layer conductor 8c.
  • the connectivity between the shield wall 55, the surface conductor 8c, and the ground electrode is further improved.
  • the number of via conductors 14a to 14c that absorbs heat and shock when forming the groove for the shield wall 55 is increased, the internal wiring electrodes 10a to 12a are disconnected or deformed due to heat or shock when the groove is formed. Can be further reduced.
  • the shield wall 56 has a protruding portion 5 b 7 at a position different from the bent portion 5 a 4 and the branch portions 5 a 5 and 5 a 6, and a position overlapping the protruding portion 5 b 7 in plan view of the multilayer wiring board 2.
  • the via conductor may not be provided. In this case, the connectivity between the surface layer conductor 8c and the shield wall 56 can be improved as compared with the shield wall 54 shown in FIG.
  • Each of the protrusions 5b4 and 5b5 provided at a position overlapping the bent part 5a4 and the branch parts 5a5 and 5a6 in plan view corresponds to the “first protrusion” of the present invention, and the other protrusions 5b6 and 6b6.
  • Each of 5b7 corresponds to a “second protrusion” of the present invention.
  • FIGS. 11 is a plan view of the high-frequency module 1d, corresponding to FIG. 1,
  • FIG. 12 is a cross-sectional view taken along the line CC in FIG. 11, and
  • FIG. 13 is a diagram showing an example of the internal wiring electrode 10a in FIG. is there. Further, in FIG. 13, only the shield wall 57, the surface layer conductor 8a, the shield film 6, the multilayer wiring board 2 and the internal wiring electrodes 10a of the wiring layer 10 are shown, and the other configurations are not shown.
  • the high-frequency module 1d according to this embodiment differs from the high-frequency module 1a of the first embodiment described with reference to FIGS. 1 and 2 in that the configuration of the shield wall 57 is as shown in FIGS. Is different. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the shield wall 57 is different from the protruding portions 5b8 and 5b9 (corresponding to the “first protruding portion” of the present invention) provided at the respective positions overlapping the two bent portions 5a1 and 5a2 in plan view. And a plurality of protrusions 5b10 (corresponding to the “second protrusions” of the present invention) provided at positions.
  • the shield wall 57 has a gap between the lower end portion of the shield wall 57 and the surface layer conductor 8a, except for the protruding portions 5b8, 5b9, and 5b10.
  • the resin of the sealing resin layer 4 is disposed.
  • the shaded portion of the shield wall 57 in FIG. 11 indicates a location where the protruding portions 5b8, 5b9, and 5b10 are provided.
  • each internal wiring electrode 10a is disposed so as not to overlap the protruding portions 5b8, 5b9, and 5b10 in plan view.
  • each internal wiring electrode 10a is disposed so as to overlap any of the protruding portions 5b8, 5b9, and 5b10 in plan view, and thus is caused by heat and impact when the shield wall 57 is formed. Disconnection and deformation of the internal wiring electrode 10a can be reduced. Further, the shield wall 57 is formed so that there is a gap between the shield wall 57 and the surface layer conductor 8a in a portion that overlaps each internal wiring electrode 10a in plan view. Therefore, when forming the groove for the shield wall 57, the internal wiring electrode 10a is formed. The heat and impact which act on can be suppressed.
  • the shape in plan view can be changed as appropriate.
  • the surface layer conductor 8 d is provided only in a region that overlaps the protrusions 5 b 8, 5 b 9, and 5 b 10 that are part of the shield wall 57 in plan view. According to this configuration, the design space for the wiring electrodes and the like on the upper surface 20a of the multilayer wiring board 2 can be increased as compared with the case where the surface layer conductor is formed so as to overlap the entire shield wall 57 in plan view.
  • FIG. 15 is a cross-sectional view of the high-frequency module 1e and corresponds to a cross-sectional view taken along the line BB in FIG.
  • the high-frequency module 1e according to this embodiment is different from the high-frequency module 1c of the third embodiment described with reference to FIGS. 7 and 8 in that the configuration of the shield wall 58 and the protective internal conductor 60 are provided. That is. Since other configurations are substantially the same as those of the high-frequency module 1c of the third embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the high-frequency module 1 e is connected to the inner wiring layer (corresponding to the “wiring layer” of the present invention) provided with the surface layer conductor 8 c, with the surface layer conductor 8 c in a plan view.
  • overlapping protective inner conductors 60 are provided.
  • the protruding portions 5b11 and 5b12 (corresponding to the “first protruding portion” of the present invention) of the shield wall 58 are in contact with and electrically connected to the protective inner conductor 60 and do not penetrate the protective inner conductor 60.
  • the insulating layer 2 b that penetrates the protective inner conductor 60 and is located below the protective inner conductor 60. Grooves are formed so as not to damage. Thereby, it is possible to prevent damage to the insulating layer 2b located under the protective inner conductor 60.
  • the protrusions 5b11 and 5b12 may not be connected to the protective inner conductor 60 as long as they are electrically connected to at least the surface layer conductor 8c.
  • FIG. 16 is a view showing a modification of the shield wall 58 and corresponds to FIG.
  • the protruding portion 5b13 of the shield wall 59 is provided so as to protrude in the entire region between the two bent portions in plan view, and does not penetrate the protective inner conductor 60, but penetrates the surface conductor 8c in this region. It is a structure. In this case, the insulating layer 2b located below the protective inner conductor 60 is prevented from being damaged, and a region where the shield wall 59 and the protective inner conductor 60 are reliably connected is increased. The connectivity with is further improved.
  • FIG. 17 is a cross-sectional view of the high-frequency module 1f and corresponds to a cross-sectional view taken along the line BB in FIG.
  • the high-frequency module 1f differs from the high-frequency module 1e of the fifth embodiment described with reference to FIG. 15 in that the configuration of the shield wall 58A, the surface layer conductor 8c, and the protective internal conductor 60 are electrically connected. That is, a plurality of via conductors 14d connected to is formed. Since other configurations are substantially the same as those of the high-frequency module 1e of the fifth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the high-frequency module 1 f is connected to the internal wiring layer (corresponding to the “wiring layer” of the present invention) provided with the surface layer conductor 8 c, with the surface layer conductor 8 c in a plan view.
  • Overlapping protective inner conductors 60 are formed, and a plurality of via conductors 14d connecting the surface layer conductors 8c and the protective inner conductors 60 are arranged along the lateral direction of FIG. 17 of the surface layer conductors 8c (the x direction shown in FIG. 17). It is a structure.
  • the protruding portions 5b14 and 5b15 (corresponding to the “first protruding portion” of the present invention) of the shield wall 58A are electrically connected to the protective internal conductor 60 via the via conductor 14d. Thereby, the shielding performance between the surface layer conductor 8c and the protective inner conductor 60 is further improved.
  • FIG. 18 is a view showing a modification of the shield wall 58A and corresponds to FIG.
  • the protruding portion 5b16 of the shield wall 59A is provided so as to protrude in the entire region between the two bent portions in plan view, and does not penetrate the protective inner conductor 60, but penetrates the surface conductor 8c in this region. It is a structure. In this case, since the connection area between the shield wall 59A and the protective inner conductor 60 is increased, the shielding performance between the surface layer conductor 8c and the protective inner conductor 60 is further improved.
  • the number of insulating layers and wiring layers constituting the multilayer wiring board 2 can be changed as appropriate.
  • the present invention can be applied to various high-frequency modules including a sealing resin layer that covers a component mounted on a wiring board and a shield wall that prevents mutual interference of noise between components.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

実装部品間のシールド特性を向上させつつ、配線基板の内部配線電極の変形や断線を低減することができるとともに、小型化が可能な高周波モジュールを提供する。　高周波モジュール１ａは、多層配線基板２と、該多層配線基板２の上面２０ａに実装された複数の部品３ａ，３ｂと、多層配線基板２の上面２０ａに積層され、複数の部品３ａ，３ｂを封止する封止樹脂層４と、封止樹脂層４内において、所定の部品３ａ，３ｂ間に配置されたシールド壁５と、多層配線基板２の上面２０ａとシールド壁５との間で、多層配線基板２の平面視でシールド壁５と重なるように配設された表層導体８ａとを備え、シールド壁５は、前記平面視で屈曲部５ａ１，５ａ２を有する折れ線状を成し、当該屈曲部５ａ１，５ａ２に表層導体８ａを貫通する突出部５ｂ１，５ｂ２を有する。

Description

高周波モジュール
本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える高周波モジュールに関する。
　携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種の高周波モジュールの中には、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。
　このようなシールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールドが設けられた高周波モジュールが提案されている。
　例えば、図１９に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１上に２つの部品１０２が実装され、両部品１０２がモールド樹脂層１０３により封止される。モールド樹脂層１０３の両部品間には、当該モールド樹脂層１０３および配線基板１０１上のグランド電極１０５を貫通するスリットＳが形成される。シールド層１０４は、モールド樹脂層１０３の表面を被覆するとともにスリットＳに充填される導電性樹脂により形成される。また、スリットＳに充填された導電性樹脂は、配線基板１０１に形成されたグランド電極１０５に電気的に接続される。
　この場合、モールド樹脂層１０３の表面を被覆する導電性樹脂により、部品１０２に対する外部からのノイズを遮蔽できる。また、スリットＳに充填された導電性樹脂により両部品１０２間のノイズの相互干渉を防止することもできる。
　また、シールド層１０４は、配線基板１０１のグランド電極１０５との接続に不具合が生じるとシールド特性が劣化するが、この高周波モジュール１００は、スリットＳがグランド電極１０５を貫通することで両者の電気的な接続を確実に行うように構成されている。
特開２０１０－２２５６２０号公報（段落００２５～００２６、図１等参照）
　近年、この種の高周波モジュールの小型・高機能化に伴い、部品間のノイズの相互干渉を防止するシールドを途中で曲げて、配線基板の実装面を無駄なく利用したいという要望がある。しかしながら、上述のスリットＳは、ダイシングで形成されるため、途中で方向を変えるのが困難である。また、スリットＳにより配線基板１０１がハーフカットされた状態になるため、高周波モジュール１００が割れやすいという課題がある。さらに、スリットＳの形成時の熱や衝撃などで、配線基板１０１のスリットＳの真下の配線電極が断線したり、変形したりするおそれもある。
　本発明は、上記した課題に鑑みてなされたものであり、実装部品間のシールド特性を向上させつつ、配線基板の内部配線電極の変形や断線を低減することができるとともに、小型化が可能な高周波モジュールを提供することを目的とする。
　上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の一方主面に実装された複数の部品と、前記配線基板の前記一方主面に積層され、前記複数の部品を封止する封止樹脂層と、前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、前記配線基板の前記一方主面と前記シールド壁との間で、前記配線基板の平面視で前記シールド壁と重なるように配設された表層導体とを備え、前記シールド壁は、前記平面視で屈曲部を有する折れ線状を成し、前記屈曲部に、前記表層導体を貫通する第１突出部を有することを特徴としている。
　この場合、シールド壁が平面視で屈曲部を有する折れ線状を成すため、シールド壁が平面視で直線状に形成される場合と比較して、１つのシールド壁でノイズの相互干渉を防止したい部品の配置自由度が向上し、これに伴って高周波モジュールの小型化が容易になる。
　また、第１突出部が表層導体を貫通するため、シールド壁が表層導体の表面に接触することで両者の接続を図る構成と比較して、シールド壁と表層導体を確実に接続することができる。また、表層導体が接地用のグランド電極を構成したり、表層導体を配線基板の内部に形成されたグランド電極に接続したりすることで、シールド壁のシールド特性の向上を図ることができる。
　また、シールド壁は、屈曲部に位置する第１突出部で表層導体を貫通する構成のため、従来のダイシングでシールド壁を形成する場合のように、シールド壁の表層導体側の端部の全体が表層導体を貫通する構成と比較して、モジュールが割れにくくなり、配線基板の内部に形成された配線電極の断線や変形を低減することができる。
　また、前記シールド壁は、前記平面視で前記第１突出部と異なる位置において、前記表層導体を貫通する第２突出部をさらに有していてもよい。この場合、シールド壁と表層導体との接続が確実に行われる箇所が増えるため、シールド壁と表層導体との接続性がさらに向上する。
　また、前記配線基板は、前記平面視で前記第１突出部または前記第２突出部のいずれかに重なる位置で、前記シールド壁との間で前記表層導体を挟むように設けられたビア導体を有し、平面視で前記ビア導体に重なる前記第１突出部または前記第２突出部は、前記表層導体を貫通する側の端部が当該ビア導体に接続されていてもよい。この場合、ビア導体と第１または第２突出部とを確実に接続することができる。
　また、前記ビア導体が、前記配線基板の内部に形成された接地用のグランド電極に接続されていてもよい。この場合、シールド壁とグランド電極とを確実に接続することができるため、シールド壁のシールド特性の安定化を図ることができる。
　また、前記配線基板は、前記平面視で前記シールド壁を跨ぐように配設された内部配線電極を有し、前記内部配線電極は、前記平面視で前記第１突出部および前記第２突出部のいずれにも重ならないように配設されていてもよい。例えば、シールド壁をレーザやドリル加工で形成する場合、シールド壁の加工時に配線基板に作用する熱や衝撃は、第１、第２突出部の真下が強い。そのため、シールド壁を跨ぐ内部配線電極を、第１、第２突出部のいずれにも重ならないように配設することで、シールド壁の形成に起因する内部配線電極の断線や変形を低減することができる。
　また、前記表層導体は、前記平面視で前記シールド壁の一部と重なるように設けられ、前記シールド壁の前記一部は、前記第１突出部および前記第２突出部を含んでいてもよい。この構成によると、表層導体が、平面視でシールド壁の全体に重なるように形成される場合と比較して、配線基板の一方主面の配線電極等の設計スペースを増やすことができる。
　また、前記配線基板は複数の配線層が積層された多層配線基板であり、前記内部配線電極は、前記複数の配線層のうち最も前記一方主面側に配置された配線層にあってもよい。内部配線電極が配線基板の一方主面に最も近い配線層にあると、シールド壁形成時の熱や衝撃の影響を受けやすい。そこで、シールド壁形成時の熱や衝撃が最も強くなる第１、第２突出部のいずれにも重ならないように内部配線電極を配置することで、内部配線電極の断線や変形を低減することができる。
　また、前記表層導体が設けられた配線層よりも一層下の配線層に設けられ、平面視で前記表層導体と重なる保護内部導体をさらに備え、前記第１突出部は前記保護内部導体と電気的に接続されていてもよい。この構成によると、保護内部導体の下部に位置する層の損傷を防ぐことが可能になる。
　本発明によれば、第１突出部が表層導体を貫通することにより、シールド壁が表層導体に接続されるため、シールド壁と表層導体を確実に接続することができる。また、シールド壁が、第１突出部で表層導体に接続される構成のため、従来のダイシングでシールド壁を形成する場合のように、シールド壁の表層導体側の端部の全体が表層導体を貫通する構成と比較して、モジュールが割れにくくなり、配線基板の内部に形成された配線電極の断線や変形を低減することができる。
本発明の第１実施形態にかかる高周波モジュールの平面図である。 図１のＡ－Ａ矢視断面図である。 図１のシールド壁の変形例を示す図である。 図１のシールド壁の他の変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールを示す図である。 図５のシールド壁の変形例を示す図である。 本発明の第３実施形態にかかる高周波モジュールの平面図である。 図７のＢ－Ｂ矢視断面図である。 図７のシールド壁の変形例を示す図である。 図７のシールド壁の他の変形例を示す図である。 本発明の第４実施形態にかかる高周波モジュールの平面図である。 図１１のＣ－Ｃ矢視断面図である。 図１１の内部配線電極を示す図である。 図１１の表層導体の変形例を示す図である。 本発明の第５実施形態にかかる高周波モジュールの断面図である。 図１５のシールド壁の変形例を示す図である。 本発明の第６実施形態にかかる高周波モジュールの断面図である。 図１７のシールド壁の変形例を示す図である。 従来の高周波モジュールの断面図である。
　＜第１実施形態＞
　本発明の第１実施形態にかかる高周波モジュール１ａについて、図１および図２を参照して説明する。なお、図１は高周波モジュールの平面図、図２は図１のＡ－Ａ矢視断面図である。また、図１では、シールド膜６の天面部分を図示省略している。
　この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当）と、該多層配線基板２の上面２０ａに実装された複数の部品３ａ，３ｂと、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられたシールド壁５と、多層配線基板２の上面２０ａとシールド壁５との間に配設された表層導体８ａとを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
　多層配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ～２ｄが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の一方主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極７や表層導体８ａが形成されるとともに、下面２０ｃには、外部接続用の複数の外部電極９が形成される。また、この実施形態では、隣接する絶縁層２ａ～２ｄ間それぞれに、各種の内部配線電極１０ａ～１２ａを有する配線層１０～１２が配置される。これにより、多層配線基板２は、絶縁層２ａ～２ｄと配線層１０～１２が交互に積層されたような構造になっている。また、多層配線基板２の内部には、異なる配線層１０～１２の内部配線電極１０ａ～１２ａ同士を接続するための複数のビア導体１４が形成される。
　実装電極７、表層導体８ａ、外部電極９および内部配線電極１０ａ～１２ａは、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１４は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極７、表層導体８ａ、各外部電極９には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。また、表層導体８ａには、例えば、半田膜等の表層導体８ａを保護する金属部材が接合されていてもよい。
　各部品３ａ，３ｂは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
　封止樹脂層４は、多層配線基板２の上面２０ａと各部品３ａ，３ｂとを被覆するように多層配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。
　シールド膜６は、多層配線基板２内の各種内部配線電極１０ａ～１２ａや各部品３ａ，３ｂに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の多層配線基板２の上面２０ａとの反対面４ａおよび周側面４ｂ、並びに多層配線基板２の側面２０ｂを被覆するように封止樹脂層４に積層される。なお、シールド膜６は、多層配線基板２の側面２０ｂに露出したグランド電極（図示省略）に接続されている。
　また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
　密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
　シールド壁５は、封止樹脂層４内で所定の部品３ａ，３ｂ間に配置される。具体的には、この実施形態のシールド壁５は、図１に示すように、多層配線基板２の上面２０ａを２つの領域に区切るように配設され、当該区切られた領域間の各部品３ａ，３ｂの間でノイズの相互干渉を防止する。また、シールド壁５は、その上端部がシールド膜６の天面と電気的に接続される。
　また、シールド壁５は、多層配線基板２の平面視（多層配線基板２の上面２０ａに垂直な方向から見た平面視であり、以下平面視という）で２つの屈曲部５ａ１，５ａ２を有する折れ線状を成している。なお、図１では、シールド壁５の屈曲部５ａ１，５ａ２が形成している角度は平面視で９０°であるが、本発明において、屈曲部５ａ１，５ａ２が形成する角度は９０°でなくてもよく、また、鋭角や鈍角に限定されない。
　表層導体８ａは、多層配線基板２の上面２０ａとシールド壁５との間で、平面視でシールド壁５と重なるように配置される。具体的には、表層導体８ａは、平面視でシールド壁５を投影したような線状であり、シールド壁５よりも幅広の折れ線状に形成される。なお、表層導体８ａは、多層配線基板２の内部の配線層１０～１２に設けられた接地用のグランド電極（図示省略）に接続されている。
　シールド壁５と表層導体８ａとの接続構造について説明すると、図２に示すように、シールド壁５の下端部には、平面視で屈曲部５ａ１，５ａ２に重なるそれぞれの位置に突出部５ｂ１，５ｂ２（本発明の「第１突出部」に相当）が設けられる。両突出部５ｂ１，５ｂ２は、いずれも表層導体８ａを貫通し、先端が多層配線基板２の内部に入り込むように形成されることで表層導体８ａに接続している。シールド壁５の下端部のその他の部分は、表層導体８ａを貫通せずに接するように設けられることで表層導体８ａに接続している。
　シールド壁５は、例えば、Ｃｕ、Ａｇ、Ａｌのいずれかの金属フィラを含有する導電性ペーストで形成される。なお、封止樹脂層４にレーザ加工などでシールド壁５用の溝を形成し、該溝にスパッタリングなどの成膜技術を用いて金属を成膜することで、シールド壁５を形成することもできる。
　（高周波モジュールの製造方法）
　次に、高周波モジュール１ａの製造方法について説明する。まず、実装電極７、表層導体８ａ、各配線層１０～１２およびビア導体１４が形成された多層配線基板２を準備する。
　次に、多層配線基板２の上面２０ａに、半田実装などの周知の表面実装技術を用いて各部品３ａ，３ｂを実装する。
　次に、各部品３ａ，３ｂを被覆するように、多層配線基板２の上面２０ａに封止樹脂層４を積層する。封止樹脂層４は、例えば、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
　次に、封止樹脂層４の反対面４ａを平坦化するために、封止樹脂層４の表面を研磨または研削する。
　次に、封止樹脂層４の反対面４ａ側からシールド壁５を配置する箇所にレーザ光を照射して溝を形成する。このとき、シールド壁５用の溝は、平面視で表層導体８ａに重なるように、２つの屈曲部５ａ１，５ａ２を有する折れ線状に形成する。このとき、シールド壁５用の溝の両屈曲部５ａ１，５ａ２以外の部分では、表層導体８ａが露出する程度の溝を形成し、両屈曲部５ａ１，５ａ２では表層導体８ａを貫通する深い溝を形成する。溝の深さの調整は、例えば、レーザ光の照射時間を変えることで可能である。なお、シールド壁５用の溝を、ドリル加工により形成してもよい。
　ダイシングでは、シールド壁５用の溝を直線状（平面視形状）以外の形状にしたり、途中で溝の深さを変えたりするのが困難である。これに対して、レーザ加工やドリル加工は、当該溝を折れ線形状や湾曲線形状にしたり、溝の深さを途中で変えたりするのが容易である。
　次に、塗布方式や印刷方式などにより、例えば、Ｃｕフィラを含有する導電性ペーストを封止樹脂層４に形成した溝に充填して、シールド壁５を形成する。このとき、深い溝が形成された屈曲部５ａ１，５ａ２には、表層導体８ａを貫通する突出部５ｂ１，５ｂ２が形成される。
　次に、スパッタ装置や真空蒸着装置を用いて、封止樹脂層４の表面（反対面４ａおよび周側面４ｂ）と多層配線基板２の側面２０ｂを被覆するようにシールド膜６を成膜して、高周波モジュール１ａが完成する。なお、シールド壁５を、シールド膜６と同様の成膜技術を用いて形成してもよい。この場合、シールド膜６の成膜時に、併せてシールド壁５用の溝を埋めるようにすればよい。
　したがって、上記した実施形態によれば、シールド壁５が平面視で屈曲部５ａ１，５ａ２を有する折れ線状を成すため、シールド壁５が直線状に形成される場合と比較して、１つのシールド壁５でノイズの相互干渉を防止したい部品３ａ，３ｂの配置自由度が向上し、これに伴って高周波モジュールの小型化が容易になる。
　また、シールド壁５は、突出部５ｂ１，５ｂ２が表層導体８ａを貫通することにより表層導体８ａに接続されるため、シールド壁５が表層導体８ａの表面に接触することのみで両者が接続される構成と比較して、シールド壁５と表層導体８ａとを確実に接続することができる。また、表層導体８ａがグランド電極に接続されているため、シールド壁５によるシールド特性の安定化を図ることもできる。
　また、シールド壁５の突出部５ｂ１，５ｂ２のみが表層導体８ａに貫通する構成のため、従来のダイシングでシールド壁を形成する場合のように、シールド壁の表層導体側の端部の全体が表層導体を貫通する構成と比較して、多層配線基板２の内部配線電極１０ａ～１２ａの断線や変形を低減することができる。また、内部配線電極１０ａ～１２ａの断線や変形を抑えるために、各内部配線電極１０ａ～１２ａを平面視でシールド壁５と重ならないように配設しなければならないという制約がなくなるまたは軽減されるため、内部配線電極１０ａ～１２ａの設計自由度が向上する。
　（シールド壁の変形例）
　シールド壁５の変形例について、図３および図４を参照して説明する。なお、図３おび図４はいずれもシールド壁５の変形例を示す図で、図２に対応する図である。
　シールド壁５の突出部の態様は、適宜、変更することができる。例えば、図３に示すように、シールド壁５０は、屈曲部５ａ１，５ａ２と異なる位置において、表層導体８ａを貫通する他の突出部５ｂ３（本発明の「第２突出部」に相当）を有していてもよい。この場合、シールド壁５０と表層導体８ａとの接続が確実に行われる箇所が増えるため、シールド壁５０と表層導体８ａとの接続性がさらに向上する。
　また、図４に示すように、シールド壁５１の突出部５ｂ４が、平面視で両屈曲部５ａ１，５ａ２間の全領域で突出して設けられ、当該領域で表層導体８ａを貫通するようなものであってもよい。この場合、シールド壁５１と表層導体８ａとの接続が確実に行われる領域が増えるため、シールド壁５１と表層導体８ａとの接続性がさらに向上する。
　＜第２実施形態＞
　本発明の第２実施形態にかかる高周波モジュール１ｂについて、図５を参照して説明する。なお、図５は高周波モジュール１ｂの平面図で、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｂが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図５に示すように、シールド壁５２の平面視形状が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５２は、平面視において、端部５ａ３および両屈曲部５ａ１，５ａ２の幅Ｗ１が、他の部分の幅Ｗ２よりも広く形成されている。例えば、シールド壁５２用の溝をレーザ加工で形成する場合、端部５ａ３と屈曲部５ａ１，５ａ２で照射されるレーザ光のエネルギーが他の部分よりも大きくなり易い。そうすると、シールド壁５２用の溝は、端部５ａ３および屈曲部５ａ１，５ａ２が、他の部分よりも幅が広く、かつ、深く形成される。このような現象を利用することで、レーザ条件の細かい設定をせずにシールド壁５２用の溝を形成することができる。なお、この場合、両屈曲部５ａ１，５ａ２に加えて、両端部５ａ３にも表層導体８ａを貫通する突出部を設けてもよい。
　（シールド壁の変形例）
　上述のシールド壁５２は、多層配線基板２の上面２０ａを２つの領域に区切るように設けられているが、例えば、図６に示すように、ノイズの相互干渉を特に防止したい部品間にのみ、シールド壁５３を設ける構成であってもよい。この場合、表層導体８ｂもシールド壁５３に平面視で重なる部分にのみ設けられる。このようにすると、多層配線基板２の上面２０ａの空きスペースを増やすことができるため、配線電極等の設計自由度の向上を図ることができる。
　＜第３実施形態＞
　本発明の第３実施形態にかかる高周波モジュール１ｃについて、図７および図８を参照して説明する。なお、図７は高周波モジュール１ｃの平面図で、図１に対応する図、図８は図７のＢ－Ｂ矢視断面図である。
　この実施形態にかかる高周波モジュール１ｃが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７に示すように、シールド壁５４および多層配線基板２に実装される部品３ｃ～３ｆの構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５４は、多層配線基板２の上面２０ａを４つの領域に区切るように設けられる。このとき、シールド壁５４は、平面視で１つの屈曲部５ａ４と２つの分岐部５ａ５，５ａ６とを有する線状に形成される。また、表層導体８ｃは、平面視でシールド壁５４を投影したような形状で、当該シールド壁５４よりも幅広に形成される。
　また、図８に示すように、シールド壁５４は、これらの屈曲部５ａ４および両分岐部５ａ５，５ａ６それぞれに、表層導体８ｃを貫通する突出部５ｂ４，５ｂ５が設けられる。また、多層配線基板２には、突出部５ｂ４，５ｂ５に重なる位置それぞれで、シールド壁５４との間で表層導体８ｃを挟むようにビア導体１４ａ，１４ｂが設けられる。各突出部５ｂ４，５ｂ５は、いずれも表層導体８ｃを貫通する側の端部がビア導体１４ａ，１４ｂの内部に入り込んだ状態で当該ビア導体１４ａ，１４ｂに接続されている。また、これらのビア導体１４ａ，１４ｂは、多層配線基板２の配線層１０～１２に設けられた図示省略の接地用のグランド電極に接続されている。なお、ビア導体１４ａ，１４ｂの全部がグランド電極に接続される必要はなく、少なくとも１つがグランド電極に接続されるようにするとよい。
　また、図７に示すように、シールド壁５４の両分岐部５ａ５，５ａ６付近は、折れ線状の部分と、この折れ線の屈曲点から別の方向に伸びた直線部分とが合成されたような形状を有することから、両分岐部５ａ５，５ａ６は、いずれも本発明の「屈曲部」に相当するものである。
　この構成によると、ビア導体１４ａ，１４ｂにより、シールド壁５４とグランド電極とを確実に接続することができるとともに、シールド壁５４とグランド電極との接続抵抗を下げることができる。また、シールド壁５４用の溝を形成する際の熱や衝撃を、ビア導体１４ａ，１４ｂで吸収することができるため、シールド壁５４を形成することに起因する内部配線電極１０ａ～１２ａの断線や変形を低減することができる。
　（シールド壁の変形例）
　次に、シールド壁５４の変形例について、図９および図１０を参照して説明する。なお、図９および図１０はいずれも本例にかかるシールド壁５５，５６を示す図で、図８に対応する図である。
　例えば、図９に示すように、シールド壁５５は、屈曲部５ａ４や分岐部５ａ５，５ａ６と異なる位置にも突出部５ｂ６を有していてもよい。この場合、多層配線基板２の平面視で各突出部５ｂ６に重なる位置それぞれに、シールド壁５４と同様のビア導体１４ｃが設けられる。このとき、各突出部５ｂ６それぞれは、表層導体８ｃを貫通する側の端部がビア導体１４ｃに接続される。
　この構成によると、シールド壁５５と表層導体８ｃとの接続が確実に行われる箇所が増えるため、シールド壁５５と、表層導体８ｃおよびグランド電極との接続性がさらに向上する。また、シールド壁５５用の溝を形成時の熱や衝撃を吸収するビア導体１４ａ～１４ｃの数が増えるため、当該溝形成時の熱や衝撃に起因する内部配線電極１０ａ～１２ａの断線や変形をさらに低減することができる。
　また、図１０に示すように、シールド壁５６は、屈曲部５ａ４や分岐部５ａ５，５ａ６と異なる位置にも突出部５ｂ７を有し、多層配線基板２の平面視で当該突出部５ｂ７に重なる位置にはビア導体が設けられない構成であってもよい。この場合、図８に示すシールド壁５４と比較して、表層導体８ｃとシールド壁５６との接続性を向上することができる。
　なお、平面視で屈曲部５ａ４や分岐部５ａ５，５ａ６に重なる位置に設けられた各突出部５ｂ４，５ｂ５それぞれが、本発明の「第１突出部」に相当し、その他の各突出部５ｂ６，５ｂ７それぞれが、本発明の「第２突出部」に相当する。
　＜第４実施形態＞
　本発明の第４実施形態にかかる高周波モジュール１ｄについて、図１１～図１３を参照して説明する。なお、図１１は高周波モジュール１ｄの平面図で、図１に対応する図、図１２は図１１のＣ－Ｃ矢視断面図、図１３は図１１の内部配線電極１０ａの一例を示す図である。また、図１３では、シールド壁５７、表層導体８ａ、シールド膜６、多層配線基板２および配線層１０の各内部配線電極１０ａのみを図示し、他の構成を図示省略している。
　この実施形態にかかる高周波モジュール１ｄが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１１および図１２に示すように、シールド壁５７の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５７は、２つの屈曲部５ａ１，５ａ２に平面視で重なるそれぞれの位置に設けられた突出部５ｂ８，５ｂ９（本発明の「第１突出部」に相当）と、これらと異なる位置に設けられた複数の突出部５ｂ１０（本発明の「第２突出部」に相当）とを有する。また、シールド壁５７は、突出部５ｂ８，５ｂ９，５ｂ１０以外の箇所は、図１２に示すように、シールド壁５７の下端部と表層導体８ａとの間に隙間が形成されており、該隙間に封止樹脂層４の樹脂が配置されている。なお、図１１のシールド壁５７の斜線部分は、突出部５ｂ８，５ｂ９，５ｂ１０が設けられている箇所を示している。
　また、各突出部５ｂ８，５ｂ９，５ｂ１０に近い最上層の配線層１０には、図１３に示すように、平面視でシールド壁５７を跨ぐように配設された複数の内部配線電極１０ａが設けられる。このとき、各内部配線電極１０ａは、いずれも平面視で突出部５ｂ８，５ｂ９，５ｂ１０に重ならないように配設される。
　この構成によると、各内部配線電極１０ａそれぞれが、平面視でいずれの突出部５ｂ８，５ｂ９，５ｂ１０にも重ならいように配設されるため、シールド壁５７の形成時の熱や衝撃に起因する内部配線電極１０ａの断線や変形を低減することができる。また、シールド壁５７は、平面視で各内部配線電極１０ａに重なる部分において、表層導体８ａとの間に隙間があるように形成されるため、シールド壁５７用の溝の形成時に内部配線電極１０ａに作用する熱や衝撃を抑えることができる。
　（表層導体の変形例）
　図１１の表層導体８ａは、少なくとも平面視で各突出部５ｂ８～５ｂ１０に重なる領域に形成されていれば、その平面視形状は適宜変更することができる。例えば、図１４に示すように、表層導体８ｄは、平面視でシールド壁５７の一部である各突出部５ｂ８，５ｂ９，５ｂ１０に重なる領域のみに設けられる。この構成によると、表層導体が、平面視でシールド壁５７の全体に重なるように形成される場合と比較して、多層配線基板２の上面２０ａの配線電極等の設計スペースを増やすことができる。
　＜第５実施形態＞
　本発明の第５実施形態にかかる高周波モジュール１ｅについて、図１５を参照して説明する。なお、図１５は高周波モジュール１ｅの断面図であり、図７のＢ－Ｂ矢視断面図に対応する。
　この実施形態にかかる高周波モジュール１ｅが、図７および図８を参照して説明した第３実施形態の高周波モジュール１ｃと異なるところは、シールド壁５８の構成と、保護内部導体６０が設けられていることである。その他の構成は、第３実施形態の高周波モジュール１ｃと実質的に同じであるため、同一符号を付すことにより説明を省略する。
　図１５に示すように、高周波モジュール１ｅは、表層導体８ｃが設けられた内部配線層（本発明の「配線層」に相当）より一層下の内部配線層に、平面視で表層導体８ｃと一部重なる保護内部導体６０が設けられた構造である。シールド壁５８の突出部５ｂ１１，５ｂ１２（本発明の「第１突出部」に相当）は、保護内部導体６０に接して電気的に接続され、保護内部導体６０を貫通しない。製造時に、封止樹脂層４の反対面４ａ側からシールド壁５８を配置する箇所に溝を形成するときに、保護内部導体６０を貫通して、保護内部導体６０の下部に位置する絶縁層２ｂを損傷しないように溝を形成する。これにより、保護内部導体６０の下部に位置する絶縁層２ｂの損傷を防ぐことが可能である。なお、突出部５ｂ１１，５ｂ１２は、少なくとも表層導体８ｃに電気的に接続していれば、保護内部導体６０に接続していなくてもよい。
　次に、シールド壁５８の変形例について、図１６を参照して説明する。なお、図１６はシールド壁５８の変形例を示す図で、図１５に対応する。
　図１６に示すように、シールド壁５９の突出部５ｂ１３が、平面視で両屈曲部間の全領域で突出して設けられ、保護内部導体６０を貫通しないが、当該領域で表層導体８ｃを貫通する構造である。この場合、保護内部導体６０の下部に位置する絶縁層２ｂの損傷を防ぐと共に、シールド壁５９と保護内部導体６０との接続が確実に行われる領域が増えるため、シールド壁５９と保護内部導体６０との接続性がさらに向上する。
　＜第６実施形態＞
　本発明の第６実施形態にかかる高周波モジュール１ｆについて、図１７を参照して説明する。なお、図１７は高周波モジュール１ｆの断面図であり、図７のＢ－Ｂ矢視断面図に対応する。
　この実施形態にかかる高周波モジュール１ｆが、図１５を参照して説明した第５実施形態の高周波モジュール１ｅと異なるところは、シールド壁５８Ａの構成と、表層導体８ｃと保護内部導体６０とを電気的に接続するビア導体１４ｄが複数形成されていることである。その他の構成は、第５実施形態の高周波モジュール１ｅと実質的に同じであるため、同一符号を付すことにより説明を省略する。
　図１７に示すように、高周波モジュール１ｆは、表層導体８ｃが設けられた内部配線層（本発明の「配線層」に相当）より一層下の内部配線層に、平面視で表層導体８ｃと一部重なる保護内部導体６０を形成し、表層導体８ｃと保護内部導体６０とを接続するビア導体１４ｄを複数、表層導体８ｃの図１７の横方向（図１７で示すｘ方向）に沿って配置した構造である。シールド壁５８Ａの突出部５ｂ１４，５ｂ１５（本発明の「第１突出部」に相当）は、ビア導体１４ｄを介して保護内部導体６０に電気的に接続されている。これにより、表層導体８ｃと保護内部導体６０間のシールド性がさらに向上する。
　次に、シールド壁５８Ａの変形例について、図１８を参照して説明する。なお、図１８はシールド壁５８Ａの変形例を示す図で、図１７に対応する。
　図１８に示すように、シールド壁５９Ａの突出部５ｂ１６が、平面視で両屈曲部間の全領域で突出して設けられ、保護内部導体６０を貫通しないが、当該領域で表層導体８ｃを貫通する構造である。この場合、シールド壁５９Ａと保護内部導体６０との接続面積が増加するため、表層導体８ｃと保護内部導体６０間のシールド性がさらに向上する。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
　また、上記した各実施形態では、シールド壁５，５０～５７が、平面視で多層配線基板２の上面２０ａを複数の領域に区切るように配設される場合について説明したが、例えば、シールド壁５，５０～５７が所定の部品３ａ～３ｆの周囲を囲むように形成されていてもよい。
　また、多層配線基板２を構成する絶縁層や配線層の層数は、適宜変更することができる。
　本発明は、配線基板に実装された部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するシールド壁とを備える種々の高周波モジュールに適用することができる。
　１ａ～１ｄ　　高周波モジュール
　２　　多層配線基板（配線基板）
　３ａ～３ｆ　　部品
　４　　封止樹脂層
　５，５０～５７　　シールド壁
　５ａ１，５ａ２，５ａ４　　屈曲部
　５ａ５，５ａ６　　分岐部（屈曲部）
　５ｂ１，５ｂ２，５ｂ４，５ｂ５，５ｂ８，５ｂ９　　突出部（第１突出部）
　５ｂ３，５ｂ６，５ｂ７，５ｂ１０　　突出部（第２突出部）
　８ａ～８ｄ　　表層導体
　１０ａ　　内部配線電極
　１４ａ～１４ｃ　　ビア導体

Claims (8)

  1. 　配線基板と、
    　前記配線基板の一方主面に実装された複数の部品と、
    　前記配線基板の前記一方主面に積層され、前記複数の部品を封止する封止樹脂層と、
    　前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、
    　前記配線基板の前記一方主面と前記シールド壁との間で、前記配線基板の平面視で前記シールド壁と重なるように配設された表層導体とを備え、
    　前記シールド壁は、前記平面視で屈曲部を有する折れ線状を成し、前記屈曲部に、前記表層導体を貫通する第１突出部を有することを特徴とする高周波モジュール。
  2. 　前記シールド壁は、前記平面視で前記第１突出部と異なる位置において、前記表層導体を貫通する第２突出部をさらに有することを特徴とする請求項１に記載の高周波モジュール。
  3. 　前記配線基板は、前記平面視で前記第１突出部または前記第２突出部のいずれかに重なる位置で、前記シールド壁との間で前記表層導体を挟むように設けられたビア導体を有し、
    　平面視で前記ビア導体に重なる前記第１突出部または前記第２突出部は、前記表層導体を貫通する側の端部が当該ビア導体に接続されていることを特徴とする請求項２に記載の高周波モジュール。
  4. 　前記ビア導体が、前記配線基板の内部に形成された接地用のグランド電極に接続されることを特徴とする請求項３に記載の高周波モジュール。
  5. 　前記配線基板は、前記平面視で前記シールド壁を跨ぐように配設された内部配線電極を有し、
    　前記内部配線電極は、前記平面視で前記第１突出部および前記第２突出部のいずれにも重ならないように配設されることを特徴とする請求項２ないし４のいずれかに記載の高周波モジュール。
  6. 　前記表層導体は、前記平面視で前記シールド壁の一部と重なるように設けられ、
    　前記シールド壁の前記一部は、前記第１突出部および前記第２突出部を含むことを特徴とする請求項２ないし５のいずれかに記載の高周波モジュール。
  7. 　前記配線基板は複数の配線層が積層された多層配線基板であり、
    　前記内部配線電極は、前記複数の配線層のうち最も前記一方主面側に配置された配線層にあることを特徴とする請求項５に記載の高周波モジュール。
  8. 　前記表層導体が設けられた配線層よりも一層下の配線層に設けられ、平面視で前記表層導体と重なる保護内部導体をさらに備え、前記第１突出部は前記保護内部導体と電気的に接続されていることを特徴とする請求項１ないし７のいずれかに記載の高周波モジュール。
PCT/JP2016/066434 2015-06-04 2016-06-02 高周波モジュール WO2016195026A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017522252A JP6414637B2 (ja) 2015-06-04 2016-06-02 高周波モジュール
CN201680031752.1A CN107710406B (zh) 2015-06-04 2016-06-02 高频模块
US15/830,302 US10349512B2 (en) 2015-06-04 2017-12-04 High-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-114207 2015-06-04
JP2015114207 2015-06-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/830,302 Continuation US10349512B2 (en) 2015-06-04 2017-12-04 High-frequency module

Publications (1)

Publication Number Publication Date
WO2016195026A1 true WO2016195026A1 (ja) 2016-12-08

Family

ID=57441293

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/066434 WO2016195026A1 (ja) 2015-06-04 2016-06-02 高周波モジュール

Country Status (4)

Country Link
US (1) US10349512B2 (ja)
JP (1) JP6414637B2 (ja)
CN (1) CN107710406B (ja)
WO (1) WO2016195026A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207773A1 (ja) * 2017-05-11 2018-11-15 株式会社村田製作所 回路モジュール
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール
JPWO2018030128A1 (ja) * 2016-08-08 2019-04-25 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
WO2019135376A1 (ja) * 2018-01-05 2019-07-11 株式会社村田製作所 高周波モジュール
JP2020088366A (ja) * 2018-11-28 2020-06-04 宗哲 蔡 インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
WO2021182158A1 (ja) * 2020-03-11 2021-09-16 株式会社村田製作所 樹脂多層基板
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
WO2022259882A1 (ja) * 2021-06-09 2022-12-15 株式会社デンソー 電子機器
WO2024034303A1 (ja) * 2022-08-10 2024-02-15 株式会社村田製作所 高周波モジュール、通信装置、及び高周波モジュールの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
WO2018186226A1 (ja) * 2017-04-07 2018-10-11 株式会社村田製作所 アンテナモジュールおよび通信装置
JP7072563B2 (ja) * 2018-03-09 2022-05-20 古河電気工業株式会社 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器
JP2020025019A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置
WO2020071021A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0718496U (ja) * 1993-09-14 1995-03-31 横河電機株式会社 シールド装置
JP2007157891A (ja) * 2005-12-02 2007-06-21 Murata Mfg Co Ltd 回路モジュールおよびその製造方法
JP2010080968A (ja) * 2002-07-19 2010-04-08 Panasonic Corp モジュール部品の製造方法
JP2015053298A (ja) * 2013-08-07 2015-03-19 太陽誘電株式会社 回路モジュール

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
KR100691629B1 (ko) * 2006-04-21 2007-03-12 삼성전기주식회사 금속벽을 이용한 고주파 모듈 및 그 제조 방법
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP2010225620A (ja) 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
US7876579B1 (en) * 2009-09-23 2011-01-25 Ezconn Corporation Anti-electromagnetic interference corner shield unit for a shielding device
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5837515B2 (ja) * 2011-01-27 2015-12-24 株式会社村田製作所 回路モジュール
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
JP2013222829A (ja) * 2012-04-17 2013-10-28 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP6136152B2 (ja) 2012-09-11 2017-05-31 日本電気株式会社 モジュール部品の製造方法
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
JP5622906B1 (ja) 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5576542B1 (ja) * 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
JP5550159B1 (ja) * 2013-09-12 2014-07-16 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015115557A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0718496U (ja) * 1993-09-14 1995-03-31 横河電機株式会社 シールド装置
JP2010080968A (ja) * 2002-07-19 2010-04-08 Panasonic Corp モジュール部品の製造方法
JP2007157891A (ja) * 2005-12-02 2007-06-21 Murata Mfg Co Ltd 回路モジュールおよびその製造方法
JP2015053298A (ja) * 2013-08-07 2015-03-19 太陽誘電株式会社 回路モジュール

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018030128A1 (ja) * 2016-08-08 2019-04-25 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
WO2018207773A1 (ja) * 2017-05-11 2018-11-15 株式会社村田製作所 回路モジュール
US11178778B2 (en) 2017-06-29 2021-11-16 Murata Manufacturing Co., Ltd. High frequency module
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール
JPWO2019004332A1 (ja) * 2017-06-29 2020-03-26 株式会社村田製作所 高周波モジュール
WO2019135376A1 (ja) * 2018-01-05 2019-07-11 株式会社村田製作所 高周波モジュール
JP7334774B2 (ja) 2018-01-05 2023-08-29 株式会社村田製作所 高周波モジュール
JPWO2019135376A1 (ja) * 2018-01-05 2021-01-14 株式会社村田製作所 高周波モジュール
JP7111112B2 (ja) 2018-01-05 2022-08-02 株式会社村田製作所 高周波モジュール
US11297746B2 (en) 2018-01-05 2022-04-05 Murata Manufacturing Co., Ltd. High-frequency module
JP2022037035A (ja) * 2018-01-05 2022-03-08 株式会社村田製作所 高周波モジュール
JP2020088366A (ja) * 2018-11-28 2020-06-04 宗哲 蔡 インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
WO2021182158A1 (ja) * 2020-03-11 2021-09-16 株式会社村田製作所 樹脂多層基板
WO2022259882A1 (ja) * 2021-06-09 2022-12-15 株式会社デンソー 電子機器
JP7465242B2 (ja) 2021-06-09 2024-04-10 株式会社Soken 電子機器
WO2024034303A1 (ja) * 2022-08-10 2024-02-15 株式会社村田製作所 高周波モジュール、通信装置、及び高周波モジュールの製造方法

Also Published As

Publication number Publication date
JPWO2016195026A1 (ja) 2018-03-29
JP6414637B2 (ja) 2018-10-31
CN107710406A (zh) 2018-02-16
US10349512B2 (en) 2019-07-09
US20180092201A1 (en) 2018-03-29
CN107710406B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
JP6414637B2 (ja) 高周波モジュール
JP7120295B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
US11602089B2 (en) High-frequency module
JP6760397B2 (ja) モジュール
US10312172B2 (en) High-frequency module
JP4653005B2 (ja) 電子部品パッケージ
US20190274212A1 (en) High frequency module
WO2018101381A1 (ja) 高周波モジュール
JP6528850B2 (ja) 高周波モジュール
WO2019135376A1 (ja) 高周波モジュール
KR101319195B1 (ko) 분파기
JP7010372B2 (ja) 高周波モジュール
US20230253341A1 (en) Circuit module
WO2018181709A1 (ja) 高周波モジュール
JP6511947B2 (ja) 高周波モジュール
JP6900660B2 (ja) シールド層を有するモジュール
JP7131624B2 (ja) モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JP2006203542A (ja) 分波器
JP2016063045A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16803460

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017522252

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16803460

Country of ref document: EP

Kind code of ref document: A1