JPH0718496U - シールド装置 - Google Patents

シールド装置

Info

Publication number
JPH0718496U
JPH0718496U JP5003493U JP5003493U JPH0718496U JP H0718496 U JPH0718496 U JP H0718496U JP 5003493 U JP5003493 U JP 5003493U JP 5003493 U JP5003493 U JP 5003493U JP H0718496 U JPH0718496 U JP H0718496U
Authority
JP
Japan
Prior art keywords
shield
layer
printed circuit
circuit board
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5003493U
Other languages
English (en)
Other versions
JP2594746Y2 (ja
Inventor
大輔 谷村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1993050034U priority Critical patent/JP2594746Y2/ja
Publication of JPH0718496U publication Critical patent/JPH0718496U/ja
Application granted granted Critical
Publication of JP2594746Y2 publication Critical patent/JP2594746Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】 部品の削減と薄型化とを図るシールド装置を
実現することを目的にする。 【構成】 本考案は、プリント基板に実装される電気回
路のシールドを行うシールド装置に改良を加えたもので
ある。本装置は、電気回路を覆うシールドケースと、プ
リント基板に設けられ、電気回路の一部を構成する回路
パターンと、電気回路と電気的に接続すると共に回路パ
ターンよりプリント基板の下位層に設けられるアース層
と、このアース層と電気的に接続すると共にアース層よ
りプリント基板の下位層に設けられ、シールドケースと
共に電気回路を囲いシールドを行うシールド層と、を有
することを特徴とする装置である。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、プリント基板に実装される電気回路のシールドを行うシールド装置 に関し、部品の削減と薄型化とを図るシールド装置に関するものである。
【0002】
【従来の技術】
従来のシールド装置を図4に示す。 図において、1はプリント基板、2はプリント基板に実装される電気部品、例 えば、抵抗,トランジスタなどである。そして、3,4はシールドケースで、プ リント基板1を挟む様に、複数の電気部品2を囲い、ネジにより固定し、電気部 品2により構成される電気回路のシールドを行う。
【0003】
【考案が解決しようとする課題】
このような構成の場合、以下のような問題点があった。 シールドを行うためにプリント基板1の上下にある程度の間隔が必要になり、 プリント基板1をスロットに多数挿入する場合、隣の基板との間隔を狭くするこ とができなくなり、高密度実装の障害となってしまう。 また、シールドケースが2つ必要で、部品点数が多くなってしまう。
【0004】 本考案の目的は、部品の削減と薄型化とを図るシールド装置を実現することに ある。
【0005】
【課題を解決するための手段】
本考案は、 プリント基板に実装される電気回路のシールドを行うシールド装置において、 前記電気回路を覆うシールドケースと、 前記プリント基板に設けられ、前記電気回路の一部を構成する回路パターンと 、 前記電気回路と電気的に接続すると共に回路パターンより前記プリント基板の 下位層に設けられるアース層と、 このアース層と電気的に接続すると共にアース層より前記プリント基板の下位 層に設けられ、前記シールドケースと共に前記電気回路を囲いシールドを行うシ ールド層と、 を有することを特徴とするものである。
【0006】
【作用】
このような本考案では、シールドケースとプリント基板に設けられるシールド 層とにより、電気回路を囲いシールドを行う。
【0007】
【実施例】
以下図面を用いて本考案を説明する。 図1は本考案の一実施例を示した構成図である。 図において、5はプリント基板、61,62はプリント基板5に設けられる電 気部品、7はシールドケースで、脚部71をプリント基板5の穴51aに挿入し て、電気部品61,62により構成される電気回路を覆う。 次に、プリント基板5の構成を図2に示す。 図において、51は回路パターンで、電気回路における電気部品61,62の 接続などを行う。52はアース層で、電気回路と電気的に接続すると共に回路パ ターン51より下位層に設けられる。53はシールド層で、アース層52と電気 的に接続すると共にアース層52より下位層に設けられ、シールドケース7と共 に電気回路の電気部品6を囲いシールドを行う。
【0008】 また、●は回路パターン51,アース層52,シールド層53と接続できる穴 で、○は接続できない穴である。次に詳細に説明する。 穴51a,52a,53aはつながっており、穴52a,53aはそれぞれア ース層52,シールド層53と電気的に接続できる。 電気部品61が挿入される穴51bは穴52b,53bとつながっており、穴 52bはアース層52と電気的に接続できる。穴53bはシールド層53と電気 的に接続できない。 電気部品61が挿入される穴51cは回路パターン51と電気的に接続でき、 穴52c,53cとつながっており、穴52c,53cはそれぞれアース層52 ,シールド層53と電気的に接続できない。 電気部品62が挿入される穴51dは回路パターン51と電気的に接続でき、 穴52d,53dとつながっており、穴52d,53dはそれぞれアース層52 ,シールド層53と電気的に接続できない。 電気部品62が挿入される穴51eは回路パターン51と電気的に接続でき、 穴52e,53eとつながっており、穴52e,53eはそれぞれアース層52 ,シールド層53と電気的に接続できない。
【0009】 このような装置の動作を以下で説明する。 プリント基板5に電気部品61,62を実装する。そして、シールドケース7 の脚部71を穴51aに差し込み、半田でプリント基板5に取り付ける。その結 果、シールドケース7とシールド層53により、電気部品61,62により構成 される電気回路を囲むことができ、シールドを行える。
【0010】 次にリターン電流の動作を説明する。 図3は図1の装置の動作説明図である。 低周波のリターン電流は、電気部品61から出力されると、イ,ロ,ハの経路 を通る。つまり、電気的に接続できる穴52bを介してアース層52を流れ、電 気的に接続できる穴52aを介してシールドケース7を流れ、電気的に接続でき る穴53aを介してシールド層53を流れる。しかし、高周波の電流は最短経路 を通って流れるので、高周波のリターン電流はイの経路を通る。つまり、アース 層52は流れるがシールドケース7とシールド層53とは流れない。 この結果、高周波のリターン電流はシールドケース7とシールド層53とによ り囲まれた経路を通るので、外乱を受けやすい高周波のリターン電流をシールド することができる。
【0011】
【考案の効果】
本考案によれば、以下の効果がある。 シールドケースとシールド層とにより、電気回路をシールドするので、シール ド装置の部品の削減と薄型化が図れる。 高周波のリターン電流はシールドケースとシールド層とにより囲まれたアース 層の経路を通るので、外乱の影響を受けやすい高周波のリターン電流もシールド することができる。
【図面の簡単な説明】
【図1】本考案の一実施例を示した構成図である。
【図2】図1の装置のプリント基板5の構成図である。
【図3】図1の装置の動作説明図である。
【図4】従来のシールド装置を示した構成図である。
【符号の説明】
5 プリント基板 61,62 電気部品 7 シールドケース 51 回路パターン 52 アース層 53 シールド層

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 プリント基板に実装される電気回路のシ
    ールドを行うシールド装置において、 前記電気回路を覆うシールドケースと、 前記プリント基板に設けられ、前記電気回路の一部を構
    成する回路パターンと、 前記電気回路と電気的に接続すると共に回路パターンよ
    り前記プリント基板の下位層に設けられるアース層と、 このアース層と電気的に接続すると共にアース層より前
    記プリント基板の下位層に設けられ、前記シールドケー
    スと共に前記電気回路を囲いシールドを行うシールド層
    と、 を有することを特徴とするシールド装置。
JP1993050034U 1993-09-14 1993-09-14 シールド装置 Expired - Fee Related JP2594746Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993050034U JP2594746Y2 (ja) 1993-09-14 1993-09-14 シールド装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993050034U JP2594746Y2 (ja) 1993-09-14 1993-09-14 シールド装置

Publications (2)

Publication Number Publication Date
JPH0718496U true JPH0718496U (ja) 1995-03-31
JP2594746Y2 JP2594746Y2 (ja) 1999-05-10

Family

ID=12847723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993050034U Expired - Fee Related JP2594746Y2 (ja) 1993-09-14 1993-09-14 シールド装置

Country Status (1)

Country Link
JP (1) JP2594746Y2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015171126A (ja) * 2014-03-11 2015-09-28 古河電気工業株式会社 高周波回路装置および多層回路基板
WO2016195026A1 (ja) * 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015171126A (ja) * 2014-03-11 2015-09-28 古河電気工業株式会社 高周波回路装置および多層回路基板
WO2016195026A1 (ja) * 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール
JPWO2016195026A1 (ja) * 2015-06-04 2018-03-29 株式会社村田製作所 高周波モジュール
US10349512B2 (en) 2015-06-04 2019-07-09 Murata Manufacturing Co., Ltd. High-frequency module

Also Published As

Publication number Publication date
JP2594746Y2 (ja) 1999-05-10

Similar Documents

Publication Publication Date Title
US5030800A (en) Printed wiring board with an electronic wave shielding layer
JPH06216541A (ja) プリント基板
JP2663011B2 (ja) シールド層を備えるプリント配線板
US5236736A (en) Method for manufacturing an electromagnetic wave shield printed wiring board
CN107396621B (zh) 用于电子装置的电磁屏蔽件
JPH0718496U (ja) シールド装置
JPH11177274A (ja) プリント配線基板とケーブルおよび筐体との接続方法、および電子機器
JPH1022679A (ja) 多層プリント基板のシールド構造
TWI632844B (zh) Anti-electromagnetic interference shielding device and manufacturing method thereof
US20030103341A1 (en) Shielding structure for resonant circuit
JP2001177424A (ja) チューナーユニット
JP3906563B2 (ja) 表面実装モジュール
JPH0494196A (ja) 電子回路基板
JPH0547517Y2 (ja)
JP2000012992A (ja) 回路基板
JP2001135898A (ja) プリント配線板
JPH027512Y2 (ja)
JPH05335771A (ja) 電磁波遮蔽構造
JPH0677681A (ja) 電子回路装置
JPS62121095A (ja) スクリ−ン印刷用マスク
JPH0217513Y2 (ja)
JPH07273488A (ja) 電磁シールド付プリント配線板とその製造方法
JPH01192191A (ja) プリント配線基板
JP2003332706A (ja) プリント配線基板装置
JP2000090752A (ja) ケーブル、電子機器、およびケーブルの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees