CN213905353U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN213905353U CN213905353U CN202023178895.8U CN202023178895U CN213905353U CN 213905353 U CN213905353 U CN 213905353U CN 202023178895 U CN202023178895 U CN 202023178895U CN 213905353 U CN213905353 U CN 213905353U
- Authority
- CN
- China
- Prior art keywords
- ground
- substrate
- pcb
- wafer chip
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种封装结构,包括基板、设置在基板上的收容槽,以及设置在收容槽内的晶圆芯片;还包括PCB,基板贴设在PCB上,并与PCB导通;其中,晶元芯片通过设置在收容槽底部的焊盘与基板导通;在收容槽的四周设置有第一地焊盘;在PCB对应收容槽的位置设置避让区域,在避让区域的周围设置有与第一地焊盘导通的第二地焊盘;第二地焊盘与PCB的系统地接触导通。利用上述实用新型能够减轻晶圆芯片模组的重量,提高电磁屏蔽效果,并减少电磁屏蔽的工艺流程。
Description
技术领域
本实用新型涉及集成电路的封装技术领域,更为具体地,涉及一种具有电磁屏蔽效果的封装结构。
背景技术
SIP封装(System In a Package系统级封装)主要是指将多种功能晶圆,包括处理器、存储器等功能晶圆根据应用场景、封装基板层数等因素,集成在一个封装内,从而实现一个基本完整功能的封装方案。
随着SIP封装技术的不断改进、发展,各种数字化和高频化的元器件在工作时向空间辐射了大量不同频率和波长的电磁波,不仅干扰其他元器件还会对人体造成危害,因此电磁屏蔽已经成为电子元器件的必要制程,而低成本的电磁屏蔽方案才能在消费类电子中得以广泛应用。
现有电磁屏蔽方案通常在封装模组上表面利用铜片及侧面排布电磁屏蔽材料,实现电磁屏蔽效果,但是这种方式容易增加模组重量、复杂化工艺流程;此外,电磁屏蔽层材料的利用率相对较低,成本较高。
实用新型内容
鉴于上述问题,本实用新型的目的是提供一种封装结构,以解决目前电磁屏蔽方案存在的容易增加产品重量、复杂化工艺流程、成本较高等问题。
本实用新型提供的封装结构,包括基板、设置在基板上的收容槽,以及设置在收容槽内的晶圆芯片;还包括PCB,基板贴设在PCB上,并与PCB导通;其中,晶元芯片通过设置在收容槽底部的焊盘与基板导通;在收容槽的四周设置有第一地焊盘;在PCB对应收容槽的位置设置避让区域,在避让区域的周围设置有与第一地焊盘导通的第二地焊盘;第二地焊盘与PCB
此外,优选的结构是,在基板上设置有锡球点,在PCB上设置有与锡球点位置对应的焊点;基板与PCB通过锡球点和焊点连接导通。
此外,优选的结构是,晶元芯片通过塑封胶压注成型在收容槽内。
此外,优选的结构是,收容槽的形状与晶圆芯片的形状相一致;并且,第一地焊盘围绕收容槽的四周呈均匀分布。
此外,优选的结构是,在PCB上设置有垂直分布的地孔;第二地焊盘通过地孔与系统地导通。
此外,优选的结构是,在基板远离PCB的一侧设置有塑封胶层。
此外,优选的结构是,晶圆芯片为倒装芯片,晶元芯片的厚度小于基板的厚度。
此外,优选的结构是,避让区域为地焊盘开窗或地层,铺设绿油防止焊盘氧化。
此外,优选的结构是,在避让区域铺设有铜层,铜层与第二地焊盘导通。
此外,优选的结构是,在基板内还设置有公共地层,第一地焊盘通过打孔与公共地层导通接地。
从上面的技术方案可知,本实用新型的封装结构,在收容槽的四周设置有第一地焊盘,在PCB对应收容槽的位置设置避让区域,并在避让区域的周围设置与第一地焊盘导通的第二地焊盘,通过第二地焊盘与PCB的系统地接触导通,使得PCB晶圆芯片被避让区域和地包裹形成良好的接地屏蔽效果,进而在不增加芯片模组重量的情况下,实现电磁屏蔽功能。
附图说明
通过参考以下结合附图的说明,并且随着对本实用新型的更全面理解,本实用新型的其它目的及结果将更加明白及易于理解。在附图中:
图1为根据本实用新型实施例的封装结构的剖面示意图;
图2为根据本实用新型实施例的基板结构示意图;
图3为根据本实用新型实施例的PCB结构示意图;
图4为根据本实用新型另一实施例的封装结构的剖面示意图。
其中的附图标记包括:基板1、锡球点2、PCB3、晶元芯片4、第二地焊盘5、公共地层6、焊点7、打孔8、第一地焊盘9、塑封胶10、收容槽11、铜层12、地孔13。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
为详细描述本实用新型的封装结构,以下将结合附图对本实用新型的具体实施例进行详细描述。
图1示出了根据本实用新型实施例的封装结构的剖面示意结构。
如图1所示,本实用新型实施例的封装结构,包括基板1、设置在基板1上的收容槽11,以及设置在收容槽11内的晶圆芯片;此外,还包括与基板1相贴合的PCB3,基板1贴设在PCB3上,并与PCB3导通;其中,晶元芯片4通过设置在收容槽11底部的焊盘与基板1导通;在收容槽11的四周设置有若干个第一地焊盘9;在PCB3对应收容槽11的位置设置一个避让区域,在避让区域的周围设置有与第一地焊盘9分别导通的若干个第二地焊盘5,第二地焊盘5与PCB3的系统地接触导通,进而将晶圆芯片收容在避让区域和第一地焊盘9、第二地焊盘5之间,通过地和避让区域对晶圆芯片进行电磁屏蔽,不用额外设置铜片或其它电磁屏蔽件对晶圆芯片进行电磁屏蔽,电磁屏蔽效果好,且不会增加封装结构的整体重量。
具体地,在基板1上还设置有锡球点2,在PCB3上对应锡球点2的位置设置对应的焊点7,在基板1与PCB3固定过程中,通过锡球点2和焊点7进行焊接固定,同时基板1与PCB3通过锡球点2和焊点7连接导通。
此外,为防止晶圆芯片的辐射电磁波干扰到其他元器件,将晶圆芯片置于基板1的底面,且为避免增减基板1厚度,在基板1的底面设计收容槽11,将晶元芯片4置于收容槽11后,对其底部进行填充,即利用化学胶水对晶圆芯片进行底部填充,并将塑封胶10压注到收容槽11内硬化成型,即将晶元芯片4通过塑封胶10压注成型在收容槽11内,通过塑封胶10固定晶圆芯片,防止其发生翘曲及形变。
另外,收容槽11的形状及尺寸可根据晶圆芯片的形状或尺寸进行调整,确保收容槽11的形状与晶元芯片4的形状相一致,例如,设置为圆形、长方形等;而收容槽11的尺寸略大于晶圆芯片的尺寸即可,第一地焊盘9围绕收容槽11的槽口的四周呈均匀分布,第一地焊盘9的设置个数及相邻第一地焊盘9之间的间距等均可根据具体的应用场景及生产要求等进行调整。
在本实用新型的封装结构中,晶圆芯片为倒装芯片,且晶元芯片4的厚度小于基板1的厚度。该晶圆芯片可以为高频芯片或者其他需要进行电磁波屏蔽的芯片,此处不做具体限制。
需要说明的是,避让区域可以设置为PCB3上的开窗,即在避让区域内铺设铜层12,避让区域的形状与收容槽11的形状相一致,第二地焊盘5与第一地焊盘9分别对应设置,且铜层12与第二地焊盘5导通,进而通过铜层12、第一地焊盘9和第二地焊盘5对晶圆芯片进行隔离,实现屏蔽电磁波的效果。
另一方面,为防止上述开窗时间太久会产生氧化,影响屏蔽效果,在本实用新型的封装结构中,也可以将避让区域直接设置为地层,且与系统地相连,可防止地焊盘开窗氧化。
在本实用新型的一个具体实施方式中,在PCB3上设置垂直分布的地孔13,位于PCB3上表面的第二地焊盘5通过地孔13与系统地导通;此外,在基板1内还设置有公共地层6,例如将公共底层设置为覆铜层,第一地焊盘9通过打孔8与公共地层6导通接地,进而通过地和避让区域对晶元芯片4进行包裹,形成有效的接地屏蔽效果,实现电磁屏蔽功能。
在本实用新型的另一具体实施方式中,在基板1远离PCB3的一侧还设置有塑封胶层。作为具体示例,图4示出了根据本实用新型另一实施例的封装结构的示意结构。
此外,在PCB3上或者基板1内或者塑封胶层内也可以设置其他的芯片或者电子元器件。
通过上述实施方式可以看出,本实用新型提供的封装结构,在不增加封装结构物料成本的基础上,有效利用PCB的避让区域设计,使该区域与地焊盘形成良好的结合对芯片进行电磁波屏蔽,不仅能够减少封装作业程序和工艺步骤,还能够有效降低电磁屏蔽工艺的成本,保证电磁屏蔽效果。
如上参照附图以示例的方式描述了根据本实用新型提出的封装结构。但是,本领域技术人员应当理解,对于上述本实用新型所提出的封装结构,还可以在不脱离本实用新型内容的基础上做出各种改进。因此,本实用新型的保护范围应当由所附的权利要求书的内容确定。
Claims (10)
1.一种封装结构,包括基板、设置在所述基板上的收容槽,以及设置在所述收容槽内的晶圆芯片;其特征在于,还包括PCB,所述基板贴设在所述PCB上,并与所述PCB导通;其中,
所述晶元芯片通过设置在所述收容槽底部的焊盘与所述基板导通;
在所述收容槽的四周设置有第一地焊盘;
在所述PCB对应所述收容槽的位置设置避让区域,在所述避让区域的周围设置有与所述第一地焊盘导通的第二地焊盘;
所述第二地焊盘与所述PCB的系统地接触导通。
2.如权利要求1所述的封装结构,其特征在于,
在所述基板上设置有锡球点,在所述PCB上设置有与所述锡球点位置对应的焊点;
所述基板与所述PCB通过所述锡球点和所述焊点连接导通。
3.如权利要求1所述的封装结构,其特征在于,
所述晶元芯片通过塑封胶压注成型在所述收容槽内。
4.如权利要求1所述的封装结构,其特征在于,
所述收容槽的形状与所述晶圆芯片的形状相一致;并且,
所述第一地焊盘围绕所述收容槽的四周呈均匀分布。
5.如权利要求1所述的封装结构,其特征在于,
在所述PCB上设置有垂直分布的地孔;
所述第二地焊盘通过所述地孔与所述系统地导通。
6.如权利要求1所述的封装结构,其特征在于,
在所述基板远离所述PCB的一侧设置有塑封胶层。
7.如权利要求1所述的封装结构,其特征在于,
所述晶圆芯片为倒装芯片,所述晶元芯片的厚度小于所述基板的厚度。
8.如权利要求1所述的封装结构,其特征在于,
所述避让区域为地焊盘开窗或地层铺设绿油,防止焊盘氧化。
9.如权利要求1所述的封装结构,其特征在于,
在所述避让区域铺设有铜层,所述铜层与所述第二地焊盘导通。
10.如权利要求1所述的封装结构,其特征在于,
在所述基板内还设置有公共地层,所述第一地焊盘通过打孔与所述公共地层导通接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023178895.8U CN213905353U (zh) | 2020-12-25 | 2020-12-25 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023178895.8U CN213905353U (zh) | 2020-12-25 | 2020-12-25 | 封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213905353U true CN213905353U (zh) | 2021-08-06 |
Family
ID=77106223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023178895.8U Active CN213905353U (zh) | 2020-12-25 | 2020-12-25 | 封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213905353U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115119487A (zh) * | 2022-04-15 | 2022-09-27 | 平头哥(上海)半导体技术有限公司 | 电磁干扰屏蔽组件、制造方法以及电磁干扰屏蔽方法 |
-
2020
- 2020-12-25 CN CN202023178895.8U patent/CN213905353U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115119487A (zh) * | 2022-04-15 | 2022-09-27 | 平头哥(上海)半导体技术有限公司 | 电磁干扰屏蔽组件、制造方法以及电磁干扰屏蔽方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100782774B1 (ko) | Sip 모듈 | |
US7615415B2 (en) | Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability | |
KR101521255B1 (ko) | 듀얼 접속부를 구비하는 집적회로 패키지 시스템 | |
US11615967B2 (en) | Power module package and method of manufacturing the same | |
US7436055B2 (en) | Packaging method of a plurality of chips stacked on each other and package structure thereof | |
SG172670A1 (en) | Integrated circuit package system forshielding electromagnetic interference | |
US11239179B2 (en) | Semiconductor package and fabrication method thereof | |
CN111244067B (zh) | 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法 | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
US9035473B2 (en) | Circuit device and method of manufacturing the same | |
CN101090080A (zh) | 多芯片堆叠的封装方法及其封装结构 | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
CN213905353U (zh) | 封装结构 | |
CN210489609U (zh) | 集成电路封装体 | |
CN111863791A (zh) | 一种半导体封装体和芯片封装体 | |
US20080237821A1 (en) | Package structure and manufacturing method thereof | |
US20200168557A1 (en) | Semiconductor package and fabrication method thereof | |
KR102237783B1 (ko) | 반도체 패키지 및 그것의 제조 방법 | |
WO2022022314A1 (zh) | 一种封装模组及其封装方法、电子设备 | |
US20180240738A1 (en) | Electronic package and fabrication method thereof | |
WO2021195903A1 (zh) | 系统级封装及电子设备 | |
CN219979567U (zh) | 一种电磁屏蔽结构及电子设备 | |
JPH11191605A (ja) | 電子部品およびその製造方法 | |
KR100421777B1 (ko) | 반도체패키지 | |
CN110610925A (zh) | 集成电路封装体及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |