CN103632979A - 芯片封装基板和结构及其制作方法 - Google Patents

芯片封装基板和结构及其制作方法 Download PDF

Info

Publication number
CN103632979A
CN103632979A CN201210307163.5A CN201210307163A CN103632979A CN 103632979 A CN103632979 A CN 103632979A CN 201210307163 A CN201210307163 A CN 201210307163A CN 103632979 A CN103632979 A CN 103632979A
Authority
CN
China
Prior art keywords
layer
copper foil
circuit pattern
foil layer
conductive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210307163.5A
Other languages
English (en)
Other versions
CN103632979B (zh
Inventor
王峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Liding Semiconductor Technology Shenzhen Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210307163.5A priority Critical patent/CN103632979B/zh
Priority to TW101131640A priority patent/TWI459872B/zh
Priority to US13/928,721 priority patent/US20140054785A1/en
Publication of CN103632979A publication Critical patent/CN103632979A/zh
Application granted granted Critical
Publication of CN103632979B publication Critical patent/CN103632979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Abstract

一种芯片封装基板，包括第一薄铜层、导电线路图形及防焊层。该导电线路图形凸出形成于该薄铜层一表面且与薄铜层为一体结构，该导电线路图形的导电线路间形成凹陷。该防焊层形成于该导电线路图形的表面部分区域以及该导电线路图形间的凹陷内，该导电线路图形上未被防焊层覆盖的部位构成多个电性连接垫。本发明还涉及芯片封装基板的制作方法、芯片封装结构及其制作方法。

Description

芯片封装基板和结构及其制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种芯片封装基板和芯片封装结构及该芯片封装基板和芯片封装结构的制作方法。
背景技术
芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
当电子产品的体积日趋缩小，所采用的芯片封装基板的体积和线路间距也必须随之减小。习知的芯片封装基板包括一基底及形成于该基底相对表面的导电线路图形，基底两侧的导电线路图形通过导通孔电连接。然而，习知的芯片封装基板的基底使得整个芯片封装结构的厚度减小受到了限制，有悖于芯片封装结构的轻薄的发展趋势，而且基板上需要加工导通孔，增加了制造成本。
发明内容
因此，有必要提供一种轻薄且成本低的芯片封装基板和结构及其制作方法。
一种芯片封装基板的制作方法，包括步骤：提供一支撑板、第一铜箔及第二铜箔，该第一铜箔和第二铜箔分别通过离型膜贴附于该支撑板相对的两个表面；在该第一铜箔层上形成图案化的第一凹陷，该第一凹陷的深度小于该第一铜箔层的厚度，与该第一凹陷在平行于该第一铜箔层的方向上相邻的第一铜箔层构成第一导电线路图形，该第一导电线路图形与对支撑板之间的第一铜箔层构成完全覆盖对应离型膜的第一薄铜层；在该第二铜箔层上形成图案化的第二凹陷，该第二凹陷的深度小于该第二铜箔层的厚度，与该第二凹陷在平行于该第二铜箔层的方向上相邻的第二铜箔层构成第二导电线路图形，该第二导电线路图形与对支撑板之间的第二铜箔层构成完全覆盖对应离型膜的第二薄铜层；在该第一导电线路图形的表面部分区域以及该第一凹陷内形成第一防焊层，及在该第二导电线路图形的表面部分区域以及第二凹陷内形成第二防焊层，使该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫，及使该第二导电线路图形上未被第二防焊层覆盖的部位构成多个第二电性接触垫；及去除该支撑板和离型膜，得到相互分离的第一芯片封装基板和第二芯片封装基板。
一种芯片封装基板的制作方法，包括步骤：提供一第一支撑板、第二支撑板、第一铜箔及第二铜箔，该第一支撑板与第二支撑板之间通过第一离型膜相互贴附，该第一铜箔通过第二离型膜贴附于该第一支撑板远离该第二支撑板的表面，该第二铜箔通过第三离型膜贴附于该第二支撑板远离该第一支撑板的表面；在该第一铜箔层上形成图案化的第一凹陷，该第一凹陷的深度小于该第一铜箔层的厚度，与该第一凹陷在平行于该第一铜箔层的方向上相邻的第一铜箔层构成第一导电线路图形，该第一导电线路图形与对支撑板之间的第一铜箔层构成完全覆盖对应离型膜的第一薄铜层；在该第二铜箔层上形成图案化的第二凹陷，该第二凹陷的深度小于该第二铜箔层的厚度，与该第二凹陷在平行于该第二铜箔层的方向上相邻的第二铜箔层构成第二导电线路图形，该第二导电线路图形与对支撑板之间的第二铜箔层构成完全覆盖对应离型膜的第二薄铜层；在该第一导电线路图形的表面部分区域以及该第一凹陷内形成第一防焊层，及在该第二导电线路图形的表面部分区域以及第二凹陷内形成第二防焊层，使该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫，及使该第二导电线路图形上未被第二防焊层覆盖的部位构成多个第二电性接触垫；及将该第一支撑板和第二支撑板相互剥离，得到相互分离的第一芯片封装基板和第二芯片封装基板。
一种芯片封装基板，包括第一薄铜层、第一导电线路图形及第一防焊层。该第一导电线路图形凸出形成于该第一薄铜层一表面且与第一薄铜层为一体结构，该第一导电线路图形间形成第一凹陷。该第一防焊层形成于该第一导电线路图形的表面部分区域以及该第一导电线路图形之间的第一凹陷内，该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫。
一种芯片封装结构，包括第一导电线路图形、第一防焊层、芯片及第三电性接触垫，该第一导电线路图形的线路间具有凹陷，该第一防焊层形成于该第一导电线路图形的其中一表面部分区域以及该第一导电线路图形的导电线路间的凹陷内，该第一导电线路图形与该第一防焊层相邻的表面未被第一防焊层覆盖的部位构成多个第一电性接触垫，该芯片封装于该第一防焊层上并与该多个第一电性接触垫电连接，该多个第三电性接触垫与该第一导电线路图形为一体结构且位于该第一导电线路图形远离该芯片的一侧。
所述芯片封装结构的制作方法制成的芯片封装结构中，与芯片电连接的第一导电线路图形及对应的用于与其他电子元器件电连接的第三电性接触垫为一体结构从而直接电连接，未设置基底层，如此则芯片封装结构厚度更小，更有利于芯片封装结构的轻薄的发展趋势；另外，所述的芯片封装结构无需进行导通孔的制作等，降低了制造成本。
附图说明
图1是本发明第一实施例提供的支撑板、第一铜箔层及第二铜箔层的分解剖视图。
图2是图1中的支撑板、第一铜箔层及第二铜箔层堆叠后的剖视图。
图3是在图2中的第一铜箔层和第二铜箔层上分别压合干膜后的剖视图。
图4是将图3中的干膜曝光、显影后的剖视图。
图5是将图4中的第一铜箔层形成第一导电线路图形成和第一薄铜层以及将第二铜箔层形成第二导电线路图形和第二薄铜层的剖视图。
图6是将图5中的剩余的干膜去除后的剖视图。
图7是在图6中的第一导电线路图形和第二导电线路图形上覆盖防焊层后的剖视图。
图8是去除图7中的部分防焊层形成第一电性接触垫和第二电性接触垫后的剖视图。
图9是在图8中的第一电性接触垫和第二电性接触垫上形成表面处理层后的剖视图。
图10是去除图9中的支撑板后形成分离的第一芯片封装基板和第二芯片封装基板的剖视图。
图11是在图10中的第一芯片封装基板上连接芯片后的剖视图。
图12是在图11中的第一芯片封装基板和芯片上形成封装胶体后的剖视图。
图13是在图12中的第一芯片封装基板的第一薄铜层上形成图案化的干膜后的剖视图。
图14是将图13中的第一芯片封装基板蚀刻形成第三电性接触垫后的剖视图。
图15是将图14中的剩余的干膜去除后形成的芯片封装结构的剖视图。
图16是本发明第二实施例提供的第一支撑板、第二支撑板、第一铜箔层及第二铜箔层的分解剖视图。
图17是图16中的第一支撑板、第二支撑板、第一铜箔层及第二铜箔层堆叠后的剖视图。
图18是在图17中的第一铜箔层和第二铜箔层上分别压合干膜后的剖视图。
图19是将图18中的干膜曝光、显影后的剖视图。
图20是将图19中的第一铜箔层形成第一导电线路图形成和第一薄铜层以及将第二铜箔层形成第二导电线路图形和第二薄铜层的剖视图。
图21是将图20中的剩余的干膜去除后的剖视图。
图22是在图21中的第一导电线路图形和第二导电线路图形上覆盖防焊层后的剖视图。
图23是去除图22中的部分防焊层形成第一电性接触垫和第二电性接触垫后的剖视图。
图24是在图23中的第一电性接触垫和第二电性接触垫上形成表面处理层后的剖视图。
图25是将第一支撑板和第二支撑板相互剥离后形成分离的第一芯片封装基板和第二芯片封装基板的剖视图。
图26是在图25中的第一芯片封装基板上连接芯片后的剖视图。
图27是在图26中的第一芯片封装基板和芯片上形成封装胶体后的剖视图。
图28是将图27中的第一支撑板去除后的剖视图。
图29是在图28中的第一芯片封装基板的第一薄铜层上形成图案化的干膜后的剖视图。
图30是将图29中的第一芯片封装基板蚀刻形成第三电性接触垫后的剖视图。
图31是将图30中的剩余的干膜去除后形成的芯片封装结构的剖视图。
主要元件符号说明
支撑板 10
离型膜 11
第一铜箔层 12,12a
第二铜箔层 13,13a
覆铜基板 16,16a
第一导电线路图形 122,122a
第二导电线路图形 132,132a
第一薄铜层 124,124a
第二薄铜层 134,134a
第一干膜 15,15a
第一凹陷 128,128a
第二凹陷 138,138a
第一防焊层 171,171a
第二防焊层 172,172a
第一电性接触垫 181,181a
第二电性接触垫 182,182a
表面处理层 19,19a
第一芯片封装基板 20,20a
第二芯片封装基板 30,30a
芯片 40,40a
键合导线 42,42a
黏胶层 41,41a
封装胶体 43,43a
封装体 44,44a
第三电性接触垫 125,125a
芯片封装结构 50,50a
第二干膜 45,45a
第一支撑板 10a
第二支撑板 10b
第一离型膜 11a
第二离型膜 11b
第三离型膜 11c
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至14，本发明第一实施例提供一种芯片封装结构的制作方法，包括如下步骤：
第一步，请参阅图1和2，提供一支撑板10、两个离型膜11、第一铜箔层12及第二铜箔层13，将两个离型膜11分别贴合于该支撑板10相对的两个表面，并将第一铜箔层12和第二铜箔层13分别贴合于该两个离型膜11的表面，从而形成覆铜基板16。该支撑板10用于在后续制程中支撑该第一铜箔层12和第二铜箔层13，该支撑板10的材料可以为PI、玻璃纤维层压布或金属如铜等。该离型膜11为将塑料薄膜做等离子处理或涂氟处理形成，或在薄膜材质如PET、PE、OPP的表层上涂硅（silicone）离型剂形成，该离型膜11用于在后续步骤中方便第一铜箔层12和第二铜箔层13与支撑板10的相互剥离。
第二步，请参阅图3至图6，通过曝光、显影、蚀刻以及剥膜工艺将该第一铜箔层12形成多个第一导电线路图形122，将该第二铜箔层13形成多个第二导电线路图形132，且第一导电线路图形122在垂直于第一铜箔层12的方向上的厚度小于该第一铜箔层12的厚度，该第二导电线路图形132的厚度在垂直于该第二铜箔层13的方向上的厚度小于该第二铜箔层13的厚度。即，经蚀刻后，该第一铜箔层12包括与对应离型膜11相邻的第一薄铜层124及形成于第一薄铜层124上的第一导电线路图形122，该第二铜箔层13包括与对应离型膜11相邻的第二薄铜层134及形成于第二薄铜层134上的第二导电线路图形132，该第一薄铜层124和第二薄铜层134完全覆盖对应的离型膜11的表面。
本实施例中采用曝光、显影、蚀刻以及剥膜工艺形成多个第一导电线路图形122的过程如下所述：
首先，对该第一铜箔层12的表面进行表面微蚀处理，以去除该第一铜箔层12表面的污渍、油脂等，并使该第一铜箔层12的表面轻微腐蚀以具有一定的粗糙度，以有利于提高该第一铜箔层12与后续步骤中的干膜之间的结合力，防止第一铜箔层12与干膜之间有气泡、杂质的出现，进一步提高下一步中干膜显影的分辨率。当然，也可以采用其他表面处理方式如等离子体处理等对该第一铜箔层12进行表面处理。
其次，请参阅图3，在该第一铜箔层12上压合第一干膜15。
再次，请参阅图4，对该第一铜箔层12上的第一干膜15进行选择性曝光并显影，形成图案化的干膜层，使得该第一铜箔层12需要蚀刻的部分露出于第一干膜15，而该第一铜箔层12需要形成线路的部分仍被第一干膜15覆盖。
进一步地，请参阅图5，利用铜蚀刻液进行蚀刻，去除部分厚度的露出于第一干膜15的第一铜箔层12，形成图案化的第一凹陷128，本实施例中，蚀刻去除的第一铜箔层12的厚度为第一铜箔层12总厚度的1/2，即第一凹陷128的深度为第一铜箔层12的总厚度的1/2。与该第一凹陷128在平行于该第一铜箔层12的方向上相邻的第一铜箔层12即因被第一干膜15覆盖而未被蚀刻的第一铜箔层12构成该第一导电线路图形122，该第一导电线路图形122与对应的离型膜11之间的第一铜箔层12构成完全覆盖该离型膜11的第一薄铜层124。铜蚀刻液对第一铜箔层12的蚀刻厚度可通过设置蚀刻时间来控制。
最后，请参阅图6，利用剥膜工艺去除该第一干膜15。
将覆铜基板16的另一侧第二铜箔层13形成第二导电线路图形132的方法与上述方法类似，该第二铜箔层13经蚀刻后形成与第一铜箔层12上形成的第一凹陷128相对应的第二凹陷138。
第三步，请参阅图7和图8，在该第一导电线路图形122的其中一表面部分区域以及该第一导电线路图形122的导电线路间的第一凹陷128内形成第一防焊层171，及在该第二导电线路图形132的表面部分区域以及该第二导电线路图形132之间的第二凹陷138内形成第二防焊层172，使该第一导电线路图形122上未被第一防焊层171覆盖的部位构成多个第一电性接触垫181，及使该第二导电线路图形132上未被第二防焊层172覆盖的部位构成多个第二电性接触垫182。
本实施例中，使用液态感光防焊油墨制作该第一防焊层171和第二防焊层172，本实施例以制作该第一防焊层171为例进行说明，其步骤为：请参阅图7，在该第一导电线路图形122表面以及第一凹陷128内印刷液态感光防焊油墨；预烘烤使该液态感光防焊油墨表面预固化；通过选择性UV曝光使该液态感光防焊油墨部分区域发生交联反应；请参阅图8，通过显影流程将该液态感光防焊油墨的未发生交联反应的区域去除，以露出多个第一电性接触垫181；最后，加热固化该液态感光防焊油墨，从而在该第一导电线路图形122的部分区域以及第一凹陷128内形成第一防焊层171，该第一导电线路图形122未覆盖第一防焊层171的部位为防焊层开口区。
也可以使用具有耐挠折性能的热固性油墨形成该第一防焊层171，此时不需要曝光显影，只需要使用有图案的网版在该第一导电线路图形122的部分区域以及第一凹陷128内印刷该热固性油墨，在需要第一防焊层171开口的部位通过网版遮蔽使热固性油墨不能印刷到该第一电性接触垫181即可，之后加热固化该热固性油墨即可形成该第一防焊层171。该第二防焊层172与该第一防焊层171的形成方法类似。 第四步，请参阅图9，在该多个第一电性接触垫181、多个第二电性接触垫182的表面分别镀金，形成多个表面处理层19，以保护该第一电性接触垫181和第二电性接触垫182防止其氧化并利于与后续步骤中的金质的键合导线42的接着。
本实施例中，形成该表面处理层19的方式为电镀金。该多个表面处理层19分别与对应的第一电性接触垫181和第二电性接触垫182电导通。可以理解，形成该表面处理层19的方法也可以取代为镀镍金、化镍浸金、镀镍钯金、镀锡等，并不以本实施例为限，当然，该表面处理层19也可以省略。
第五步，请参阅图10，利用剥膜工艺将该支撑板10和两个离型膜11去除，得到第一芯片封装基板20和第二芯片封装基板30。
因为该支撑板10与第一薄铜层124和第二薄铜层134之间均设置离型膜11，利用离型膜11的可剥离性，可方便地将该支撑板10和离型膜11剥离去除，从而将支撑板10相对两侧的结构相互分离，形成两个芯片封装基板。
第一芯片封装基板20和第二芯片封装基板30结构相同，以下以第一芯片封装基板20的结构进行说明。该第一芯片封装基板20包括第一薄铜层124、第一导电线路图形122及第一防焊层171。该第一导电线路图形122凸出形成于该第一薄铜层124一表面且与第一薄铜层124为一体结构，该第一导电线路图形122间形成第一凹陷128。该第一防焊层171形成于该第一导电线路图形122的表面部分区域以及该第一导电线路图形122之间的第一凹陷128内，该第一导电线路图形122上未被第一防焊层171覆盖的部位构成多个第一电性接触垫181，该多个第一电性接触垫181的表面分别覆盖有表面处理层19。
需要说明的是，因为第一芯片封装基板20和第二芯片封装基板30已相互分离，因此在后续的制程中，该第一芯片封装基板20上封装芯片和将第一薄铜层124形成电性连接垫的步骤与在第二芯片封装基板30上封装芯片和将第二薄铜层134形成电性连接垫的步骤可分别进行。因为第一芯片封装基板20与第二芯片封装基板30结构相同，且在后续制程中进行芯片封装和将薄铜层形成电性连接垫的方法相同，因此本实施例后续步骤仅对在第一芯片封装基板20上进行芯片封装和将第一薄铜层124形成电性连接垫的方法进行说明。
第六步，请参阅图11，提供一导线键合（wire bonding, WB）芯片40，并将芯片40与第一电性接触垫181电性连接。具体的，芯片40具有多个键合接点以及自多个键合接点延伸的多条键合导线42，键合导线42与第一电性接触垫181一一对应。多条键合导线42的一端电性连接该芯片40，另一端分别电性连接该多个第一电性接触垫181表面的表面处理层19，从而使芯片40与第一导电线路图形122电连接。
优选的，该芯片40通过一黏胶层41固定于该第一防焊层171表面，该键合导线42可通过焊接的方式连接于对应的表面处理层19。该键合导线42的材料一般为金。
第七步，请参阅图12，采用封装胶体43将键合导线42、芯片40及第一芯片封装基板20外露的第一防焊层171和表面处理层19进行包覆封装，形成一封装体44。该键合导线42、芯片40均完全包覆于该封装胶体43内。本实施例中，该封装胶体43为黑胶，当然，该封装胶体43也可以其他封装胶体材料，并不以本实施例为限。
第八步，请参阅图13至15，通过曝光、显影、蚀刻以及剥膜工艺将该第一薄铜层124形成多个第三电性接触垫125，从而形成芯片封装结构50。
本实施例中采用曝光、显影、蚀刻以及剥膜工艺形成多个第三电性接触垫125的过程如下所述：
首先，对该第一薄铜层124的表面进行表面微蚀处理，以去除该第一薄铜层124表面的污渍、油脂等，并使该第一薄铜层124的表面轻微腐蚀以具有一定的粗糙度，以有利于提高该第一薄铜层124与后续步骤中的干膜之间的结合力，防止第一薄铜层124与干膜之间有气泡、杂质的出现，进一步提高下一步中干膜显影的分辨率。当然，也可以采用其他表面处理方式如等离子体处理等对该第一薄铜层124进行表面处理。
其次，请参阅图13，在该第一薄铜层124上压合第二干膜45，并对该第一薄铜层124上的第二干膜45进行选择性曝光并显影，形成图案化的干膜层，使得该第一薄铜层124需要蚀刻的部分露出于第二干膜45，而该第一薄铜层124需要形成多个第三电性接触垫125的部分仍被第二干膜45覆盖。
再次，请参阅图14，利用铜蚀刻液进行蚀刻，去除从该第二干膜45露出的第一薄铜层124，而从该第二干膜45露出的第一薄铜层124的区域所对应的第一导电线路图形122不被蚀刻，即蚀刻厚度为该第一薄铜层124的厚度。经蚀刻后，该第一薄铜层124形成凸出于该第一防焊层171表面的多个第三电性接触垫125。
最后，请参阅图15，利用剥膜工艺去除该第二干膜45，从而形成芯片封装结构50。
可以理解的是，本实施例的芯片40也可以替换为覆晶封装芯片，只要使覆晶封装芯片与第一芯片封装基板20之间采用覆晶封装的方式进行封装即可，并不以本实施例为限。
该芯片封装结构50包括第一导电线路图形122、第一防焊层171、芯片40、封装胶体43及第三电性接触垫125。该第一防焊层171形成于该第一导电线路图形122的表面部分区域以及该第一导电线路图形122的导电线路间的第一凹陷128内，该第一导电线路图形122上未被第一防焊层171覆盖的部位构成多个第一电性接触垫181，该多个第一电性接触垫181的表面分别覆盖有表面处理层19。该芯片40通过多个键合导线42与该多个第一电性接触垫181电性连接，该封装胶体43包覆键合导线42、芯片40及第一芯片封装基板20外露的第一防焊层171和表面处理层19。该多个第三电性接触垫125与该第一导电线路图形122为一体结构且位于该第一导电线路图形122远离该芯片40的一侧。
该芯片封装结构50可以封装于印刷电路板等电子元器件上，在封装于印刷电路板之前，需要在该多个第三电性接触垫125上分别植焊球，形成多个焊球凸起，利用该焊球凸起与其他电子元器件上的电性连接垫电接触，从而达到芯片封装结构50与其他电子元器件的电连接。
采用本实施例芯片封装结构的制作方法制成的芯片封装结构50中，与芯片40电连接的第一导电线路图形122及对应的用于与其他电子元器件电连接的第三电性接触垫125为一体结构从而直接电连接，未设置基底层，如此则芯片封装结构50厚度更小，更有利于芯片封装结构的轻薄的发展趋势；另，本实施例的芯片封装结构50无需进行导通孔的制作，降低了制造成本。进一步地，采用本实施例的方法可同时制作两个芯片封装基板，提高了生产效率。
请参阅图16至31，本发明第二实施例提供一种芯片封装结构的制作方法，包括如下步骤：
步骤1，请参阅图16和17，提供第一支撑板10a、第二支撑板10b、第一离型膜11a、第二离型膜11b、第三离型膜11c、第一铜箔层12a及第二铜箔层13a，将第一离型膜11a的相对两面分别与第一支撑板10a的一表面和第二支撑板10b的一表面相粘接，第二离型膜11b和第三离型膜11c分别贴合于该第一支撑板10a远离该第二支撑板10b的表面及该第二支撑板10b远离该第一支撑板10a的表面，并将第一铜箔层12a和第二铜箔层13a分别贴合于该第二离型膜11b和第三离型膜11c的相对的另一表面，从而形成覆铜基板16a。该第一支撑板10a和第二支撑板10b用于在后续制程中支撑该第一铜箔层12a和第二铜箔层13b，该第一支撑板10a和第二支撑板10b的材料可以为PI、玻璃纤维层压布或金属如铜等。该第一离型膜11a、第二离型膜11b及第三离型膜11c为将塑料薄膜做等离子处理或涂氟处理形成，或在薄膜材质如PET、PE、OPP的表层上涂硅（silicone）离型剂形成，该第一离型膜11a用于在后续步骤中方便第一支撑板10a与第二支撑板10b的相互剥离，该第二离型膜11b用于在后续步骤中方便该第一铜箔层12a与支撑板10的相互剥离，该第三离型膜11c用于在后续步骤中方便该第二铜箔层13a与第二支撑板10b的相互剥离。
步骤2，请参阅图18至图21，通过曝光、显影、蚀刻以及剥膜工艺将该第一铜箔层12a形成多个第一导电线路图形122a，将该第二铜箔层13a形成多个第二导电线路图形132a，且第一导电线路图形122a在垂直于第一铜箔层12a的方向上的厚度小于该第一铜箔层12a的厚度，该第二导电线路图形132a的厚度在垂直于该第二铜箔层13a的方向上的厚度小于该第二铜箔层13a的厚度。即，经蚀刻后，该第一铜箔层12a包括与第二离型膜11b相邻的第一薄铜层124a及形成于第一薄铜层124a上的第一导电线路图形122a，该第二铜箔层13a包括与第三离型膜11c相邻的第二薄铜层134a及形成于第二薄铜层134a上的第二导电线路图形132a，该第一薄铜层124a完全覆盖第二离型膜11b的表面，第二薄铜层134a完全覆盖第三离型膜11c的表面。
本实施例中采用曝光、显影、蚀刻以及剥膜工艺形成多个第一导电线路图形122a的过程如下所述：
首先，对该第一铜箔层12a的表面进行表面微蚀处理，以去除该第一铜箔层12a表面的污渍、油脂等，并使该第一铜箔层12a的表面轻微腐蚀以具有一定的粗糙度，以有利于提高该第一铜箔层12a与后续步骤中的干膜之间的结合力，防止第一铜箔层12a与干膜之间有气泡、杂质的出现，进一步提高下一步中干膜显影的分辨率。当然，也可以采用其他表面处理方式如等离子体处理等对该第一铜箔层12a进行表面处理。
其次，请参阅图18，在该第一铜箔层12a上压合第一干膜15a。
再次，请参阅图19，对该第一铜箔层12a上的第一干膜15a进行选择性曝光并显影，形成图案化的干膜层，使得该第一铜箔层12a需要蚀刻的部分露出于第一干膜15a，而该第一铜箔层12a需要形成线路的部分仍被第一干膜15a覆盖。
进一步地，请参阅图20，利用铜蚀刻液进行蚀刻，去除部分厚度的露出于第一干膜15a的第一铜箔层12a，形成图案化的第一凹陷128a，本实施例中，蚀刻去除的第一铜箔层12a的厚度为第一铜箔层12a总厚度的1/2，即第一凹陷128a的深度为第一铜箔层12a的总厚度的1/2。与该第一凹陷128a在平行于该第一铜箔层12a的方向上相邻的第一铜箔层12a即因被第一干膜15a覆盖而未被蚀刻的第一铜箔层12a构成该第一导电线路图形122a，该第一导电线路图形122a与第二离型膜11b之间的第一铜箔层12a构成完全覆盖该第二离型膜11b的第一薄铜层124a。铜蚀刻液对第一铜箔层12a的蚀刻厚度可通过设置蚀刻时间来控制。
最后，请参阅图21，利用剥膜工艺去除该第一干膜15a。
将覆铜基板16a的另一侧第二铜箔层13a形成第二导电线路图形132a的方法与上述方法类似，该第二铜箔层13a经蚀刻后形成与第一铜箔层12a上形成的第一凹陷128a相对应的第二凹陷138a。
步骤3，请参阅图22和图23，在该第一导电线路图形122a的表面部分区域以及该第一导电线路图形122a的导电线路间的第一凹陷128a内形成第一防焊层171a，及在该第二导电线路图形132a的表面部分区域以及该第二导电线路图形132a的导电线路间的第二凹陷138a内形成第二防焊层172a，使该第一导电线路图形122a上未被第一防焊层171a覆盖的部位构成多个第一电性接触垫181a，及使该第二导电线路图形132a上未被第二防焊层172a覆盖的部位构成多个第二电性接触垫182a。
本实施例中，使用液态感光防焊油墨制作该第一防焊层171a和第二防焊层172a，本实施例以制作该第一防焊层171a为例进行说明，其步骤为：请参阅图22，在该第一导电线路图形122a表面以及第一凹陷128a内印刷液态感光防焊油墨；预烘烤使该液态感光防焊油墨表面预固化；通过选择性UV曝光使该液态感光防焊油墨部分区域发生交联反应；请参阅图23，通过显影流程将该液态感光防焊油墨的未发生交联反应的区域去除，以露出多个第一电性接触垫181a；最后，加热固化该液态感光防焊油墨，从而在该第一导电线路图形122a的部分区域以及第一凹陷128a内形成第一防焊层171a，该第一导电线路图形122a未覆盖第一防焊层171a的部位为防焊层开口区。
也可以使用具有耐挠折性能的热固性油墨形成该第一防焊层171a，此时不需要曝光显影，只需要使用有图案的网版在该第一导电线路图形122a的部分区域以及第一凹陷128a内印刷该热固性油墨，在需要第一防焊层171a开口的部位通过网版遮蔽使热固性油墨不能印刷到该第一电性接触垫181a即可，之后加热固化该热固性油墨即可形成该第一防焊层171a。该第二防焊层172a与该第一防焊层171a的形成方法类似。
步骤4，请参阅图24，在该多个第一电性接触垫181a、多个第二电性接触垫182a的表面分别镀金，形成多个表面处理层19a，以保护该第一电性接触垫181a和第二电性接触垫182a防止其氧化并利于与后续步骤中的金质的键合导线42a的接着。
本实施例中，形成该表面处理层19a的方式为电镀金。该多个表面处理层19a分别与对应的第一电性接触垫181a和第二电性接触垫182a电导通。可以理解，形成该表面处理层19a的方法也可以取代为镀镍金、化镍浸金、镀镍钯金、镀锡等，并不以本实施例为限，当然，该表面处理层19a也可以省略。
步骤5，请参阅图25，利用剥膜工艺将该第一支撑板10a和第二支撑板10b相互剥离，得到第一芯片封装基板20a和第二芯片封装基板30a。
因为该第一支撑板10a与该第二支撑板10b之间设置有第一离型膜11a，利用离型膜11的可剥离性，可方便地将该第一支撑板10a和第二支撑板10b相分离并去除该第一离型膜11a，从而得到相互分离的第一芯片封装基板20a和第二芯片封装基板30a。
第一芯片封装基板20a和第二芯片封装基板30a结构相同，以下以第一芯片封装基板20a为例进行说明。该第一芯片封装基板20a包括第一支撑板10a、第一薄铜层124a、第一导电线路图形122a及第一防焊层171a。该第一薄铜层124a通过第二离型膜11b黏贴于该第一支撑板10a的表面，该第一导电线路图形122a凸出形成于该第一薄铜层124a一表面且与第一薄铜层124a为一体结构，该第一导电线路图形122a之间的间隙形成第一凹陷128a。该第一防焊层171a形成于该第一导电线路图形122a的表面部分区域以及该第一导电线路图形122a的导电线路间的第一凹陷128a内，该第一导电线路图形122a上未被第一防焊层171a覆盖的部位构成多个第一电性接触垫181a，该多个第一电性接触垫181a的表面分别覆盖有表面处理层19a。
需要说明的是，因为第一芯片封装基板20a和第二芯片封装基板30a已相互分离，因此在后续的制程中，该第一芯片封装基板20a上封装芯片和将第一薄铜层124a形成电性连接垫的步骤与在第二芯片封装基板30a上封装芯片和将第二薄铜层134a形成电性连接垫的步骤可分别进行。因为第一芯片封装基板20a与第二芯片封装基板30a结构相同，且在后续制程中进行芯片封装和将薄铜层形成电性连接垫的方法相同，因此本实施例后续步骤仅对在第一芯片封装基板20a上进行芯片封装和将第一薄铜层124a形成电性连接垫的方法进行说明。
步骤6，请参阅图26，提供一导线键合（wire bonding, WB）芯片40a，并将芯片40a与第一电性接触垫181a电性连接。具体的，芯片40a具有多个键合接点以及自多个键合接点延伸的多条键合导线42a，键合导线42a与第一电性接触垫181a一一对应。多条键合导线42a的一端电性连接该芯片40a，另一端分别电性连接该多个第一电性接触垫181a表面的表面处理层19a，从而使芯片40a与第一导电线路图形122a电连接。
优选的，该芯片40a通过一黏胶层41a固定于该第一防焊层171a表面，该键合导线42a可通过焊接的方式连接于对应的表面处理层19a。该键合导线42a的材料一般为金。
步骤7，请参阅图27，采用封装胶体43a将键合导线42a、芯片40a及第一芯片封装基板20a外露的第一防焊层171a和表面处理层19a进行包覆封装。该键合导线42a、芯片40a均完全包覆于该封装胶体43a内。本实施例中，该封装胶体43a为黑胶，当然，该封装胶体43a也可以其他封装胶体材料，并不以本实施例为限。
步骤8，请参阅图28，采用剥膜工艺将第一支撑板10a去除，形成一封装体44a。因为该第一支撑板10a与第一薄铜层124a之间设置第二离型膜11b，利用第二离型膜11b 的可剥离性，可方便地将该第一支撑板10a和该第二离型膜11b剥离去除。
步骤9，请参阅图29至31，通过曝光、显影、蚀刻以及剥膜工艺将该第一薄铜层124a形成多个第三电性接触垫125a，从而形成芯片封装结构50a。
本实施例中采用曝光、显影、蚀刻以及剥膜工艺形成多个第三电性接触垫125a的过程如下所述：
首先，对该第一薄铜层124a的表面进行表面微蚀处理，以去除该第一薄铜层124a表面的污渍、油脂等，并使该第一薄铜层124a的表面轻微腐蚀以具有一定的粗糙度，以有利于提高该第一薄铜层124a与后续步骤中的干膜之间的结合力，防止第一薄铜层124a与干膜之间有气泡、杂质的出现，进一步提高下一步中干膜显影的分辨率。当然，也可以采用其他表面处理方式如等离子体处理等对该第一薄铜层124a进行表面处理。
其次，请参阅图29，在该第一薄铜层124a上压合第二干膜45a，并对该第一薄铜层124a上的第二干膜45a进行选择性曝光并显影，形成图案化的干膜层，使得该第一薄铜层124a需要蚀刻的部分露出于第二干膜45a，而该第一薄铜层124a需要形成多个第三电性接触垫125a的部分仍被第二干膜45a覆盖。
再次，请参阅图30，利用铜蚀刻液进行蚀刻，去除从该第二干膜45a露出的第一薄铜层124a，而从该第二干膜45a露出的第一薄铜层124a的区域所对应的第一导电线路图形122a不被蚀刻，即蚀刻厚度为该第一薄铜层124a的厚度。经蚀刻后，该第一薄铜层124a形成凸出于该第一防焊层171a表面的多个第三电性接触垫125a。
最后，请参阅图31，利用剥膜工艺去除该第二干膜45a，从而形成芯片封装结构50a。该芯片封装结构50a与第一实施例的芯片封装结构50相同。
可以理解的是，本实施例的芯片40也可以替换为覆晶封装芯片，只要使覆晶封装芯片与第一芯片封装基板20之间采用覆晶封装的方式进行封装即可，并不以本实施例为限。
该芯片封装结构50a可以封装于印刷电路板等电子元器件上，在封装于印刷电路板之前，需要在该多个第三电性接触垫125a上分别植焊球，形成多个焊球凸起，利用该焊球凸起与其他电子元器件上的电性连接垫电接触，从而达到芯片封装结构50a与其他电子元器件的电连接。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (19)

1.一种芯片封装基板的制作方法，包括步骤：
提供一支撑板、第一铜箔及第二铜箔，该第一铜箔和第二铜箔分别通过离型膜贴附于该支撑板相对的两个表面；
在该第一铜箔层上形成图案化的第一凹陷，该第一凹陷的深度小于该第一铜箔层的厚度，与该第一凹陷在平行于该第一铜箔层的方向上相邻的第一铜箔层构成第一导电线路图形，该第一导电线路图形与对支撑板之间的第一铜箔层构成完全覆盖对应离型膜的第一薄铜层；
在该第二铜箔层上形成图案化的第二凹陷，该第二凹陷的深度小于该第二铜箔层的厚度，与该第二凹陷在平行于该第二铜箔层的方向上相邻的第二铜箔层构成第二导电线路图形，该第二导电线路图形与对支撑板之间的第二铜箔层构成完全覆盖对应离型膜的第二薄铜层；
在该第一导电线路图形的表面部分区域以及该第一凹陷内形成第一防焊层，及在该第二导电线路图形的表面部分区域以及第二凹陷内形成第二防焊层，使该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫，及使该第二导电线路图形上未被第二防焊层覆盖的部位构成多个第二电性接触垫；及
去除该支撑板和离型膜，得到相互分离的第一芯片封装基板和第二芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该多个第一电性接触垫和第二电性接触垫的表面均形成有表面处理层，该表面处理层通过电镀金、镀镍金、化镍浸金、镀镍钯金或镀锡的方法形成。
3.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在该第一铜箔层上形成图案化的第一凹陷的方法包括步骤：
在该第一铜箔层上压合第一干膜；
对该第一铜箔层上的第一干膜进行选择性曝光并显影，形成图案化的干膜层，使得该第一铜箔层需要蚀刻的部分露出于第一干膜，而该第一铜箔层需要形成线路的部分仍被第一干膜覆盖；
蚀刻该第一铜箔层，去除部分厚度的露出于第一干膜的第一铜箔层，形成图案化的第一凹陷；及
利用剥膜工艺去除该第一干膜。
4.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在该第一铜箔层上形成图案化的第二凹陷的方法包括步骤：
在该第二铜箔层上压合干膜；
对该第一铜箔层上的干膜进行选择性曝光并显影，形成图案化的干膜层，使得该第一铜箔层需要蚀刻的部分露出于干膜，而该第一铜箔层需要形成线路的部分仍被干膜覆盖；
蚀刻该第一铜箔层，去除部分厚度的露出于干膜的第一铜箔层，形成图案化的第一凹陷；及
利用剥膜工艺去除该干膜。
5.一种芯片封装基板的制作方法，包括步骤：
提供一第一支撑板、第二支撑板、第一铜箔及第二铜箔，该第一支撑板与第二支撑板之间通过第一离型膜相互贴附，该第一铜箔通过第二离型膜贴附于该第一支撑板远离该第二支撑板的表面，该第二铜箔通过第三离型膜贴附于该第二支撑板远离该第一支撑板的表面；
在该第一铜箔层上形成图案化的第一凹陷，该第一凹陷的深度小于该第一铜箔层的厚度，与该第一凹陷在平行于该第一铜箔层的方向上相邻的第一铜箔层构成第一导电线路图形，该第一导电线路图形与对支撑板之间的第一铜箔层构成完全覆盖对应离型膜的第一薄铜层；
在该第二铜箔层上形成图案化的第二凹陷，该第二凹陷的深度小于该第二铜箔层的厚度，与该第二凹陷在平行于该第二铜箔层的方向上相邻的第二铜箔层构成第二导电线路图形，该第二导电线路图形与对支撑板之间的第二铜箔层构成完全覆盖对应离型膜的第二薄铜层；
在该第一导电线路图形的表面部分区域以及该第一凹陷内形成第一防焊层，及在该第二导电线路图形的表面部分区域以及第二凹陷内形成第二防焊层，使该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫，及使该第二导电线路图形上未被第二防焊层覆盖的部位构成多个第二电性接触垫；及
将该第一支撑板和第二支撑板相互剥离，得到相互分离的第一芯片封装基板和第二芯片封装基板。
6.如权利要求5所述的芯片封装基板的制作方法，其特征在于，该多个第一电性接触垫和第二电性接触垫的表面均形成有表面处理层，该表面处理层通过电镀金、镀镍金、化镍浸金、镀镍钯金或镀锡的方法形成。
7.如权利要求5所述的芯片封装基板的制作方法，其特征在于，在该第一铜箔层上形成图案化的第一凹陷的方法包括步骤：
在该第一铜箔层上压合第一干膜；
对该第一铜箔层上的第一干膜进行选择性曝光并显影，形成图案化的干膜层，使得该第一铜箔层需要蚀刻的部分露出于第一干膜，而该第一铜箔层需要形成线路的部分仍被第一干膜覆盖；
蚀刻该第一铜箔层，去除部分厚度的露出于第一干膜的第一铜箔层，形成图案化的第一凹陷；及
利用剥膜工艺去除该第一干膜。
8.如权利要求5所述的芯片封装基板的制作方法，其特征在于，在该第一铜箔层上形成图案化的第二凹陷的方法包括步骤：
在该第二铜箔层上压合干膜；
对该第一铜箔层上的干膜进行选择性曝光并显影，形成图案化的干膜层，使得该第一铜箔层需要蚀刻的部分露出于干膜，而该第一铜箔层需要形成线路的部分仍被干膜覆盖；
蚀刻该第一铜箔层，去除部分厚度的露出于干膜的第一铜箔层，形成图案化的第一凹陷；及
利用剥膜工艺去除该干膜。
9.一种芯片封装基板，包括第一薄铜层、第一导电线路图形及第一防焊层，该第一导电线路图形凸出形成于该第一薄铜层一表面且与第一薄铜层为一体结构，该第一导电线路图形间形成第一凹陷，该第一防焊层形成于该第一导电线路图形的表面部分区域以及该第一导电线路图形之间的第一凹陷内，该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫。
10.如权利要求9所述的芯片封装基板，其特征在于，该多个第一电性接触垫的表面分别覆盖均有表面处理层，该表面处理层的材料包括金或锡。
11.如权利要求9所述的芯片封装基板，其特征在于，该芯片封装基板进一步包括第一支撑板，该第一支撑板通过第二离型膜贴附于该第一薄铜层相对于该第一导电线路图形的表面。
12.一种芯片封装结构的制作方法，包括步骤：
提供一如权利要求9所述的芯片封装基板：
将一芯片封装于该芯片封装基板的第一防焊层侧，并使芯片与该多个第一电性接触垫电连接；及
将该第一薄铜层形成多个第三电性接触垫，从而形成芯片封装结构。
13.如权利要求12所述的芯片封装结构的制作方法，其特征在于，该芯片为导线键合芯片，将该导线键合芯片封装于该芯片封装基板的方法包括步骤：
将导线键合芯片通过多个键合导线与与该第一电性接触垫电连接；及
采用封装胶体将该多个键合导线、该导线键合芯片及该第一芯片封装基板外露的第一防焊层和第一电性接触垫进行包覆封装。
14.如权利要求13所述的芯片封装结构的制作方法，其特征在于，将该第一薄铜层形成多个第三电性接触垫的方法包括步骤：
在该第一薄铜层上压合第二干膜，并对该第一薄铜层上的第二干膜进行选择性曝光并显影，形成图案化的干膜层；
蚀刻该第一薄铜层，去除从该第二干膜露出的第一薄铜层，被该第二干膜覆盖的第一薄铜层形成多个第三电性接触垫；及
利用剥膜工艺去除该第二干膜。
15.如权利要求14所述的芯片封装结构的制作方法，其特征在于，在蚀刻该第一薄铜层时，蚀刻厚度为该第一薄铜层的厚度，从该第二干膜露出的第一薄铜层的区域所对应的第一导电线路图形保留。
16.如权利要求12所述的芯片封装结构的制作方法，其特征在于，该芯片封装基板进一步包括第一支撑板，该第一支撑板通过第二离型膜贴附于该第一薄铜层相对于该第一导电线路图形的表面，将该第一薄铜层形成多个第三电性接触垫之前，去除该第一支撑板和第二离型膜。
17.一种芯片封装结构，包括第一导电线路图形、第一防焊层、芯片及第三电性接触垫，该第一导电线路图形的线路间具有凹陷，该第一防焊层形成于该第一导电线路图形的其中一表面部分区域以及该第一导电线路图形的导电线路间的凹陷内，该第一导电线路图形与该第一防焊层相邻的表面未被第一防焊层覆盖的部位构成多个第一电性接触垫，该芯片封装于该第一防焊层上并与该多个第一电性接触垫电连接，该多个第三电性接触垫与该第一导电线路图形为一体结构且位于该第一导电线路图形远离该芯片的一侧。
18.如权利要求17所述的芯片封装结构，其特征在于，该芯片为导线键合芯片，该芯片通过多个键合导线与该多个第一电性接触垫电性连接，该芯片封装结构进一步包括封装胶体，该封装胶体包覆该键合导线、芯片及该第一芯片封装基板外露的第一防焊层和第一电性接触垫。
19.如权利要求17所述的芯片封装结构，其特征在于，该多个第一电性接触垫的表面均沈积有表面处理层，该表面处理层的材料包括金或锡。
CN201210307163.5A 2012-08-27 2012-08-27 芯片封装基板和结构及其制作方法 Active CN103632979B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210307163.5A CN103632979B (zh) 2012-08-27 2012-08-27 芯片封装基板和结构及其制作方法
TW101131640A TWI459872B (zh) 2012-08-27 2012-08-30 晶片封裝基板和結構及其製作方法
US13/928,721 US20140054785A1 (en) 2012-08-27 2013-06-27 Chip package structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210307163.5A CN103632979B (zh) 2012-08-27 2012-08-27 芯片封装基板和结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103632979A true CN103632979A (zh) 2014-03-12
CN103632979B CN103632979B (zh) 2017-04-19

Family

ID=50147299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210307163.5A Active CN103632979B (zh) 2012-08-27 2012-08-27 芯片封装基板和结构及其制作方法

Country Status (3)

Country Link
US (1) US20140054785A1 (zh)
CN (1) CN103632979B (zh)
TW (1) TWI459872B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105228360A (zh) * 2015-08-28 2016-01-06 上海美维科技有限公司 一种带载超薄印制电路板的制造方法
CN106449584A (zh) * 2015-08-13 2017-02-22 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN106486382A (zh) * 2015-08-28 2017-03-08 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN108962866A (zh) * 2018-07-24 2018-12-07 江阴芯智联电子科技有限公司 一种预包封框架结构及其制作方法
CN110876239A (zh) * 2018-08-31 2020-03-10 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN111970849A (zh) * 2019-05-20 2020-11-20 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN113130407A (zh) * 2020-01-15 2021-07-16 武汉利之达科技股份有限公司 一种封装盖板及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
KR20150084206A (ko) * 2014-01-13 2015-07-22 삼성전기주식회사 패키지용 기판 제조방법
CN105097757B (zh) * 2014-04-21 2018-01-16 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及制作方法
KR101666719B1 (ko) * 2014-09-17 2016-10-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板
TWI621231B (zh) * 2016-12-13 2018-04-11 南茂科技股份有限公司 晶片封裝結構的製作方法與基板結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121256A1 (en) * 2004-12-02 2006-06-08 Samsung Electro-Mechanics Co., Ltd. Method of fabricating printed circuit board having thin core layer
CN101360393A (zh) * 2007-08-01 2009-02-04 全懋精密科技股份有限公司 嵌埋半导体芯片的电路板结构及其制法
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102270585A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法
CN102270584A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
TWI455269B (zh) * 2011-07-20 2014-10-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121256A1 (en) * 2004-12-02 2006-06-08 Samsung Electro-Mechanics Co., Ltd. Method of fabricating printed circuit board having thin core layer
CN101360393A (zh) * 2007-08-01 2009-02-04 全懋精密科技股份有限公司 嵌埋半导体芯片的电路板结构及其制法
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102270585A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法
CN102270584A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449584A (zh) * 2015-08-13 2017-02-22 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN106449584B (zh) * 2015-08-13 2019-06-18 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN105228360A (zh) * 2015-08-28 2016-01-06 上海美维科技有限公司 一种带载超薄印制电路板的制造方法
CN106486382A (zh) * 2015-08-28 2017-03-08 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN106486382B (zh) * 2015-08-28 2019-06-18 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN108962866A (zh) * 2018-07-24 2018-12-07 江阴芯智联电子科技有限公司 一种预包封框架结构及其制作方法
CN110876239A (zh) * 2018-08-31 2020-03-10 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN110876239B (zh) * 2018-08-31 2022-01-11 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN111970849A (zh) * 2019-05-20 2020-11-20 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN113130407A (zh) * 2020-01-15 2021-07-16 武汉利之达科技股份有限公司 一种封装盖板及其制备方法
CN113130407B (zh) * 2020-01-15 2023-12-12 武汉利之达科技股份有限公司 一种封装盖板及其制备方法

Also Published As

Publication number Publication date
US20140054785A1 (en) 2014-02-27
CN103632979B (zh) 2017-04-19
TW201410096A (zh) 2014-03-01
TWI459872B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
CN103632979A (zh) 芯片封装基板和结构及其制作方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
EP2631945B1 (en) Microelectronic package with terminals on dielectric mass and method therefor
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
US9362138B2 (en) IC package and method for manufacturing the same
KR20070112699A (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
US9363883B2 (en) Printed circuit board and method for manufacturing same
WO2016049649A1 (en) Packaged device with additive substrate surface modification
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
CN101901788B (zh) 树脂密封型半导体装置及其制造方法
CN100403500C (zh) 电路装置的制造方法
CN104241231A (zh) 芯片封装基板及其制作方法
CN1993021A (zh) 用于制造配线基板的方法
JP2002270724A (ja) 半導体装置およびその製造方法
CN106328633A (zh) 电子装置模块及其制造方法
KR101626536B1 (ko) 반도체 패키지 및 그 제조 방법
CN103098565B (zh) 元器件内置基板
KR20140020767A (ko) 칩형 전자 부품 및 접속 구조체
TW200826206A (en) Semiconductor fabrication method and structure thereof
TW202137469A (zh) 封裝基板及其製造方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
CN109461663A (zh) 一种集成电路封装工艺
JP7236549B2 (ja) 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161128

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220706

Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240206

Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region after: China

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Country or region after: Taiwan, China

Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

Country or region before: Taiwan, China