WO2020253148A1 - 一种电路单元封装方法 - Google Patents

一种电路单元封装方法 Download PDF

Info

Publication number
WO2020253148A1
WO2020253148A1 PCT/CN2019/123558 CN2019123558W WO2020253148A1 WO 2020253148 A1 WO2020253148 A1 WO 2020253148A1 CN 2019123558 W CN2019123558 W CN 2019123558W WO 2020253148 A1 WO2020253148 A1 WO 2020253148A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
epoxy resin
substrate
circuit unit
layer
Prior art date
Application number
PCT/CN2019/123558
Other languages
English (en)
French (fr)
Inventor
王海升
田德文
宋青林
Original Assignee
潍坊歌尔微电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 潍坊歌尔微电子有限公司 filed Critical 潍坊歌尔微电子有限公司
Priority to US17/620,796 priority Critical patent/US20220406619A1/en
Publication of WO2020253148A1 publication Critical patent/WO2020253148A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种电路单元（20）的封装方法，所述电路单元（20）包括硅层衬底（23）及叠设于硅层衬底（23）上的二氧化硅层（21），所述电路单元（20）的封装方法包括以下步骤：将多个电路单元（20）间隔倒置贴装于电路基板（10）上，其中所述二氧化硅层（21）与所述电路基板（10）贴设，所述硅层衬底（23）背离所述电路基板（10）；在所述电路单元（20）之间形成绝缘体（30）；去除所述硅层衬底（23）以暴露所述二氧化硅层（21）；在所述二氧化硅层（21）及绝缘体（30）上形成电磁屏蔽层（40）。电路单元（20）的封装方法能使电路单元（20）封装结构具有良好的电磁屏蔽效果且高效散热。

Description

一种电路单元封装方法 技术领域
本发明涉及电子技术领域，特别涉及一种电路单元封装方法。
背景技术
现有技术中，在封装印刷电路板的电路单元时，通常是直接在电路单元上塑封一层胶体，使得电路单元被封装于胶体与印刷电路板之间，如此导致电路单元散热性不好，同时，电路单元容易受到外部射频信号的影响而导致电磁屏蔽性能较差。
发明内容
本发明的主要目的是提供一种电路单元封装方法，旨在解决现有电路单元封装方法造成的电路单元散热性差且电磁屏蔽性能差的问题。
为实现上述目的，本发明实施例提供的一种电路单元封装方法，所述电路单元包括硅层衬底及叠设于硅层衬底上的二氧化硅层，所述电路单元封装方法包括以下步骤：
将多个电路单元间隔倒置贴装于电路基板上，其中所述二氧化硅层与所述电路基板贴设，所述硅层衬底背离所述电路基板；
在所述在电路单元之间形成绝缘体；
去除所述硅层衬底以暴露所述二氧化硅层；
在所述二氧化硅层及绝缘体上形成电磁屏蔽层。
优选地，所述在电路单元之间形成绝缘体的步骤包括：
在所述电路基板上塑封环氧树脂，其中，所述环氧树脂覆盖所述电路基板及所述电路单元且所述环氧树脂填充所述电路单元之间的间隙；
对所述环氧树脂进行研磨处理，以去除覆盖在所述电路单元上的环氧树脂并保留所述电路单元之间的环氧树脂以形成所述绝缘体。
优选地，所述对所述环氧树脂进行研磨处理的步骤包括：
控制研磨治具与所述环氧树脂同向转动，其中，所述研磨治具与所述环氧树脂的转动速度不同。
优选地，所述控制研磨治具与所述环氧树脂同向转动的步骤包括：
控制所述研磨治具以第一预设转速转动对所述环氧树脂进行粗磨操作；
控制所述研磨治具以第二预设转速转动对所述环氧树脂进行细磨操作；
控制所述研磨治具对所述环氧树脂进行抛光处理；
其中，所述第一预设转速大于第二预设转速。
优选地，所述去除所述硅层衬底以暴露所述二氧化硅层的步骤包括：
通过氢氟酸溶液腐蚀去除所述硅层衬底。
优选地，在所述通过氢氟酸溶液腐蚀去除所述硅层衬底的步骤中；
所述氢氟酸溶液中包括氢氟酸及硫酸钡，所述氢氟酸与硫酸钡的浓度配比为10：1。
优选地，所述在所述二氧化硅层上形成电磁屏蔽层的步骤包括：
通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层。
优选地，所述通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层的步骤中：
所述电磁屏蔽层材质为半导电银胶或者氮化铝陶瓷或者有机玻璃，其中，所述半导电银胶通过在环氧树脂中添加金属颗粒得到。
优选地，所述通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层的步骤中：
所述半导电银胶、氮化铝陶瓷及有机玻璃为透明或者半透明材质。
优选地，所述在所述二氧化硅层上形成电磁屏蔽层的步骤之后还包括：
将多个所述电路单元沿着所述绝缘体位置切割成多个单独的电路模块。
本发明的电路单元封装方法将所述电路单元间隔倒置贴装于所述电路基板上，并在所述电路单元之间的空隙上填充绝缘体，之后去除所述电路单元的硅层衬底，再在所述绝缘体和二氧化硅层及上形成电磁屏蔽层，达到良好的电磁屏蔽效果，同时，由于所述电磁屏蔽层为高介电常数材料，具有高效的导电导热特性，可以将所述电路单元工作过程中的热量及时传递散发出去，消除了硅层衬底的低导热、高脆性及低可靠性地不利因素，同时也免去再在电路基板上再次通过金属形成金属封装壳子，更加利于批量化生产。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明电路单元封装方法第一实施例的流程示意图；
图2a-2f为本发明电路单元封装方法一实施例的结构流程示意图；
图3为本发明电路单元封装结构的结构示意图；
图4为本发明电路单元封装方法步骤S20的具体流程示意图；
图5为本发明电路单元封装方法步骤S221的具体流程示意图；
图6为本发明电路单元封装方法第二实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例， 而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果所述特定姿态发生改变时，则所述方向性指示也相应地随之改变。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请一并参照图1-3，其中，所述图2a是电路单元封装方法中将多个电路单元20间隔倒置贴装于电路基板上的示意图；图2b是塑封环氧树脂的示意图；图2c环氧树脂被研磨后的示意图；图2d硅层衬底被腐蚀后的示意图；图2e形成电磁屏蔽层的示意图；图2f将电路单元切割形成电路模块的示意图。本发明实施例提供的一种电路单元封装方法，所述电路单元包括硅层衬底及叠设于硅层衬底上的二氧化硅层，作为本发明的电路单元封装方法的第1实施例，所述电路单元封装方法包括以下步骤：
步骤S10，将多个电路单元间隔倒置贴装于电路基板上，其中所述二氧化硅层与所述电路基板贴设，所述硅层衬底背离所述电路基板；
在本实施例中，将多个所述电路单元通过表面贴装技术(SMT，(Surface Mount Technology)或者DB技术(Die Bond)或者其他贴装工艺贴装于所述电路基板如印刷电路板上，且现有技术中，通常是将所述电路单元正向贴装于所述电路基板上，也即电路单元的硅层衬底与所述电路基板贴装，而所述二氧化硅层则设置于所述硅层衬底上，而本实施例中，所述电路单元为倒置贴装于所述电路基板上，也即所述二氧化硅层与所述电路基板贴设，所述硅层衬底背离所述电路基板设置于所述二氧化硅层上，其目的在于将所述硅层衬底设置于上表面，以便后续去除所述硅层衬底，只保留所述二氧化硅层。
步骤S20，在所述在电路单元之间形成绝缘体；
在本实施例中，所述电路单元之间间隔设置，以在所述电路单元之间填充绝缘体，所述绝缘体可为不导电的环氧树脂等材料，通过涂覆工艺或者点 胶工艺在电路基板上形成绝缘介质，并通过研磨工艺去除硅层衬底上的绝缘介质暴露所述硅层衬底，并保留电路单元之间绝缘介质以形成所述绝缘体，所述绝缘体将不同的电路单元绝缘，同时对所述电路单元起到保护作用。
步骤S30，去除所述硅层衬底以暴露所述二氧化硅层；
在本实施例中，可以通过刻蚀工艺或者酸液腐蚀工艺去除所述暴露在上表面的硅层衬底，以将所述二氧化硅层暴露在外表面。
步骤S40，在所述二氧化硅层及绝缘体上形成电磁屏蔽层。
在本实施例中，可以通过涂覆工艺或者点胶工艺或者溅射工艺在所述二氧化硅层及绝缘体上形成电磁屏蔽层，所述电磁屏蔽层形成一个金属屏蔽罩子，将所述电磁屏蔽层内的电路芯片与外部的电磁干扰信号隔离，从而实现电路芯片的高抗谐波干扰。
综上所述，本发明通过将所述电路单元间隔倒置贴装于所述电路基板上，并在所述电路单元之间的空隙上填充绝缘体，之后去除所述电路单元的硅层衬底，再在所述绝缘体和二氧化硅层及上形成电磁屏蔽层，达到良好的电磁屏蔽效果，同时，由于所述电磁屏蔽层为高介电常数材料，具有高效的导电导热特性，可以将所述电路单元工作过程中的热量及时传递散发出去，消除了硅层衬底的低导热、高脆性及低可靠性地不利因素，同时也免去需要在电路基板上再次通过金属形成金属封装壳子的步骤，更加利于批量化生产。
请参阅图2、4，基于上述第1实施例提出本发明的电路单元封装方法的第2实施例，所述步骤S20包括：
步骤S21，在所述电路基板上塑封环氧树脂，其中，所述环氧树脂覆盖所述电路基板及所述电路单元且所述环氧树脂填充所述电路单元之间的间隙；
步骤S22，对所述环氧树脂进行研磨处理，以去除覆盖在所述电路单元上的环氧树脂并保留所述电路单元之间的环氧树脂以形成所述绝缘体。
在本实施例中，在所述电路基板上塑封环氧树脂，使得所述环氧树脂塑封整个电路基板的同时，所述环氧树脂填充所述环氧树脂填充所述电路单元之间的间隙，之后通过研磨工艺多所述环氧树脂进行研磨，使得所述环氧树脂的厚度逐渐减薄，直至使得所述电路单元的硅层衬底暴露在表面，此时，剩下填充于所述电路单元之间的环氧树脂形成所述绝缘体，此时，所述绝缘 体与所述电路单元的硅层衬底平齐。
基于上述第1-2实施例提出本发明的电路单元封装方法的第3实施例，所述步骤S22包括：
步骤S221，控制研磨治具与所述环氧树脂同向转动，其中，所述研磨治具与所述环氧树脂的转动速度不同。
在本实施例中，控制研磨治具与所述环氧树脂同向转动，例如研磨治具与所述环氧树脂都逆时针转动或者都顺时针转动，通过所述研磨治具与所述环氧树脂的转速差使得所述研磨治具与所述环氧树脂保持相对运动，所述研磨治具与所述环氧树脂同向转动可以避免时所述研磨治具与所述环氧树脂之间产生巨大的拉力而时所述环氧树脂内的电路单元受力造成损害，提高所述电路单元的良率。
请参阅图5，基于上述第1-3实施例提出本发明的电路单元封装方法的第4实施例，所述步骤S221包括：
步骤S2211，控制所述研磨治具以第一预设转速转动对所述环氧树脂进行粗磨操作；
步骤S2212，控制所述研磨治具以第二预设转速转动对所述环氧树脂进行细磨操作；
步骤S2213，控制所述研磨治具对所述环氧树脂进行抛光处理；
其中，所述第一预设转速大于第二预设转速。
在本实施例中，对所述环氧树脂进行研磨处理的初始阶段，由于所述环氧树脂较厚，故可先对所述环氧树脂进行粗磨处理，以加快研磨速度，此时，通过研磨治具表面的粗度较大的金刚石对所述环氧树脂进行研磨，例如，可以设定粗磨时所述研磨治具的磨轮进给速度为30mm/s，转速为1200-4500转/分，磨轮上金刚石的粗度为300#，而此时所述环氧树脂的转速为2500-4500转/分。
在细磨阶段，由于所述环氧树脂已经变得较薄，为避免对所述环氧树脂内的电路单元造成损坏，此时，可适当降低所述研磨治具的磨轮进给速度为3mm/s及/或降低所述金刚石的粗度为5000#-8000#，所述研磨治具的磨轮，转 速可适当降低或者保持不变但是将所述环氧树脂的速度稍微增大以减小所述研磨治具与环氧树脂之间的速度差，达到细致研磨的效果。
在抛光阶段，通过纱布对所述环氧树脂表面进行研磨，由于纱布硬度不高，对转速和进给速度可以不做限制，通过纱布使得所述环氧树脂表明更加光滑平整，同时去除所述硅层衬底上残留的环氧树脂，使所述硅层衬底完全暴露，便于后续硅层衬底完全去除。
基于上述第1-4实施例提出本发明的电路单元封装方法的第5实施例，所述步骤S30包括：
步骤S31，通过氢氟酸溶液腐蚀去除所述硅层衬底。
在本实施例中，通过氢氟酸溶液刻蚀掉所述硅层衬底，硅层衬底的主要成分为硅(Si)，其与氢氟酸反应的化学方程式为：Si+4HF＝SiF4↑+2H2↑，如果氢氟酸浓度较大，生成的四氟化硅会形成氟硅酸(H2SiF6)，离子方程式为Si+6HF＝2H++SiF6(2-)+2H2↑，SiF4会不断挥发，这样就打破了化学平衡，上述过程不断因为SiF4的挥发而持续进行，从而可以通过氢氟酸低沉本地去除所述硅层衬底。
优选地，在所述步骤S31中；所述氢氟酸溶液中包括氢氟酸及硫酸钡，所述氢氟酸与硫酸钡的浓度配比为10：1。
在本实施例中，所述硫酸钡的作用在于判断所述硅层衬底的硅是否被完全溶解刻蚀，所述氢氟酸的浓度为1.2ml/L，所述硫酸钡的浓度为0.12ml/L，所述氢氟酸与硫酸钡的浓度配比为10：1，从而保证所述氢氟酸具有较快的腐蚀速度。
基于上述第1-5实施例提出本发明的电路单元封装方法的第6实施例，，所述步骤S40包括：
步骤S41，通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层。
在本实施例中，所述电磁屏蔽层具有电磁屏蔽功能，其材质为半导电银胶或者氮化铝陶瓷或者有机玻璃，其中，所述半导电银胶通过在环氧树脂中添加金属颗粒得到。在所述电路单元光敏元件时，所述半导电银胶、氮化铝 陶瓷及有机玻璃为透明或者半透明材质，以使光能从所述电磁屏蔽层进入所述导电屏蔽内被所述光敏元件接收。
请参阅图6，基于上述第1-6实施例提出本发明的电路单元封装方法的第7实施例，，所述步骤S40之后还包括：
步骤S50，将多个所述电路单元沿着所述绝缘体位置切割成多个单独的电路模块。
在本实施例中，将多个所述电路单元沿着所述绝缘体位置切割成多个单独的电路模块，即可将电路模块安装至电子设备中进行使用，本发明通过先在同一块所述电路基板上对不同电路单元进行电磁屏蔽，再将不同电路单元切割成可单独使用的电路模块，提高了生产效率，同时使得每个所述电路模块都高效的导电导热特性，具有较好的电磁屏蔽性能，同时可以将所述电路模块工作过程中的热量及时传递散发出去，消除了硅层衬底的低导热、高脆性及低可靠性地不利因素。
请一并参阅图2-3，为实现上述目的，本发明实施例提供一种电路单元20封装结构100，所述电路单元20封装结构100通过上述电路单元20封装工艺制造形成，所述电路单元20封装结构100包括：电路基板10，所述电路基板10上设置有电路单元20，所述电路单元20包括二氧化硅层21及设置于所述二氧化硅层21上的电子器件(图未示)；绝缘体30，所述绝缘体30围设于所述电路单元20周围；电磁屏蔽层40，所述电磁屏蔽层40罩设于所述电路单元20及所述绝缘体30上。
在本实施例中，所述电路基板10、二氧化硅层21、电磁屏蔽层40依次叠设，而去除了现有技术中的二氧化硅层21上的硅层衬底23(见图2a-2c)，不仅能够达到良好的电磁屏蔽效果，同时，由于所述电磁屏蔽层40为高介电常数材料，具有高效的导电导热特性，可以将所述电路单元20工作过程中的热量及时传递散发出去，消除了硅层衬底23的低导热、高脆性及低可靠性地不利因素，同时也免去需要在电路基板10上再次通过金属形成金属封装壳子的步骤，更加利于批量化生产，且由于去除了硅层衬底23，可以使得所述电路单元20封装结构100的整体厚度变得更薄，例如当所述电路单元20为RF 射频单元时，可将所述电路单元20封装结构100做到400mm的厚度。
优选地，所述绝缘体30凸设于所述电路单元20之间以与所述二氧化硅层21合围形成凹槽22，所述电磁屏蔽层40填充所述凹槽22以与所述二氧化硅层21接触。
在本实施例中，所述凹槽22是所述氢氟酸腐蚀原本电路单元20的硅层衬底23形成的，而所述硅层衬底23未被腐蚀前通过上述研磨工艺与所述绝缘体30保持平齐；所述凹槽22可以供所述电磁屏蔽层40填充其中，从而使所述电磁屏蔽层40与所述二氧化硅层21直接接触，将所述电路单元20产生的热量及时传递出去，且所述电磁屏蔽层40限位于所述凹槽22中，同时与所述二氧化硅层21于绝缘体30连接，可以增强所述电磁屏蔽层40的连接文稳固性。
优选地，所述二氧化硅层21以表面贴装的形式设置于所述电路基板10上。在本实施例中，将多个所述电路单元20通过表面贴装技术(SMT，(Surface Mount Technology)或者DB技术(Die Bond)或者其他贴装工艺贴装于所述电路基板10如印刷电路板上，且所述电路单元20为倒置贴装于所述电路基板10上，也即所述二氧化硅层21与所述电路基板10贴设，所述硅层衬底23背离所述电路基板10设置于所述二氧化硅层21上，其目的在于将所述硅层衬底23设置于上表面，以便后续去除所述硅层衬底23，保留所述二氧化硅层21与所述磁屏蔽层连接。
优选地，所述电磁屏蔽层40材质为半导电银胶，所述半导电银胶通过在环氧树脂中添加金属颗粒得到，或者所述电磁屏蔽层40材质为氮化铝陶瓷，或者所述电磁屏蔽层40材质为有机玻璃；在所述电路单元20光敏元件时，所述半导电银胶、氮化铝陶瓷及有机玻璃为透明或者半透明材质，以使光能从所述电磁屏蔽层40进入所述导电屏蔽内被所述光敏元件接收。
在一实施例中，所述电磁屏蔽层40上开设有通孔(图未示)，所述电路单元20为贴片天线(图未示)，所述贴片天线包括：射频电路(图未示)，所述射频电路形成于所述二氧化硅层21；辐射体(图未示)，所述辐射体形 成于所述电磁屏蔽层40背离所述二氧化硅层21的表面；馈线(图未示)，所述馈线穿过所述通孔连接所述射频电路及辐射体。
在本实施例中，通过在所述电磁屏蔽层40上开设有通孔，所述馈线穿过所述通孔连接所述射频电路及辐射体，从而将所述射频电路的射频信号经馈线传递给所述辐射体，辐射体将射频信号辐射出去，由于所述电磁屏蔽层40的存在，可将所述射频电路的射频信号屏蔽在所述电磁屏蔽层40内，射频电路不会对周边电路产生电磁干扰，且所述电磁屏蔽层40与射频电路直接接触，可以将所述射频电路工作过程中产生的热量传递出去，且由于所述贴片天线没有硅层衬底23，厚度可以做的很薄如400mm，有利于电子产品的轻薄化、扁平化。
优选地，所述电磁屏蔽层40上开设有至少两个通孔(图未示)，所述电路单元20为压力传感电路，所述压力传感电路包括：控制器(图未示)，所述控制器形成于所述二氧化硅层21；压力传感器(图未示)，所述压力传感器设置于电磁屏蔽层40背离二氧化硅层21的表面；连接线(图未示)，所述连接线穿过所述通孔连接所述控制器及压力传感器。
在本实施例中，通过在所述电磁屏蔽层40上开设有通孔，所述连接线穿过所述通孔连接所述控制器及压力传感器，从而将所述压力传感器感测到的压力信号经连接线传递给所述控制器，控制器对所述压力信号进行后续处理，由于所述电磁屏蔽层40的存在，可将外部的电磁干扰新阿红屏蔽在所述电磁屏蔽层40外部，控制器不会收到周边电路的电磁干扰，且所述电磁屏蔽层40与控制器直接接触，可以将所控制器工作过程中产生的热量传递出去。
可以理解，上述贴片天线及压力传感电路只是所述电路单元20的例举，所述电路单元20可以为任意功能的电路元器件及由多种相同或者不同的电路元器件组成的功能电路。
为实现上述目的，本发明实施例提供一种电子设备，所述电子设备包括如上所述的电路单元20封装结构100，由于所述电子设备包括所述电路单元20封装结构100，因此，至少具有上述电路单元20封装结构100的有益效果，在此不再赘述。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

  1. 一种电路单元封装方法，其特征在于，所述电路单元包括硅层衬底及叠设于硅层衬底上的二氧化硅层，所述电路单元封装方法包括以下步骤：
    将多个电路单元间隔倒置贴装于电路基板上，其中所述二氧化硅层与所述电路基板贴设，所述硅层衬底背离所述电路基板；
    在所述在电路单元之间形成绝缘体；
    去除所述硅层衬底以暴露所述二氧化硅层；
    在所述二氧化硅层及绝缘体上形成电磁屏蔽层。
  2. 根据权利要求1所述的电路单元封装方法，其特征在于，所述在电路单元之间形成绝缘体的步骤包括：
    在所述电路基板上塑封环氧树脂，其中，所述环氧树脂覆盖所述电路基板及所述电路单元且所述环氧树脂填充所述电路单元之间的间隙；
    对所述环氧树脂进行研磨处理，以去除覆盖在所述电路单元上的环氧树脂并保留所述电路单元之间的环氧树脂以形成所述绝缘体。
  3. 根据权利要求2所述的电路单元封装方法，其特征在于，所述对所述环氧树脂进行研磨处理的步骤包括：
    控制研磨治具与所述环氧树脂同向转动，其中，所述研磨治具与所述环氧树脂的转动速度不同。
  4. 根据权利要求3所述的电路单元封装方法，其特征在于，所述控制研磨治具与所述环氧树脂同向转动的步骤包括：
    控制所述研磨治具以第一预设转速转动对所述环氧树脂进行粗磨操作；
    控制所述研磨治具以第二预设转速转动对所述环氧树脂进行细磨操作；
    控制所述研磨治具对所述环氧树脂进行抛光处理；
    其中，所述第一预设转速大于第二预设转速。
  5. 根据权利要求1所述的电路单元封装方法，其特征在于，所述去除所 述硅层衬底以暴露所述二氧化硅层的步骤包括：
    通过氢氟酸溶液腐蚀去除所述硅层衬底。
  6. 根据权利要求5所述的电路单元封装方法，其特征在于，在所述通过氢氟酸溶液腐蚀去除所述硅层衬底的步骤中；
    所述氢氟酸溶液中包括氢氟酸及硫酸钡，所述氢氟酸与硫酸钡的浓度配比为10：1。
  7. 根据权利要求1所述的电路单元封装方法，其特征在于，所述在所述二氧化硅层上形成电磁屏蔽层的步骤包括：
    通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层。
  8. 根据权利要求7所述的电路单元封装方法，其特征在于，所述通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层的步骤中：
    所述电磁屏蔽层材质为半导电银胶或者氮化铝陶瓷或者有机玻璃，其中，所述半导电银胶通过在环氧树脂中添加金属颗粒得到。
  9. 根据权利要求8所述的电路单元封装方法，其特征在于，所述通过点胶工艺或者涂覆工艺或者溅射工艺在所述二氧化硅层上形成所述电磁屏蔽层的步骤中：
    所述半导电银胶、氮化铝陶瓷及有机玻璃为透明或者半透明材质。
  10. 根据权利要求1-9任一项所述的电路单元封装方法，其特征在于，所述在所述二氧化硅层上形成电磁屏蔽层的步骤之后还包括：
    将多个所述电路单元沿着所述绝缘体位置切割成多个单独的电路模块。
PCT/CN2019/123558 2019-06-18 2019-12-06 一种电路单元封装方法 WO2020253148A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/620,796 US20220406619A1 (en) 2019-06-18 2019-12-06 Packaging method for circuit units

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910529562.8 2019-06-18
CN201910529562.8A CN110233139B (zh) 2019-06-18 2019-06-18 一种电路单元封装方法

Publications (1)

Publication Number Publication Date
WO2020253148A1 true WO2020253148A1 (zh) 2020-12-24

Family

ID=67856064

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/123558 WO2020253148A1 (zh) 2019-06-18 2019-12-06 一种电路单元封装方法

Country Status (3)

Country Link
US (1) US20220406619A1 (zh)
CN (1) CN110233139B (zh)
WO (1) WO2020253148A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233139B (zh) * 2019-06-18 2021-12-03 青岛歌尔微电子研究院有限公司 一种电路单元封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
CN102695405A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 晶圆级电磁防护结构及其制造方法
CN103219298A (zh) * 2012-05-15 2013-07-24 日月光半导体制造股份有限公司 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN105140138A (zh) * 2015-09-16 2015-12-09 江苏长电科技股份有限公司 一种电磁屏蔽封装方法及其封装结构
CN107836141A (zh) * 2015-10-13 2018-03-23 谷歌有限责任公司 集成散热器和emi屏蔽
US20180366426A1 (en) * 2016-03-31 2018-12-20 Samsung Electro-Mechanics Co., Ltd. Electronic component package
CN109841559A (zh) * 2019-03-11 2019-06-04 浙江荷清柔性电子技术有限公司 超薄晶圆的制备方法
CN110233139A (zh) * 2019-06-18 2019-09-13 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
CN110267431A (zh) * 2019-06-18 2019-09-20 青岛歌尔微电子研究院有限公司 一种电路单元封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265158A (ja) * 1988-08-31 1990-03-05 Nkk Corp Ｉｃパッケージ用金属キャップ
TWI491010B (zh) * 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
CN104883866A (zh) * 2015-05-12 2015-09-02 苏州城邦达力材料科技有限公司 一种具有良好导热性的电磁屏蔽膜及其制造工艺
US10515837B2 (en) * 2017-04-13 2019-12-24 Raytheon Company Method of wafer bonding of dissimilar thickness die
US11075133B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
US11295982B2 (en) * 2019-06-11 2022-04-05 International Business Machines Corporation Forming ultra-thin chips for flexible electronics applications

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
CN102695405A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 晶圆级电磁防护结构及其制造方法
CN103219298A (zh) * 2012-05-15 2013-07-24 日月光半导体制造股份有限公司 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN105140138A (zh) * 2015-09-16 2015-12-09 江苏长电科技股份有限公司 一种电磁屏蔽封装方法及其封装结构
CN107836141A (zh) * 2015-10-13 2018-03-23 谷歌有限责任公司 集成散热器和emi屏蔽
US20180366426A1 (en) * 2016-03-31 2018-12-20 Samsung Electro-Mechanics Co., Ltd. Electronic component package
CN109841559A (zh) * 2019-03-11 2019-06-04 浙江荷清柔性电子技术有限公司 超薄晶圆的制备方法
CN110233139A (zh) * 2019-06-18 2019-09-13 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
CN110267431A (zh) * 2019-06-18 2019-09-20 青岛歌尔微电子研究院有限公司 一种电路单元封装结构

Also Published As

Publication number Publication date
CN110233139A (zh) 2019-09-13
US20220406619A1 (en) 2022-12-22
CN110233139B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US8536689B2 (en) Integrated circuit package system with multi-surface die attach pad
CN102683279B (zh) 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法
JP4544876B2 (ja) 半導体装置の製造方法
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
CN107134438A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN111816644A (zh) 天线整合式封装结构及其制造方法
WO2008109457A1 (en) Methods for fabricating packaged semiconductor components
KR20140133022A (ko) 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
WO2020253149A1 (zh) 一种电路单元封装结构
CN110993588A (zh) 芯片模组及其制作方法和电子设备
US11587916B2 (en) Package structure and manufacturing method thereof
US20170256432A1 (en) Overmolded chip scale package
US10600752B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
WO2020253148A1 (zh) 一种电路单元封装方法
US20120196407A1 (en) Single layer bga substrate process
TWI686914B (zh) 天線整合式封裝結構及其製造方法
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
CN102945840B (zh) 半导体芯片封装结构及封装方法
CN213483740U (zh) 具有电互连桥的封装体器件
US11296038B2 (en) Precision structured glass article having EMI shielding and methods for making the same
US20200388576A1 (en) Layer for etched identification marks on a package
JP2001332685A (ja) 半導体装置の製造方法
KR102531703B1 (ko) 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지
US8293640B2 (en) Semiconductor structure and manufacturing method thereof
CN111640734A (zh) 一种芯片封装体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19933446

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19933446

Country of ref document: EP

Kind code of ref document: A1