JPH0265158A - Icパッケージ用金属キャップ - Google Patents

Icパッケージ用金属キャップ

Info

Publication number
JPH0265158A
JPH0265158A JP63215275A JP21527588A JPH0265158A JP H0265158 A JPH0265158 A JP H0265158A JP 63215275 A JP63215275 A JP 63215275A JP 21527588 A JP21527588 A JP 21527588A JP H0265158 A JPH0265158 A JP H0265158A
Authority
JP
Japan
Prior art keywords
cap
package
metal
metallic
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63215275A
Other languages
English (en)
Inventor
Shigechika Kosuge
小菅 茂義
Makoto Kabasawa
樺沢 真事
Kiyokazu Nakada
清和 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP63215275A priority Critical patent/JPH0265158A/ja
Publication of JPH0265158A publication Critical patent/JPH0265158A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体素子の保護のためのパッケージ用金属
キャップに関するものである。
〔従来の技術] 従来のICパッケージの構成例を第2図に示す。
図において、2はアルミナセラミックスからなる基板1
に接合されているIC,4はリードフレームで、IC2
とワイヤ3で接続されている。6はICを保護するため
のキャップで、アルミナあるいはムライト等からなり、
IC2のリードフレーム4を挾んで封止ガラス5により
アルミナ基板1に接着されている。
従来の半導体素子パッケージ用の保護キャップは、上諜
己のよう1こアルミナセラミックスまたはムライトから
構成されている。しかし、強度が小さいのである程度厚
く (普通、1 +on程度)しなければならず、また
、一般にホットプレスで作られるので大きくすることが
できない。また、IC2で発生する熱は、主としてアル
ミナ基板1を通じて放熱されるが、一部は保護キャップ
6を通じても行われる。しかし、アルミナが主体である
ため、熱伝導率が小さく保護キャップ6からの放熱はあ
まり期待できない。したがって、半導体素子の集積度を
高めるのが困難であり、パワー素子への利用も難しい。
[発明が解決しようとする課′XJ] このように従来の保護キャップは強度及び放熱性の点で
問題があり、大型化が困難であった。また、誘電体であ
るためノイズをひろいやすいという問題があった。
本発明は、上記の従来の課題を解決するためになされた
もので、強度及び放熱性の向上を図り、大型化を可能に
して半導体素子等の高集積化・高実装密度化に対応可能
としたICパッケージの保護金属キャップを得ることを
目的とするものである。
[課題を解決するための手段] 本発明に係るICパッケージ用金属キャップは、金属板
の表面を電気絶縁性セラミックスで被覆したものである
。電気絶縁性セラミックスとしては、上記のアルミナ(
A1203)のほかに窒化アルミニウム(AiN)また
はべりリア添加の炭化ケイ素(SiC−Bed)を用い
る。これらのセラミックスの被覆手段はPVD法または
CVD法による蒸着が好ましい。また、電磁シールドを
図る場合は金属板に磁性材料を用いればよい。
[作 用コ 本発明による金属キャップは、金属板に被覆させた電気
絶縁性セラミックスによって、ICパッケージのリード
フレーム間の電気絶縁を果たすとともに、ICパッケー
ジの保護強度は金属板によって保証される。また、電気
絶縁性セラミックスは蒸着によって被覆されるので、上
記電気絶縁を果たすのに十分な厚さを有すればよく、そ
の厚さは数μmで十分である。したがって、該セラミッ
クス膜の厚さは薄いものであるため、金属キャップから
の放熱は熱伝導性の良好な金属板を通して行われる。
[実施例] 以下、本発明の一実施例を図により説明する。
第1図はこの実施例の断面図であり、図において、11
は全体としての金属基板で、基板の放熱性を高めるため
に金属板12の片面にアルミナ膜13を蒸着したものを
用いている。6は全体としての金属キャップで、金属板
7の表面にアルミナ膜8を蒸着している。金属基板11
側のアルミナ膜13はICチップ2を直接搭載するため
高電気絶縁性、高耐電圧が必要であり、そのため10μ
m厚程度にされているが、金属キャップ6側のアルミナ
膜8は封止ガラス5の電気絶縁性、耐電圧に依存するた
めその厚さはそれ程必要でなく、3μm程度で十分であ
る。場合によっては、セラミックス被膜は金属板7の基
板接着側の表面に限ってよい。
金属板12及び7の材質はとくに限定されないが、一般
にはAI、Cu系の材料が用いられる。
また、これに磁性材料を用いると電磁シールドが可能に
なる。金属板7の強度は十分に大きいのでその厚さは0
.5mmもあれば十分である。
電気絶縁性セラミックとして、上記のようにアルミナを
使用しているが、ほかにAINまたは5iC−BeOを
使用してもよい。いずれにしてもセラミック膜13及び
8はPVD法またはCVD法により金属板12及び7に
蒸着される。AINまたは5iC−BeOはアルミナに
比べてはるかに高い熱伝導率を有し、放熱性が改心され
る。
また、これらのセラミック膜13及び8はきわめて薄い
ものであるため、放熱性が阻害されることはなく、IC
チップ2における発熱は主として金属板12を通じて放
熱されるが、一部は金属キャップ6側の金属板7の外面
全体からも放熱される。
したがって、金属板12及び7の大型化が可能であるこ
とともあいまって金属キャップ6を通しての放熱性を従
来のものに比べて数倍は高くすることかできる。このた
め、高集積化・高実装密度化が可能になり、LSI、V
LSI等のパッケージへの利用に対応できる。
[発明の効果] 以上のように本発明によれば、金属板とその表面に被覆
させた電気絶縁性セラミックス膜で構成した金属キャッ
プであるため、大型化しても強度及び電気絶縁性に問題
はなく、かつ放熱性が従来のアルミナセラミックス単体
のものに比べて数倍は改心されるので、半導体素子等の
高集積化・高実装密度化に大いに寄与するという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は従来
例の断面図である。 6・・・金属キャップ 7・・・金属板 8・・・電気絶縁性セラミックス膜 代理人 弁理士  佐々木 宗 冶

Claims (4)

    【特許請求の範囲】
  1. (1)金属板の表面を電気絶縁性セラミックスで被覆し
    たことを特徴とするICパッケージ用金属キャップ。
  2. (2)電気絶縁性セラミックスがアルミナ、窒化アルミ
    ニウムまたは炭化ケイ素系であることを特徴とする請求
    項1に記載のICパッケージ用金属キャップ。
  3. (3)電気絶縁性セラミックスをPVD法またはCVD
    法により蒸着したことを特徴とする請求項1に記載のI
    Cパッケージ用金属キャップ。
  4. (4)金属板が磁性材料であることを特徴とする請求項
    1に記載のICパッケージ用金属キャップ。
JP63215275A 1988-08-31 1988-08-31 Icパッケージ用金属キャップ Pending JPH0265158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63215275A JPH0265158A (ja) 1988-08-31 1988-08-31 Icパッケージ用金属キャップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63215275A JPH0265158A (ja) 1988-08-31 1988-08-31 Icパッケージ用金属キャップ

Publications (1)

Publication Number Publication Date
JPH0265158A true JPH0265158A (ja) 1990-03-05

Family

ID=16669615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63215275A Pending JPH0265158A (ja) 1988-08-31 1988-08-31 Icパッケージ用金属キャップ

Country Status (1)

Country Link
JP (1) JPH0265158A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536841U (ja) * 1991-08-27 1993-05-18 京セラ株式会社 電子部品収納用パツケージ
JP2006123517A (ja) * 2004-09-30 2006-05-18 Brother Ind Ltd 積層体の製造方法及びインクジェットヘッドの製造方法
CN110233139A (zh) * 2019-06-18 2019-09-13 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
KR102208360B1 (ko) * 2020-04-21 2021-01-28 엔트리움 주식회사 반도체 패키지 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536841U (ja) * 1991-08-27 1993-05-18 京セラ株式会社 電子部品収納用パツケージ
JP2006123517A (ja) * 2004-09-30 2006-05-18 Brother Ind Ltd 積層体の製造方法及びインクジェットヘッドの製造方法
CN110233139A (zh) * 2019-06-18 2019-09-13 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
KR102208360B1 (ko) * 2020-04-21 2021-01-28 엔트리움 주식회사 반도체 패키지 및 그 제조 방법
US11527488B2 (en) 2020-04-21 2022-12-13 Ntrium Inc. Semiconductor package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CA1200923A (en) Semiconductor packages
JPS6066843A (ja) 集積回路パツケ−ジ
JPS5815241A (ja) 半導体装置用基板
EP0435603B1 (en) RF transistor package and mounting pad
US3594619A (en) Face-bonded semiconductor device having improved heat dissipation
JPH0265158A (ja) Icパッケージ用金属キャップ
JPH0653355A (ja) 電子部品収納用パッケージ
US5063435A (en) Semiconductor device
JPS63124555A (ja) 半導体装置用基板
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
JPH0799268A (ja) 半導体用高熱伝導性セラミックスパッケージ
JPS5810840A (ja) 半導体装置
JP2748777B2 (ja) 半導体装置用容器
JPS60241239A (ja) 半導体装置
JPS59224146A (ja) 半導体装置
JPH0547953A (ja) 半導体装置用パツケージ
JPH0265163A (ja) 集積回路用金属基板
JPH03238851A (ja) 大電力絶縁樹脂封止型半導体装置
JPH11186469A (ja) 半導体装置
JPH0429360A (ja) 樹脂封止型半導体装置
JPS6065550A (ja) 半導体装置
JPH0538897U (ja) 電子部品収納用パツケージ
JPH01227460A (ja) 電子部品用パッケージ
JP2001237366A (ja) 半導体装置
KR20210055951A (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지