JPS6065550A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6065550A JPS6065550A JP58173631A JP17363183A JPS6065550A JP S6065550 A JPS6065550 A JP S6065550A JP 58173631 A JP58173631 A JP 58173631A JP 17363183 A JP17363183 A JP 17363183A JP S6065550 A JPS6065550 A JP S6065550A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- sintered body
- silicon carbide
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Dispersion Chemistry (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係シ、特にパワー半導体素子を収
納するに好適な半導体装置に関する。
納するに好適な半導体装置に関する。
パワー半導体、特にトランジスタ、ＧＴＯ。
ＭＯＳ−ＦＥＴなどの半導体スイッチング素子はＯＡ機
器やＦＡ機器などの各種の電源回路や交流電動機制御用
のインバータ等に広く応用されている。これらの機器は
、近年、装置自体の小型、軽量化が進み、これらの機器
に内蔵する半導体装置も組み込み易く、かつできるだけ
小型で軽量にすることが望まれている。
器やＦＡ機器などの各種の電源回路や交流電動機制御用
のインバータ等に広く応用されている。これらの機器は
、近年、装置自体の小型、軽量化が進み、これらの機器
に内蔵する半導体装置も組み込み易く、かつできるだけ
小型で軽量にすることが望まれている。
そこで、装置への組み込みを容易にするために単一の半
導体素子でなく複数個の半導体素子を同一パッケージに
搭載したパワー半導体モジュールが広く応用されている
。
導体素子でなく複数個の半導体素子を同一パッケージに
搭載したパワー半導体モジュールが広く応用されている
。
しかし、従来のパワー半導体モジュールは、銅のヒート
シンク板の上にアルミナ製セラミック板、中間の銅板、
モリブデン板、シリコンチップの順に積層され、各板は
それぞれ半田等の軟ろうで接合されている。シリコンチ
ップのうち、小さいものはモリブデン板をなくして中間
の銅板に直接積層する場合もあるが、約５ｍＩ＋ＩＤ以
上のチップは上記の構造をとっている。そして複数個の
シリコンチップで回路が構成され、銅のヒートシンク板
上の上記積層体を有機樹脂でモールドした構造となって
いる。従来の構造では放熱面は銅のヒートシンク板の一
面のみであるため、銅のヒートシンク板を放熱フィンに
取シ付けて使用される。このような複雑な構造を採る理
由の一つは、シリコンチップで発生した熱を放熱するに
適した材料、すなわち熱伝導率が大きく、シリコンとほ
ぼ同等の熱膨張係数を有する材料がないことである。
シンク板の上にアルミナ製セラミック板、中間の銅板、
モリブデン板、シリコンチップの順に積層され、各板は
それぞれ半田等の軟ろうで接合されている。シリコンチ
ップのうち、小さいものはモリブデン板をなくして中間
の銅板に直接積層する場合もあるが、約５ｍＩ＋ＩＤ以
上のチップは上記の構造をとっている。そして複数個の
シリコンチップで回路が構成され、銅のヒートシンク板
上の上記積層体を有機樹脂でモールドした構造となって
いる。従来の構造では放熱面は銅のヒートシンク板の一
面のみであるため、銅のヒートシンク板を放熱フィンに
取シ付けて使用される。このような複雑な構造を採る理
由の一つは、シリコンチップで発生した熱を放熱するに
適した材料、すなわち熱伝導率が大きく、シリコンとほ
ぼ同等の熱膨張係数を有する材料がないことである。
また銅板のような金属板をヒートシンク板に使って、セ
ラミック板を使わないのはセラミック板は熱伝導率が小
さいため薄い板にすると、軟ろうで接合した後、あるい
は樹脂モールドした後にセラミック板が割れ易いためで
ある。
ラミック板を使わないのはセラミック板は熱伝導率が小
さいため薄い板にすると、軟ろうで接合した後、あるい
は樹脂モールドした後にセラミック板が割れ易いためで
ある。
そこで、この問題点を克服するために、シリコンカーバ
イド焼結体を、半導体素子の支持体（基体）あるいは補
助支持体として介在させ、支持体そのものの熱膨張係数
を半導体素子のそれに近付けるとともに、熱伝導率を良
くして放熱性を良くするなどの対策を施している（特願
昭５４−５０３４８半導体装置、特願昭ｓ ６−１９５
９８６半導体装置、特願昭５６−４０５９半導体装置用
パッケージ）。
イド焼結体を、半導体素子の支持体（基体）あるいは補
助支持体として介在させ、支持体そのものの熱膨張係数
を半導体素子のそれに近付けるとともに、熱伝導率を良
くして放熱性を良くするなどの対策を施している（特願
昭５４−５０３４８半導体装置、特願昭ｓ ６−１９５
９８６半導体装置、特願昭５６−４０５９半導体装置用
パッケージ）。
しかし、支持体あるいは補助支持体をシリコンカーバイ
ド焼結体で形成し、半導体素子を有機樹脂で被覆した場
合、有機樹脂とシリコンカーバイド焼結体の接着が悪い
ため以下の問題があった１゜半導体装置を湿度が高く、
温度変化の激しい雰囲気中に置くと、有機樹脂とシリコ
ンカーバイド焼結体で形成された支持体が剥離する。こ
の原因は、７リコンカーバイドのｓ＋、！：ｃの共有結
合性が極めて強く、有機樹脂との化学的々結合力が弱い
からと考えられている。
ド焼結体で形成し、半導体素子を有機樹脂で被覆した場
合、有機樹脂とシリコンカーバイド焼結体の接着が悪い
ため以下の問題があった１゜半導体装置を湿度が高く、
温度変化の激しい雰囲気中に置くと、有機樹脂とシリコ
ンカーバイド焼結体で形成された支持体が剥離する。こ
の原因は、７リコンカーバイドのｓ＋、！：ｃの共有結
合性が極めて強く、有機樹脂との化学的々結合力が弱い
からと考えられている。
通常、酸化物系セラミックスなどのようにイオン結合性
の強い材料、あるいは、銅々どのような金属板では、表
面に生成するイオン結合性の強い酸化膜を介して、有機
樹脂と化学的に結合する。
の強い材料、あるいは、銅々どのような金属板では、表
面に生成するイオン結合性の強い酸化膜を介して、有機
樹脂と化学的に結合する。
このようにシリコンカーバイド焼結体を支持体とし、樹
脂モールドした半導体装置では、半導体素子を外気から
保護することができず、素子性能の劣化が徐々に進行し
て寿命を短縮する。
脂モールドした半導体装置では、半導体素子を外気から
保護することができず、素子性能の劣化が徐々に進行し
て寿命を短縮する。
本発明の目的はシリコンカーバイド焼結体等の非酸化物
系焼結体を支持体（基体）とし、有機相。
系焼結体を支持体（基体）とし、有機相。
脂で被覆した構造の半導体装置において、有機樹脂と非
酸化物系焼結体との接着性の向上を図ることにある。
酸化物系焼結体との接着性の向上を図ることにある。
本発明は、シリコンカーバイド焼結体等の非酸化物系焼
結体で形成された支持体上に半導体素子を載置して有機
樹脂によシ被覆してなる半導体装置において、少なくと
も半導体素子を載置した支持体周辺にアルミナ等の酸化
物層を形成することによシ、有機樹脂と非酸化物焼結体
との接着力を強化し、半導体素子を外気から保護するも
のである。
結体で形成された支持体上に半導体素子を載置して有機
樹脂によシ被覆してなる半導体装置において、少なくと
も半導体素子を載置した支持体周辺にアルミナ等の酸化
物層を形成することによシ、有機樹脂と非酸化物焼結体
との接着力を強化し、半導体素子を外気から保護するも
のである。
ここで非酸化物系焼結体とは窒化物または炭化ン（ＳＩ
ｘＡｔｙＯＺＮ ）焼結体、ボロンナイトライド焼結体
、窒化アルミ焼結体等がこれに該当する。
ｘＡｔｙＯＺＮ ）焼結体、ボロンナイトライド焼結体
、窒化アルミ焼結体等がこれに該当する。
これらの焼結体は共有結合性の強い物質であシ、焼結が
難しく、約２ｏｏｏｃ以上の高温下でホットプレス法や
常圧焼結法で焼結して得られた緻密な焼結体である。
難しく、約２ｏｏｏｃ以上の高温下でホットプレス法や
常圧焼結法で焼結して得られた緻密な焼結体である。
また酸化物層として用いられる酸化物系セラミックスと
してはアルミナ（Ａｔｚ Ｏ３） 、スピネル（ＭｇＡ
ｔ２０４）、マグネシア（ＭｇＯ）、ジルコニア（Ｚｒ
０２）、フォルステライト等が、！、 １６ 、これら
はイオン結合性の強い酸化物である。これらの酸化物は
非酸化物系焼結体板に直接、プラズマ俗射法やスパッタ
法で形成するか、あるいはメタライズ層を付けた酸化物
系セラミックスをろう材で金属接合して一体化してもよ
い。
してはアルミナ（Ａｔｚ Ｏ３） 、スピネル（ＭｇＡ
ｔ２０４）、マグネシア（ＭｇＯ）、ジルコニア（Ｚｒ
０２）、フォルステライト等が、！、 １６ 、これら
はイオン結合性の強い酸化物である。これらの酸化物は
非酸化物系焼結体板に直接、プラズマ俗射法やスパッタ
法で形成するか、あるいはメタライズ層を付けた酸化物
系セラミックスをろう材で金属接合して一体化してもよ
い。
本発明の実施例を図面に基づいて説明する。第１図には
本発明に係る半導体装置の一実施例の構よびＣＬｌ−Ｍ
ｎメタライズ層３が形成され、これらで半導体搭載基板
１０を構成している。そしてＣＩＩ −Ｍｎメタライズ
層にはダイオード４が半田５を介して金属結合され、Ｃ
ｕＬ−Ｍｎメタライズ層３の他の部分では電極端子６が
半田７を介して、接合されている。
本発明に係る半導体装置の一実施例の構よびＣＬｌ−Ｍ
ｎメタライズ層３が形成され、これらで半導体搭載基板
１０を構成している。そしてＣＩＩ −Ｍｎメタライズ
層にはダイオード４が半田５を介して金属結合され、Ｃ
ｕＬ−Ｍｎメタライズ層３の他の部分では電極端子６が
半田７を介して、接合されている。
さらにシリコンカーバイド焼結体板１およびスパッタア
ルミナ膜２上で絶縁分離されたもう一方の０１１−Ｍｎ
メタ２イズ層８では電極端子９が半田２０を介して接合
されている。またダイオード４と電極端子９は電極板１
２で電気的に接続されている。更に半導体搭載基板１ｏ
には、シリコンカーバイド焼結体のキャップ１１が接着
され、有機樹脂１３で被覆されている。
ルミナ膜２上で絶縁分離されたもう一方の０１１−Ｍｎ
メタ２イズ層８では電極端子９が半田２０を介して接合
されている。またダイオード４と電極端子９は電極板１
２で電気的に接続されている。更に半導体搭載基板１ｏ
には、シリコンカーバイド焼結体のキャップ１１が接着
され、有機樹脂１３で被覆されている。
次に本実施例で用いられたシリコンカーバイド焼結体板
の製法について説明する、 平均粒径２μｍのシリコンカーバイド粒末に粒径１０μ
ｍ以下のＢｅＯ粉末を０．１〜２０重量％添加して混合
し、この混合粉末を室温で１０００Ｋｙ／ ｃｔｌの圧
力を加えて成形体とする。この成形体は１．６０〜１．
６７ ｇ ７ｃｍ” の密度を有する。次に、成形体を
黒鉛製のダイスに入れ、真空圧力１×１０−ｊ〜１×１
０″３ＴＯｒｒの中でホットプレス法によシ焼結する。
の製法について説明する、 平均粒径２μｍのシリコンカーバイド粒末に粒径１０μ
ｍ以下のＢｅＯ粉末を０．１〜２０重量％添加して混合
し、この混合粉末を室温で１０００Ｋｙ／ ｃｔｌの圧
力を加えて成形体とする。この成形体は１．６０〜１．
６７ ｇ ７ｃｍ” の密度を有する。次に、成形体を
黒鉛製のダイスに入れ、真空圧力１×１０−ｊ〜１×１
０″３ＴＯｒｒの中でホットプレス法によシ焼結する。
焼結圧力は３００ Ｋｇ／ｃｎｉで、加熱は室温から２
００００まで約２ｈｒで昇温し、２０００１：’で１時
間保持した後、加熱電源を切って放冷する。圧力は温度
が１５００ｒ以下になって解除する。このような方法で
焼結したシリコンカーバイド焼結体は、理論密度の約９
８チの密度を有し、比重３，２、室温の抵抗率１０Ｉ３
Ω・ｏｎｓ熱膨張係数が４Ｘ１０−６／Ｃ１熱伝導率（
室温）０．６１７Ｉｔ／Ｓ（ＩＣ−ｃｍ−？Ｚ’、曲げ
強さく室温） ４５’ Ｋｇ ／ｒａｎ２である。シリ
コンカーバイド焼結体を、３０×５０ Ｘ ３ ｍｍの
形状に切シ出した後、焼結体の表面にアルミナを高周波
スパッタ法で厚さ約２μｍに形成した。スパッタ時の温
度３００Ｃ、アルゴンガス１、酸素ガス１の割合の混合
ガスを流入し、スパッタリング圧力５ Ｘ １０−ｓＴ
ｏｒｒ 、高周波電力５００Ｗ、磁束密度７０ガウスの
条件で形成した。
００００まで約２ｈｒで昇温し、２０００１：’で１時
間保持した後、加熱電源を切って放冷する。圧力は温度
が１５００ｒ以下になって解除する。このような方法で
焼結したシリコンカーバイド焼結体は、理論密度の約９
８チの密度を有し、比重３，２、室温の抵抗率１０Ｉ３
Ω・ｏｎｓ熱膨張係数が４Ｘ１０−６／Ｃ１熱伝導率（
室温）０．６１７Ｉｔ／Ｓ（ＩＣ−ｃｍ−？Ｚ’、曲げ
強さく室温） ４５’ Ｋｇ ／ｒａｎ２である。シリ
コンカーバイド焼結体を、３０×５０ Ｘ ３ ｍｍの
形状に切シ出した後、焼結体の表面にアルミナを高周波
スパッタ法で厚さ約２μｍに形成した。スパッタ時の温
度３００Ｃ、アルゴンガス１、酸素ガス１の割合の混合
ガスを流入し、スパッタリング圧力５ Ｘ １０−ｓＴ
ｏｒｒ 、高周波電力５００Ｗ、磁束密度７０ガウスの
条件で形成した。
本実施例における半導体装置を水蒸気圧２気圧、温度１
２０Ｃの榮件下で６時間、プレッシャクッ力試験を行っ
たところ、上記半導体装置のダイオードの逆方向電流は
試験後もほとんど変化しなかった。半導体搭載基板ｌＯ
と有機樹脂１３との接着力を別途評価したところ本実施
例において有樹脂としてエポキシ系樹脂を用いた場合、
２０Ｋｇ／ｃｔｒ１以上であシ、スパッタアルミナ膜酸
化物層がない場合に比べて約２倍以上の接着力があるこ
とが確認された。
２０Ｃの榮件下で６時間、プレッシャクッ力試験を行っ
たところ、上記半導体装置のダイオードの逆方向電流は
試験後もほとんど変化しなかった。半導体搭載基板ｌＯ
と有機樹脂１３との接着力を別途評価したところ本実施
例において有樹脂としてエポキシ系樹脂を用いた場合、
２０Ｋｇ／ｃｔｒ１以上であシ、スパッタアルミナ膜酸
化物層がない場合に比べて約２倍以上の接着力があるこ
とが確認された。
次に本発明に係る半導体装置の第２の実施例を第２図乃
至第５図によシ説明する。第２図には半導体装置におけ
る半導体収納容器の構造が示されており、同図において
半導体収納容器１００は、容器の側面に放熱フィン１０
１、半導体素子の搭載用の内底部１０２、半導体収納容
器を取り付けて固定するための取り付は孔１０３、およ
び半導体素子の電極端子取り出し孔１０４を有する容器
上蓋１０５からなっている。ここで半導体収納容器１０
０は、第１災施例と同様にホットプレス法で得られた約
２５Ｘ３５Ｘ６０＋＋１＋＋＋のシリコンカーバイド焼
結体をフライス盤で加工して製作した。
至第５図によシ説明する。第２図には半導体装置におけ
る半導体収納容器の構造が示されており、同図において
半導体収納容器１００は、容器の側面に放熱フィン１０
１、半導体素子の搭載用の内底部１０２、半導体収納容
器を取り付けて固定するための取り付は孔１０３、およ
び半導体素子の電極端子取り出し孔１０４を有する容器
上蓋１０５からなっている。ここで半導体収納容器１０
０は、第１災施例と同様にホットプレス法で得られた約
２５Ｘ３５Ｘ６０＋＋１＋＋＋のシリコンカーバイド焼
結体をフライス盤で加工して製作した。
半導体収納容器１００の内底部１０２には、第３図に示
すように金属メタライズ層１０６がもうけられる。金属
メタライズ層１０６は、薄い金属箔をろう材で接合する
か、あるいは金属ペーストを塗付して焼成する等の方法
で形成することができる。例えば、前者の方法では、シ
リコンカーバイド製の収納容器１００の内底部にｃｕ−
Ｍｎの薄膜を蒸着し、その上に薄い銅箔を重ねて窒素中
で約９００Ｃにプラズマ加熱して銅のメタライズ層を形
成する。
すように金属メタライズ層１０６がもうけられる。金属
メタライズ層１０６は、薄い金属箔をろう材で接合する
か、あるいは金属ペーストを塗付して焼成する等の方法
で形成することができる。例えば、前者の方法では、シ
リコンカーバイド製の収納容器１００の内底部にｃｕ−
Ｍｎの薄膜を蒸着し、その上に薄い銅箔を重ねて窒素中
で約９００Ｃにプラズマ加熱して銅のメタライズ層を形
成する。
後者の方法として、金ペーストやタングステンペースト
等の金属ペーストを収納容器１００に塗付焼成して焼き
付ける。本実施例では前者の方法によりｕ−Ｍｎ共晶接
合によるＣｕメタライズ層１０６を形成した。容器上蓋
１０５はホットプレス法で得られたシリコンカーバイド
焼結体によシ制作した。
等の金属ペーストを収納容器１００に塗付焼成して焼き
付ける。本実施例では前者の方法によりｕ−Ｍｎ共晶接
合によるＣｕメタライズ層１０６を形成した。容器上蓋
１０５はホットプレス法で得られたシリコンカーバイド
焼結体によシ制作した。
次に上記の半導体収納容器を用いた半導体装置の構造を
第４図に、第４図における半導体装置の要部の拡大図を
第５図に示す。これらの図において、半導体収納容器１
００の内底部１０２に形成された金属メタライズ層１０
６上に半田層２０６を介してメタライズ層２０１１，２
０１２，２０１３゜２０１４をその表面に有するアルミ
ナ絶縁板２０１が接合されている。そしてこれらのメタ
ライズ層２０１１．２０１２，２０１３．２０１４上に
はゲート電極端子２０３、アノード電極端子２０４．８
喘角のゲートターンオアサイリスタ２ｏ２．カソード電
極端子２０５が半田層２０７，２０８，２０９を介して
接合されている。
第４図に、第４図における半導体装置の要部の拡大図を
第５図に示す。これらの図において、半導体収納容器１
００の内底部１０２に形成された金属メタライズ層１０
６上に半田層２０６を介してメタライズ層２０１１，２
０１２，２０１３゜２０１４をその表面に有するアルミ
ナ絶縁板２０１が接合されている。そしてこれらのメタ
ライズ層２０１１．２０１２，２０１３．２０１４上に
はゲート電極端子２０３、アノード電極端子２０４．８
喘角のゲートターンオアサイリスタ２ｏ２．カソード電
極端子２０５が半田層２０７，２０８，２０９を介して
接合されている。
更に、ゲートターンオアサイリスタ２０２の電極面から
アルミニウム！２１２，２１３がそれぞれゲート電極端
子２ｏ３、カソード電極端子に接続されている。また半
導体収納容器１００の内部には、ゲートターンオアサイ
リスタ２０２の電気的保護のためにシリコン系樹脂２１
１が充填されておシ、容器上蓋ｌＯＳは、半導体収納容
器１００とセラミックスガラス系接着剤２１０で接着固
定上記構成からなる半導体装置において、ゲートターン
オフサイリスタ２０２のゲート電極端子２０３、カソー
ド電極端子２０５の順方向に電流３０Ａを通電し、半導
体装置に約２ ｍ ／ ｓｅｃの風速で冷却した。ゲー
トターンオフサイリスタの順方向電圧の温度係数から、
素子の通電時の温度上昇をもとめたところ約８０であシ
、素子の発熱量３５Ｗをもとに素子と半導体収納容器１
ｏｏのフィン間の熱抵抗をもとめると、約０．２３０／
Ｗであった。捷だ上記の半導体装置を一５５ｃ室温を１
サイクルとする熱サイクル試験したが、１ｏｏ。
アルミニウム！２１２，２１３がそれぞれゲート電極端
子２ｏ３、カソード電極端子に接続されている。また半
導体収納容器１００の内部には、ゲートターンオアサイ
リスタ２０２の電気的保護のためにシリコン系樹脂２１
１が充填されておシ、容器上蓋ｌＯＳは、半導体収納容
器１００とセラミックスガラス系接着剤２１０で接着固
定上記構成からなる半導体装置において、ゲートターン
オフサイリスタ２０２のゲート電極端子２０３、カソー
ド電極端子２０５の順方向に電流３０Ａを通電し、半導
体装置に約２ ｍ ／ ｓｅｃの風速で冷却した。ゲー
トターンオフサイリスタの順方向電圧の温度係数から、
素子の通電時の温度上昇をもとめたところ約８０であシ
、素子の発熱量３５Ｗをもとに素子と半導体収納容器１
ｏｏのフィン間の熱抵抗をもとめると、約０．２３０／
Ｗであった。捷だ上記の半導体装置を一５５ｃ室温を１
サイクルとする熱サイクル試験したが、１ｏｏ。
サイクル付加後も、異常はみられなかった。また水蒸気
圧２気圧、温度１２０ｃのプレッシャークッ力試験後も
、ゲートターンオフサイリスクツアノードとカソード間
の逆方向リーク′礒流の異常はみられず、モールドした
有機樹脂にも変化はみられなかった。
圧２気圧、温度１２０ｃのプレッシャークッ力試験後も
、ゲートターンオフサイリスクツアノードとカソード間
の逆方向リーク′礒流の異常はみられず、モールドした
有機樹脂にも変化はみられなかった。
次に本発明の第３の実施例を第６図及び第７図によシ説
明する。
明する。
まず、シリコンカーバイド粉末を周囲に放熱フィン部の
ついた形状の金型に入れて第６図に示す形状のグリーン
ボディに成観し、このグリーンボディを黒鉛型に装置し
、２１００ｔＺ’で１時間常圧焼結することにより第６
図に示す半導体収納容器３００を制作した。 ゛ 第６図において、３０１は放熱フィンであシ、該放熱フ
ィン３０１は半導体収納容器３００の内底部３０２に対
して垂直方向に形成されている。
ついた形状の金型に入れて第６図に示す形状のグリーン
ボディに成観し、このグリーンボディを黒鉛型に装置し
、２１００ｔＺ’で１時間常圧焼結することにより第６
図に示す半導体収納容器３００を制作した。 ゛ 第６図において、３０１は放熱フィンであシ、該放熱フ
ィン３０１は半導体収納容器３００の内底部３０２に対
して垂直方向に形成されている。
また３０３，３０３は半導体収納容器３００の取付孔で
１．３０５は容器上蓋である。そして容器上蓋３０５に
は電極端子取出孔３０４，３０４が形成されている。
１．３０５は容器上蓋である。そして容器上蓋３０５に
は電極端子取出孔３０４，３０４が形成されている。
上記の半導体収納容器３００の内底部３０２に金ペース
トを塗付後５００Ｃで焼成し、再度ペースト塗付焼成を
くシ返して第７図に示すように金メタライズ層３０６を
形成した。更に既述した第２実施例と同様に、アルミナ
絶縁板を半導体収納容器の底部に半田で接合し、ゲート
ターンオフサイリスタ１０１０ｍｍＸ１５とフリーホイ
ールダイオード５．８ｍｍ角をアルミナ絶縁板上のメタ
ライズ層の上に半田で接着し、シリコン樹脂を被覆し、
容器上蓋３０５を取シつけて半導体装置を製作した。
トを塗付後５００Ｃで焼成し、再度ペースト塗付焼成を
くシ返して第７図に示すように金メタライズ層３０６を
形成した。更に既述した第２実施例と同様に、アルミナ
絶縁板を半導体収納容器の底部に半田で接合し、ゲート
ターンオフサイリスタ１０１０ｍｍＸ１５とフリーホイ
ールダイオード５．８ｍｍ角をアルミナ絶縁板上のメタ
ライズ層の上に半田で接着し、シリコン樹脂を被覆し、
容器上蓋３０５を取シつけて半導体装置を製作した。
本実施例が第２実施例と異なるのは放電３０１の向きが
半導体収納容器３００の内底部３０２に対して垂直方向
に形成されていることである。これは、第２実施例では
最終的な半導体収納容器の形状を考慮して予かしめシリ
コンカーバイド粉末のグリーンボディを略同形に成形す
るためである。
半導体収納容器３００の内底部３０２に対して垂直方向
に形成されていることである。これは、第２実施例では
最終的な半導体収納容器の形状を考慮して予かしめシリ
コンカーバイド粉末のグリーンボディを略同形に成形す
るためである。
この場合、シリコンカーバイド粉末のグリーンボディは
、焼結による収縮率を考慮して１０〜２゜チ大きな形状
に成形する必要がある。
、焼結による収縮率を考慮して１０〜２゜チ大きな形状
に成形する必要がある。
上記構成からなる半導体装置において、ゲートターンオ
フサイリスタに電流７０Ａを通電し、２．８０Ｗの発熱
させ半導体装置を風速２ｍ／ｓで冷却した場合、素子の
温度上昇は約８ｔＺ’、素子と半導体収納容器３００の
放熱フィン３０１間の熱抵抗は約ｏ、ｘｏｃ／Ｗであシ
、極めて放熱性が良好であった。また、従来の銅ペース
板を用いた構造のパワーモジュールと比較すると、パワ
ーモジ■ ニールの重量で約−１また従来のパワーモジュールを放
熱フィンに取ｐ付けた形で比較すると、その容積比は約
７であった。
フサイリスタに電流７０Ａを通電し、２．８０Ｗの発熱
させ半導体装置を風速２ｍ／ｓで冷却した場合、素子の
温度上昇は約８ｔＺ’、素子と半導体収納容器３００の
放熱フィン３０１間の熱抵抗は約ｏ、ｘｏｃ／Ｗであシ
、極めて放熱性が良好であった。また、従来の銅ペース
板を用いた構造のパワーモジュールと比較すると、パワ
ーモジ■ ニールの重量で約−１また従来のパワーモジュールを放
熱フィンに取ｐ付けた形で比較すると、その容積比は約
７であった。
また、上記半導体装置を水蒸気圧２気圧、温度１２０Ｃ
でｌθ時間プレツシャクツ力試験したが、異常がないこ
とが確認された。
でｌθ時間プレツシャクツ力試験したが、異常がないこ
とが確認された。
本実施例では第２実施例のようなシリコンカーバイド焼
結体の切削加工は不要である。このように予めシリコン
カーバイド粉末のグリーンボディを半導体収納容器の形
状に成形し、常圧焼結することによシ、第１．第２実施
例に比べて工程を簡略にでき、パッケージの低コスト化
を図ることができる。常圧焼結法の場合、ホットプレス
法に比べて焼結体の密度が低く（ホットプレス法：理論
密度の９９％以上、常圧焼結法：理論密度の９８チ）熱
伝導性が若干劣るが（ホットプレス法＝２７ ｏｗ／ｍ
−Ｃ，常圧焼結法＝１３０〜２００Ｗ／ｍ−１Ｚ’）
、本実施例のように半導体収納容器自体に放熱フィンを
形成することによ勺、他のセラミック材料にはない高熱
伝導率と低熱膨張係数の特徴を活かすことができる。
結体の切削加工は不要である。このように予めシリコン
カーバイド粉末のグリーンボディを半導体収納容器の形
状に成形し、常圧焼結することによシ、第１．第２実施
例に比べて工程を簡略にでき、パッケージの低コスト化
を図ることができる。常圧焼結法の場合、ホットプレス
法に比べて焼結体の密度が低く（ホットプレス法：理論
密度の９９％以上、常圧焼結法：理論密度の９８チ）熱
伝導性が若干劣るが（ホットプレス法＝２７ ｏｗ／ｍ
−Ｃ，常圧焼結法＝１３０〜２００Ｗ／ｍ−１Ｚ’）
、本実施例のように半導体収納容器自体に放熱フィンを
形成することによ勺、他のセラミック材料にはない高熱
伝導率と低熱膨張係数の特徴を活かすことができる。
尚、本発明の実施例では、半導体収納容器の内底部に半
導体素子を搭載し、放熱フィンは容器の側面にもうけた
が、第８図に示すように放熱フィンの上部に半導体素子
を載置してもよい。第８図において４０１は半導体収納
容器４００に形成された放熱フィン、４０２は容器主蓄
、４０３は酸化物層としてのアルミナ絶縁板、４０４，
４０５゜４０６はそれぞれ力ンード電極端子、ゲート電
極端子、アノード電極端子である。
導体素子を搭載し、放熱フィンは容器の側面にもうけた
が、第８図に示すように放熱フィンの上部に半導体素子
を載置してもよい。第８図において４０１は半導体収納
容器４００に形成された放熱フィン、４０２は容器主蓄
、４０３は酸化物層としてのアルミナ絶縁板、４０４，
４０５゜４０６はそれぞれ力ンード電極端子、ゲート電
極端子、アノード電極端子である。
また本発明の各実施例では、半導体素子を酸化物系セラ
ミック絶縁板の上に搭載したが、酸化物系セラミック絶
縁板の上の一部に第２のシリコンカーバイド焼結体基板
をはじめ、モリブデン板、タングステン板、銅板、複合
金属板をもうけてもよい。この変形例を第９図に示す。
ミック絶縁板の上に搭載したが、酸化物系セラミック絶
縁板の上の一部に第２のシリコンカーバイド焼結体基板
をはじめ、モリブデン板、タングステン板、銅板、複合
金属板をもうけてもよい。この変形例を第９図に示す。
同図においてシリコンカーバイド焼結体基板５００に形
成されたメタライズ層５００１．２にはアルミナ絶縁板
５０１の金属１５０１２が半田５０６で接合されている
。
成されたメタライズ層５００１．２にはアルミナ絶縁板
５０１の金属１５０１２が半田５０６で接合されている
。
そしてアルミナ絶縁板５０１の金属層５０１１にはシリ
コンカーバイド焼結体基板５０８の金属層５０８１が半
田５０７で接合されている。
コンカーバイド焼結体基板５０８の金属層５０８１が半
田５０７で接合されている。
更にゲートターンオフサイリスク２０２はシリコンカー
バイド焼結体基板５０８の金属層５０８２に半田５１３
で接合され、ゲートターンオフサイリスタ２０２の電極
面からアルミニウム線２１２゜２１３がゲート電極端子
５０２、カソード電極端子５０３に接続されている。こ
の変形例では、半導体素子で発生した熱が熱伝導性の良
いシリコンカーバイド焼結体基板５０８によって横に広
げられるため、第２実施例に比べて熱抵抗を小さくでき
るという効果がある。
バイド焼結体基板５０８の金属層５０８２に半田５１３
で接合され、ゲートターンオフサイリスタ２０２の電極
面からアルミニウム線２１２゜２１３がゲート電極端子
５０２、カソード電極端子５０３に接続されている。こ
の変形例では、半導体素子で発生した熱が熱伝導性の良
いシリコンカーバイド焼結体基板５０８によって横に広
げられるため、第２実施例に比べて熱抵抗を小さくでき
るという効果がある。
以上に説明した如く、上記実施例によれば半導体素子を
載置する非酸化物系焼結体で形成された支持体と有機樹
脂との接着性を向上させることができ、半導体装置の耐
湿性等の信頼性の向上が図れる。
載置する非酸化物系焼結体で形成された支持体と有機樹
脂との接着性を向上させることができ、半導体装置の耐
湿性等の信頼性の向上が図れる。
更に半導体装置に用いられる非酸化物系セラミックスお
よび酸化物系セラミックスがともに低比重であるため半
導体素子収納容器を軽量化するととができる。
よび酸化物系セラミックスがともに低比重であるため半
導体素子収納容器を軽量化するととができる。
また、半導体装置自体に放熱フィンを形成したので放熱
フィンへの取シ付けが不要となり装置を小型化すること
ができる。更にシリコンカーノくイド焼結体の熱膨張係
数がシリコンやアルミナ板等の熱膨張係数と近いため、
ろう材等に加わる歪を小さくでき、パッケージの高寿命
化が図れる。
フィンへの取シ付けが不要となり装置を小型化すること
ができる。更にシリコンカーノくイド焼結体の熱膨張係
数がシリコンやアルミナ板等の熱膨張係数と近いため、
ろう材等に加わる歪を小さくでき、パッケージの高寿命
化が図れる。
本発明によれば半導体素子を載置する非酸化物系焼結体
で形成された支持体と半導体素子を被覆する有機樹脂と
の接着性を向上させることができる。
で形成された支持体と半導体素子を被覆する有機樹脂と
の接着性を向上させることができる。
また酸化物層として用いられる酸化物系セラミックスの
絶縁耐圧が大きいので耐圧の大きな電力用半導体装置に
適用することができる。
絶縁耐圧が大きいので耐圧の大きな電力用半導体装置に
適用することができる。
第１図は本発明に係る半導体装置の一実施例の構造を示
す断面図、第２図は半導体装置の半導体収納容器の構造
を示す斜視図、第３図は第２図におけるＡ−Ａ線による
断面図、第４図は本発明に係る半導体装置の他の実施例
の構造を示す断面図、第５図は第４図における部分拡大
図、第６図は半導体収納容器の他の実施例の構造を示す
斜視図、第７図は第６図におけるＢ−Ｂ線による断面図
、第８図は本発明に係る半導体装置の変形例を示す斜視
図、第９図は本発明に係る半導体装置の他の変形例を示
す断面図である。 １００・・・半導体収納容器、２０１，４０３，５０１
・・・アルミナ絶縁板、２０２・・・ゲートターンオフ
サイリスタ、１０５，３０５，４０２・・・容器上蓋、
２０３．２０５，５０２，５０３・・・電極端子、１０
１．３０１，４０１・・・放熱フィン、２０６゜２０８
．５０６，５０７，５１３・・・半田、２１２゜２１３
・・・アルミニウム線。 代理人 弁理士 鵜沼辰之 −ＩＩ２Ｊ１図 １Ｕｌ ２０１’／ｂ ３ 宅２図 第３図 ０６ ０２ 噌４囚 躬６図 ３０１ 宅１図 ０２
す断面図、第２図は半導体装置の半導体収納容器の構造
を示す斜視図、第３図は第２図におけるＡ−Ａ線による
断面図、第４図は本発明に係る半導体装置の他の実施例
の構造を示す断面図、第５図は第４図における部分拡大
図、第６図は半導体収納容器の他の実施例の構造を示す
斜視図、第７図は第６図におけるＢ−Ｂ線による断面図
、第８図は本発明に係る半導体装置の変形例を示す斜視
図、第９図は本発明に係る半導体装置の他の変形例を示
す断面図である。 １００・・・半導体収納容器、２０１，４０３，５０１
・・・アルミナ絶縁板、２０２・・・ゲートターンオフ
サイリスタ、１０５，３０５，４０２・・・容器上蓋、
２０３．２０５，５０２，５０３・・・電極端子、１０
１．３０１，４０１・・・放熱フィン、２０６゜２０８
．５０６，５０７，５１３・・・半田、２１２゜２１３
・・・アルミニウム線。 代理人 弁理士 鵜沼辰之 −ＩＩ２Ｊ１図 １Ｕｌ ２０１’／ｂ ３ 宅２図 第３図 ０６ ０２ 噌４囚 躬６図 ３０１ 宅１図 ０２
Claims (1)
- 【特許請求の範囲】 １、非酸化物系焼結体で形成された支持体上に半導体素
子を載置して有機樹脂によシ被覆してなる半導体装置に
おいて、少くとも半導体素子を載置した支持体上周辺に
酸化物層を形成したことを特徴とする半導体装置。 ２、前記半導体素子を支持体上に酸化物層を介して載置
したことを特徴とする特許請求の範囲第１項に記載の半
導体装置。 ３、非酸化物系焼結体はシリコンカーバイド焼結体であ
ることを特徴とする特許請求の範囲第１項または第２項
のいずれかに記載の半導体装置。 ４、酸化物層はアルミナ層であることを特徴とする特許
請求の範囲第１項または第２項のいずれかに記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173631A JPS6065550A (ja) | 1983-09-20 | 1983-09-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173631A JPS6065550A (ja) | 1983-09-20 | 1983-09-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6065550A true JPS6065550A (ja) | 1985-04-15 |
Family
ID=15964189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173631A Pending JPS6065550A (ja) | 1983-09-20 | 1983-09-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170444A2 (en) * | 1984-07-31 | 1986-02-05 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Solderable contact materials |
| US20110281136A1 (en) * | 2010-05-14 | 2011-11-17 | Jenq-Gong Duh | Copper-manganese bonding structure for electronic packages |
-
1983
- 1983-09-20 JP JP58173631A patent/JPS6065550A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170444A2 (en) * | 1984-07-31 | 1986-02-05 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Solderable contact materials |
| US20110281136A1 (en) * | 2010-05-14 | 2011-11-17 | Jenq-Gong Duh | Copper-manganese bonding structure for electronic packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538170A (en) | Power chip package | |
| KR20190008132A (ko) | 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법 | |
| US3766440A (en) | Ceramic integrated circuit convector assembly | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| KR102588854B1 (ko) | 파워모듈 및 그 제조방법 | |
| JPS6065550A (ja) | 半導体装置 | |
| JP3623178B2 (ja) | 熱電変換モジュール一体型パッケージ | |
| US20200181407A1 (en) | Electronics packaging using organic electrically insulating layers | |
| JPS62291158A (ja) | Ｉｃパツケ−ジ | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP2003197803A (ja) | 半導体パッケージ | |
| JP3285763B2 (ja) | 半導体装置 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2003197825A (ja) | 半導体装置及びその製造方法 | |
| JPH10247698A (ja) | 絶縁性放熱板 | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH02226749A (ja) | 高出力回路部品用ヒートシンク | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2742628B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| JPH06188341A (ja) | 半導体素子収納用パッケージ | |
| JP2000022057A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ |