JPS5810840A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5810840A JPS5810840A JP10777081A JP10777081A JPS5810840A JP S5810840 A JPS5810840 A JP S5810840A JP 10777081 A JP10777081 A JP 10777081A JP 10777081 A JP10777081 A JP 10777081A JP S5810840 A JPS5810840 A JP S5810840A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- base body
- radiator
- ceramic
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に嵩子収廖容器（パッケ
ージ）としてセラミック材を主体とする素子収容容器を
用いた電力用半導体装置に関する。
ージ）としてセラミック材を主体とする素子収容容器を
用いた電力用半導体装置に関する。
かかる上２ζツク材を主体とする素子収容容器（以下セ
フイックパッケージと称する）は、従来、例えば第１図
に示される構造を有してしている。
フイックパッケージと称する）は、従来、例えば第１図
に示される構造を有してしている。
同ＨＩＣおいて、１１はアルミナ（ムｊｌｌＯｓ）等の
セラミック材からなる容Ｓ基体、１２は前記容器基体１
１の表面に形成された金属化層（メタライズ層）１３ａ
ｊ：にろ５＃により固着された例えばトランジスタ等の
半導体素子である。かかる半導体素子１２の他の電極は
り一ド＠１４ｍ、１４ｂを介して前記容器基体１１の１
１面に形成された金属化層ｘａｂ、ｔｓｃＫ＊続される
。また１５は前記容器体１１上に前記半導体素子１２を
囲んで配設されたセラミック枠体、１６は該セラミツク
枠体１５０頂面に形成される金属化層により該セツンッ
ク枠体１５上に固着されるセラミックあるいはコバール
からなる蓋（キャップ）である。また１７ａ、１７ｂは
前記セラミック枠体工５の外側において前記金属化層１
３ｂ及び１３ＣＫ接続される例えばコバールからなる外
部接続端子である。
セラミック材からなる容Ｓ基体、１２は前記容器基体１
１の表面に形成された金属化層（メタライズ層）１３ａ
ｊ：にろ５＃により固着された例えばトランジスタ等の
半導体素子である。かかる半導体素子１２の他の電極は
り一ド＠１４ｍ、１４ｂを介して前記容器基体１１の１
１面に形成された金属化層ｘａｂ、ｔｓｃＫ＊続される
。また１５は前記容器体１１上に前記半導体素子１２を
囲んで配設されたセラミック枠体、１６は該セラミツク
枠体１５０頂面に形成される金属化層により該セツンッ
ク枠体１５上に固着されるセラミックあるいはコバール
からなる蓋（キャップ）である。また１７ａ、１７ｂは
前記セラミック枠体工５の外側において前記金属化層１
３ｂ及び１３ＣＫ接続される例えばコバールからなる外
部接続端子である。
このような半導体装置において、前記半導体素子１２が
大電力を扱５ものである場合には、第２図に示されるよ
うに該半導体素子１２ｔ−支持する容器基体１１の下ｗ
ｉ（半導体素子１２の固着面とは反対の面）Ｋ銅製の放
熱体（ヒートシンク）２１が金錫あるいは半田等のろう
材により固着される。
大電力を扱５ものである場合には、第２図に示されるよ
うに該半導体素子１２ｔ−支持する容器基体１１の下ｗ
ｉ（半導体素子１２の固着面とは反対の面）Ｋ銅製の放
熱体（ヒートシンク）２１が金錫あるいは半田等のろう
材により固着される。
ところがこのような構造にあっては、前記放熱体２１の
固着時あるいはその後熱処瑞に伴う、該放熱体２１の伸
縮によって、セラミック製容器基体１１にクラックを生
じ（菖２図の部分人）、当該半導体装置の製造歩留り及
び信頼性の低下を招いていた。
固着時あるいはその後熱処瑞に伴う、該放熱体２１の伸
縮によって、セラミック製容器基体１１にクラックを生
じ（菖２図の部分人）、当該半導体装置の製造歩留り及
び信頼性の低下を招いていた。
本発明はこのような従来の半導体装置の有する欠点を除
去し、より高い製造歩留り及び信頼性を得ることができ
る半導体装置を提供しようとするものである。
去し、より高い製造歩留り及び信頼性を得ることができ
る半導体装置を提供しようとするものである。
このため、本発明によれ」ｉ′４−絶縁物基体の一方の
主面に搭Ｉ！同着された半導体素子、前記主面上におい
て前記半導体素子を囲んで配設された絶縁物枠体、前記
絶縁物枠体に固着された蓋部材、前記絶縁物基体の他方
の主面忙配設された放熱体及び前記半導体素子から導出
された外部接続端子を備えてなる半導体装置において、
前記蓋部材が前記放熱体と同等の熱膨張係数を有する材
料から構成されてなる半導体装置が提供される。
主面に搭Ｉ！同着された半導体素子、前記主面上におい
て前記半導体素子を囲んで配設された絶縁物枠体、前記
絶縁物枠体に固着された蓋部材、前記絶縁物基体の他方
の主面忙配設された放熱体及び前記半導体素子から導出
された外部接続端子を備えてなる半導体装置において、
前記蓋部材が前記放熱体と同等の熱膨張係数を有する材
料から構成されてなる半導体装置が提供される。
以下本発明を実施例をもりて詳細に説明する。
第３図は本発明による半導体装置を示す。
同図において、３１はアルミナ（Ａｎ、 ０． ）等の
セラミック材からなる容器基体、３２は前記容器基体３
１０表面に形成された金属化層（メタライズ層）３３ａ
上にろう材により固着された例えばトランジスタ等の半
導体素子である。かかる半導体素子３２の他の電極はリ
ード１ｉ３４ａ、３４ｂを介して前記容器基体３１の表
面に形成された金属化層３３ｂ、３３ＣＫ！！続される
。また１５は前記容器体３１上に前記半導体素子３２を
囲んで配設されたセラミック枠体、３６は該セラｉｙり
枠体３５の頂面に形成される金属化層により咳セラミッ
ク枠体−３５上に固着される蓋（キャップｙである。ま
た３７ｇ、３７ｂは前記セラミック枠体３５の外側にお
いて前記金属化層３３ｂ及び３３ｃに接続される例えば
コバールからなる外部接続端子である。更に３８は容ｇ
＃基体３１の下面に金錫あるいは半田等のろう材により
固着された銅製の放熱体（ヒートシンク）である。かか
る放熱体３８は、容器基体３１への半導体素子３２の搭
載固着、リード＃３４の接続、３６の固着等が終了した
後に取り付けられる。
セラミック材からなる容器基体、３２は前記容器基体３
１０表面に形成された金属化層（メタライズ層）３３ａ
上にろう材により固着された例えばトランジスタ等の半
導体素子である。かかる半導体素子３２の他の電極はリ
ード１ｉ３４ａ、３４ｂを介して前記容器基体３１の表
面に形成された金属化層３３ｂ、３３ＣＫ！！続される
。また１５は前記容器体３１上に前記半導体素子３２を
囲んで配設されたセラミック枠体、３６は該セラｉｙり
枠体３５の頂面に形成される金属化層により咳セラミッ
ク枠体−３５上に固着される蓋（キャップｙである。ま
た３７ｇ、３７ｂは前記セラミック枠体３５の外側にお
いて前記金属化層３３ｂ及び３３ｃに接続される例えば
コバールからなる外部接続端子である。更に３８は容ｇ
＃基体３１の下面に金錫あるいは半田等のろう材により
固着された銅製の放熱体（ヒートシンク）である。かか
る放熱体３８は、容器基体３１への半導体素子３２の搭
載固着、リード＃３４の接続、３６の固着等が終了した
後に取り付けられる。
このような本発明においては、前記蓋３６を構成する部
材として、前記放熱体３Ｂと同一材料、すなわち本実施
例にあっては銅を用いる。
材として、前記放熱体３Ｂと同一材料、すなわち本実施
例にあっては銅を用いる。
このような構成によれば、前記放熱体３８を容器基体３
１に固着する際の熱処理あるいはその後の熱処理により
、当該放熱体が伸縮しても、蓋３６も同一方向に伸縮す
るために、容器基体３１へ加わる応力は相殺され、蚊容
器基体３１ヘクラックを生じない。
１に固着する際の熱処理あるいはその後の熱処理により
、当該放熱体が伸縮しても、蓋３６も同一方向に伸縮す
るために、容器基体３１へ加わる応力は相殺され、蚊容
器基体３１ヘクラックを生じない。
なお、前記蓋３６はそれ自体の体積が小さなため、該蓋
３６のセラミック枠体３５への固着の際に該セラミツク
枠体３５．容器基体３１へ加わる応力は小さく、クラッ
クを生じない。したがって蓋３６と放熱体３７の固着を
３００ Ｃ’Ｃ″Ｊ程の温程の温度で固着した後、放熱
体３８を２４０［’Ｃ）程の温度で固着する方法をとる
こともできる。
３６のセラミック枠体３５への固着の際に該セラミツク
枠体３５．容器基体３１へ加わる応力は小さく、クラッ
クを生じない。したがって蓋３６と放熱体３７の固着を
３００ Ｃ’Ｃ″Ｊ程の温程の温度で固着した後、放熱
体３８を２４０［’Ｃ）程の温度で固着する方法をとる
こともできる。
以上のように１本発明によればセラミック容器基体上に
固着された半導体素子を気密封止する蓋を構成する材料
として、前記容器基体の下面（半導体素子の固着される
面とは反対の面）Ｋ配設される放熱体と同一材料を用い
ることにより、前記放熱体の固着時あるいはその後の熱
処理においてもセラミック容器基体にクラックを生ぜず
、半導体装置の製造歩留り及び信頼性を高めることがで
きる。
固着された半導体素子を気密封止する蓋を構成する材料
として、前記容器基体の下面（半導体素子の固着される
面とは反対の面）Ｋ配設される放熱体と同一材料を用い
ることにより、前記放熱体の固着時あるいはその後の熱
処理においてもセラミック容器基体にクラックを生ぜず
、半導体装置の製造歩留り及び信頼性を高めることがで
きる。
なお前記蓋部材を構成する材料としては、放熱体を構成
する材料と同一でなくとも、ｌ’ｌぼ同等の熱膨張係数
を有するものであれば、適用することができる。例えば
放熱体を構成する材料として銅を用いる場合には蓋部材
を構成する材料として、アルミニウム、銀等を用いるこ
とができる。
する材料と同一でなくとも、ｌ’ｌぼ同等の熱膨張係数
を有するものであれば、適用することができる。例えば
放熱体を構成する材料として銅を用いる場合には蓋部材
を構成する材料として、アルミニウム、銀等を用いるこ
とができる。
第１図及び第２図は従来の半導体装置の構造を構造を示
す断面図である。 図において１１，３１・・・セラミック製容器基体１２
．３２・・・半導体素子 １５．３５・・・セラミック枠体 １６．３６・・・蓋（キャップ） ２１．３８・・・放熱体 である。 コゴａ
す断面図である。 図において１１，３１・・・セラミック製容器基体１２
．３２・・・半導体素子 １５．３５・・・セラミック枠体 １６．３６・・・蓋（キャップ） ２１．３８・・・放熱体 である。 コゴａ
Claims (1)
- 【特許請求の範囲】 絶縁物基体の一方の主面に搭載固着された半導体素子、
前記主面上において前記半導体素子を囲んで配設された
絶縁物枠体、前記絶縁物枠体に固着された蓋部材、前記
絶縁物基体の他方の主面に配設された放熱体及び前記半
導体素子から導出された外部接続端子を備えてなる半導
体装置において、前記蓋部材が前記放熱体と同等の熱膨
張係数を有する材料から構成され【なることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10777081A JPS5810840A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10777081A JPS5810840A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810840A true JPS5810840A (ja) | 1983-01-21 |
| JPS64812B2 JPS64812B2 (ja) | 1989-01-09 |
Family
ID=14467563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10777081A Granted JPS5810840A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810840A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059756A (ja) * | 1983-09-12 | 1985-04-06 | Ibiden Co Ltd | プラグインパッケ−ジとその製造方法 |
| JPS6095944A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS6095943A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPH03130960U (ja) * | 1990-04-17 | 1991-12-27 | ||
| US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
-
1981
- 1981-07-10 JP JP10777081A patent/JPS5810840A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059756A (ja) * | 1983-09-12 | 1985-04-06 | Ibiden Co Ltd | プラグインパッケ−ジとその製造方法 |
| JPH0558262B2 (ja) * | 1983-09-12 | 1993-08-26 | Ibiden Co Ltd | |
| JPS6095944A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS6095943A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPH0582060B2 (ja) * | 1983-10-31 | 1993-11-17 | Ibiden Co Ltd | |
| JPH03130960U (ja) * | 1990-04-17 | 1991-12-27 | ||
| US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS64812B2 (ja) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| KR20090056594A (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| JP2591499B2 (ja) | 半導体装置 | |
| JPS6128219B2 (ja) | ||
| JPS6146061B2 (ja) | ||
| US5317194A (en) | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink | |
| JPS5810840A (ja) | 半導体装置 | |
| JPS6221249A (ja) | 半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPS59117250A (ja) | 半導体装置 | |
| JPS639664B2 (ja) | ||
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH08222652A (ja) | 半導体装置及びその製造方法 | |
| JPH0241865Y2 (ja) | ||
| JP2580779B2 (ja) | 半導体装置 | |
| JP2570428B2 (ja) | 半導体装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JPH09331150A (ja) | 半導体装置 | |
| JPH03116859A (ja) | 混成集積回路装置 | |
| JPH0719167Y2 (ja) | 半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS5946051A (ja) | 絶縁型半導体装置 | |
| JPH06163731A (ja) | 半導体パッケージ | |
| JPS6120768Y2 (ja) |