JPH0558262B2 - - Google Patents
Info
- Publication number
- JPH0558262B2 JPH0558262B2 JP58168025A JP16802583A JPH0558262B2 JP H0558262 B2 JPH0558262 B2 JP H0558262B2 JP 58168025 A JP58168025 A JP 58168025A JP 16802583 A JP16802583 A JP 16802583A JP H0558262 B2 JPH0558262 B2 JP H0558262B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- hole
- plug
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 229910000679 solder Inorganic materials 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 238000007789 sealing Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 239000011889 copper foil Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 12
- 230000017525 heat dissipation Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 14
- 239000000919 ceramic Substances 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000005304 joining Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 241000587161 Gomphocarpus Species 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 150000003918 triazines Chemical class 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、有機系樹脂素材のプリント配線用基
板を用いて外部接続用の入出力ピンを配設した半
導体素子搭載用プラグインパツケージ（以下ピン
グリツトアレーともいう）とその製造方法に関す
る。
板を用いて外部接続用の入出力ピンを配設した半
導体素子搭載用プラグインパツケージ（以下ピン
グリツトアレーともいう）とその製造方法に関す
る。
従来、基板裏面に外部接続用の入出力ピンを配
設した半導体素子搭載用プラグインパツケージと
しては第１図の斜視図に示すようなセラミツクス
製基板のものがあり、アルミナ基板等の各種セラ
ミツクス焼結体から成る基板イの表面に、半導体
素子搭載部分ハを中心として略放射線状にプリン
ト配線回路の導体部分ロが形成され、該回路と導
通して外部接続用の入出力ピンニが基板の裏面に
格子の交点上に整列して配設されたものである。
設した半導体素子搭載用プラグインパツケージと
しては第１図の斜視図に示すようなセラミツクス
製基板のものがあり、アルミナ基板等の各種セラ
ミツクス焼結体から成る基板イの表面に、半導体
素子搭載部分ハを中心として略放射線状にプリン
ト配線回路の導体部分ロが形成され、該回路と導
通して外部接続用の入出力ピンニが基板の裏面に
格子の交点上に整列して配設されたものである。
しかしながら、セラミツクス製基板は一般に比
重が大きく全体の重量が重くなると共に耐衝撃性
が小さいため一定の板厚（２〜５mm位）のものが
用いられており、近年の電子部品の軽薄短小によ
る高密度化傾向に追従してゆくには不利であり、
しかも半導体素子を搭載した部分を保護するため
にセラミツクス製又は金属製の蓋をフリツト接合
又は半田接合して気密封止する頻雑さを伴い、さ
らにはプリント配線回路の導体部分を形成するに
当つては材料が制約されたり、外部接続用の入出
力ピンを装着するに当つては約800℃という比較
的高温の金属のロウ付けを行われなければならな
いなどの頻雑さがあり、またセラミツクス材料は
高価である欠点があつた。
重が大きく全体の重量が重くなると共に耐衝撃性
が小さいため一定の板厚（２〜５mm位）のものが
用いられており、近年の電子部品の軽薄短小によ
る高密度化傾向に追従してゆくには不利であり、
しかも半導体素子を搭載した部分を保護するため
にセラミツクス製又は金属製の蓋をフリツト接合
又は半田接合して気密封止する頻雑さを伴い、さ
らにはプリント配線回路の導体部分を形成するに
当つては材料が制約されたり、外部接続用の入出
力ピンを装着するに当つては約800℃という比較
的高温の金属のロウ付けを行われなければならな
いなどの頻雑さがあり、またセラミツクス材料は
高価である欠点があつた。
本発明は、かかる従来の問題点に鑑み、有機系
樹脂素材からなるプリント配線基板の特性を生か
し、かつ耐水性、放熱性に優れたプラグインパツ
ケージ及びその製造方法を提供しようとするもの
である。
樹脂素材からなるプリント配線基板の特性を生か
し、かつ耐水性、放熱性に優れたプラグインパツ
ケージ及びその製造方法を提供しようとするもの
である。
即ち、本発明は、有機系樹脂素材からなるプリ
ント配線基板と、該プリント配線基板の表面側に
設けた半導体素子搭載用の凹部と、プリント配線
基板を貫通するスルーホールと、該スルーホール
に接続されたプリント配線回路と、上記スルーホ
ールに挿入された外部接続用の入出力ピンとを有
し、 また、上記凹部及びスルーホールの内面には金
属被膜が形成され、更にプリント配線基板におけ
る裏面側にはプリント配線回路形成時にエツチン
グ処理により、導電回路に電気的影響を与えない
程度に全面に残存形成させた放熱用の残存金属層
を有し、 かつ上記凹部内には半導体素子が実装されてお
り、該半導体素子の周囲は封止樹脂により封止さ
れていることを特徴とするプラグインパツケージ
にある。
ント配線基板と、該プリント配線基板の表面側に
設けた半導体素子搭載用の凹部と、プリント配線
基板を貫通するスルーホールと、該スルーホール
に接続されたプリント配線回路と、上記スルーホ
ールに挿入された外部接続用の入出力ピンとを有
し、 また、上記凹部及びスルーホールの内面には金
属被膜が形成され、更にプリント配線基板におけ
る裏面側にはプリント配線回路形成時にエツチン
グ処理により、導電回路に電気的影響を与えない
程度に全面に残存形成させた放熱用の残存金属層
を有し、 かつ上記凹部内には半導体素子が実装されてお
り、該半導体素子の周囲は封止樹脂により封止さ
れていることを特徴とするプラグインパツケージ
にある。
また、上記プラグインパツケージを製造する方
法としては、有機系樹脂素材の画面に銅箔層を有
するプリント配線基板にスルーホールの穴を明け
る工程と、 該プリント配線基板の表面側の略中央部に半導
体素子搭載用の凹部を形成する工程と、 該プリント配線基板上にメツキによる金属被膜
の導体部分を形成すると共にこれと同時に上記ス
ルーホール及び凹部の内面にもメツキによる金属
被膜を形成するメツキ工程と、 エツチングによりプリント配線回路を形成する
と共にプリント配線基板の裏面側にエツチングに
より放熱用の残存金属層を、導電回路に電気的影
響を与えない程度に全面に残存形成させる工程
と、 前記スルーホールのランド部分周辺に半田ペー
ストを塗布する工程と、 前記スルーホールに外部接続用の入出力ピンを
挿入する工程と、 前記半田ペーストを加熱溶融して入出力ピンと
スルーホールの金属被膜とを接合する工程と、 前記凹部に半導体素子を実装する工程と、 半導体素子の周囲に封止樹脂を封止する工程と
から成ることを特徴とするプラグインパツケージ
の製造方法がある。
法としては、有機系樹脂素材の画面に銅箔層を有
するプリント配線基板にスルーホールの穴を明け
る工程と、 該プリント配線基板の表面側の略中央部に半導
体素子搭載用の凹部を形成する工程と、 該プリント配線基板上にメツキによる金属被膜
の導体部分を形成すると共にこれと同時に上記ス
ルーホール及び凹部の内面にもメツキによる金属
被膜を形成するメツキ工程と、 エツチングによりプリント配線回路を形成する
と共にプリント配線基板の裏面側にエツチングに
より放熱用の残存金属層を、導電回路に電気的影
響を与えない程度に全面に残存形成させる工程
と、 前記スルーホールのランド部分周辺に半田ペー
ストを塗布する工程と、 前記スルーホールに外部接続用の入出力ピンを
挿入する工程と、 前記半田ペーストを加熱溶融して入出力ピンと
スルーホールの金属被膜とを接合する工程と、 前記凹部に半導体素子を実装する工程と、 半導体素子の周囲に封止樹脂を封止する工程と
から成ることを特徴とするプラグインパツケージ
の製造方法がある。
以下、本発明のプラグインパツケージとその製
造方法について図面及び実施例に基づいて具体的
に説明する。
造方法について図面及び実施例に基づいて具体的
に説明する。
第２図は、本発明によるプラグインパツケージ
の斜視図であり、この図面において、１は有機系
樹脂素材のプリント配線用基板である。最も代表
的なものは、ガラス繊維強化エポキシ樹脂基板
（以下ガラエポ基板と略称する）、紙フエノール樹
脂基板、紙エポキシ樹脂基板などの他にポリイミ
ド樹脂基板又は変成トリアジン樹脂基板などであ
る。そしてこれらの基板の両面には予め銅箔等の
導電被膜が積層貼着されており、プリント配線回
路の導体部分又は基板裏面においては前記銅箔等
の導電被膜を残存させて半導体素子に蓄熱した熱
を放散する面が形成される。このように本発明に
よれば、0.1〜2.0mmの板厚の有機系樹脂素材のプ
リント配線用基板を用いるため、従来のセラミツ
クス製基板に比較して重量や板厚が1/3〜1/10位
に軽薄化することができ、近年の電子部品の高密
度化傾向に最適のプラグインパツケージを提供す
ることができる。また、有機系樹脂素材の基板
は、セラミツクス焼結体に比較して一般に弾性や
可撓性に富み、ヒートシヨツクや物理的衝撃に対
しては耐久性も優れている。
の斜視図であり、この図面において、１は有機系
樹脂素材のプリント配線用基板である。最も代表
的なものは、ガラス繊維強化エポキシ樹脂基板
（以下ガラエポ基板と略称する）、紙フエノール樹
脂基板、紙エポキシ樹脂基板などの他にポリイミ
ド樹脂基板又は変成トリアジン樹脂基板などであ
る。そしてこれらの基板の両面には予め銅箔等の
導電被膜が積層貼着されており、プリント配線回
路の導体部分又は基板裏面においては前記銅箔等
の導電被膜を残存させて半導体素子に蓄熱した熱
を放散する面が形成される。このように本発明に
よれば、0.1〜2.0mmの板厚の有機系樹脂素材のプ
リント配線用基板を用いるため、従来のセラミツ
クス製基板に比較して重量や板厚が1/3〜1/10位
に軽薄化することができ、近年の電子部品の高密
度化傾向に最適のプラグインパツケージを提供す
ることができる。また、有機系樹脂素材の基板
は、セラミツクス焼結体に比較して一般に弾性や
可撓性に富み、ヒートシヨツクや物理的衝撃に対
しては耐久性も優れている。
それゆえ、従来のプラツグインパツケージ用の
基板は、その取扱中に亀裂や破損を生じたり、基
板の軽薄化に制約があつたものが本発明によれば
著しく改善できる効果がある。次に、２はパター
ン配線回路の導体部分である。この導体部分は前
記プリント配線用基板の両面に積層貼着された銅
箔層がエツチング処理後に残存した部分であつ
て、必要に応じて各種の金属、例えばニツケルメ
ツキや金メツキによる金属皮膜が形成される。そ
して、パターン配線回路が半導体素子搭載部分を
中心として放射線状に形成されている場合には、
基板の外周面にスルホール又は外部接続用の入出
力ピンを挿入するための孔並びにランド部分が形
成される。３は半導体素子搭載用の凹部であり、
ザグリ加工又はルーター加工によつて簡易迅速に
形成され、この凹部の内面、すなわち底面や側壁
面などのほぼ全ての面に各種の金属、例えばニツ
ケルメツキや金メツキなどの金属皮膜が形成され
ることが有利である。このように凹部の内面に金
属皮膜を形成すれば、この凹部に搭載された半導
体素子に蓄積した熱の放射性が向上し、また、プ
リント基板を通じて浸入する外部からの水分を遮
断する利点がある。そして、前記金属皮膜の周辺
部にはソルダーレジストインクなどで絶縁皮膜が
形成され、基板表面のプリント配線回路の導体部
分と電気的に遮断される。４は外部接続用の入出
力ピンであり、該基板の外周などに、仮想上の格
子の交点に整列して配設される。この入力ピン
は、基板表面上に形成されたパターン配線回路の
末端部に設けられたスルホール又はピン立て専用
の孔に挿入され、該ピンの頭部が基板の表面又は
裏面に形成されたランド部分、すなわちスルホー
ルの周辺又はピン立て専用の孔の周辺に設けられ
た導体部分と導通する金属皮膜部分に半田又は半
田ペーストを介して接合される。半田によりピン
をランド部分に接合する場合には、主として基板
裏面に設けられたランドにピンの頭部を接合する
ことが連続作業上適しており、一方半田ペースに
よりピンをランド部分に接合する場合は、主とし
て基板表面に設けられたランド部分周辺に予め半
田ペースを印刷などの方法により塗布し加熱溶融
して接合することが有利である。
基板は、その取扱中に亀裂や破損を生じたり、基
板の軽薄化に制約があつたものが本発明によれば
著しく改善できる効果がある。次に、２はパター
ン配線回路の導体部分である。この導体部分は前
記プリント配線用基板の両面に積層貼着された銅
箔層がエツチング処理後に残存した部分であつ
て、必要に応じて各種の金属、例えばニツケルメ
ツキや金メツキによる金属皮膜が形成される。そ
して、パターン配線回路が半導体素子搭載部分を
中心として放射線状に形成されている場合には、
基板の外周面にスルホール又は外部接続用の入出
力ピンを挿入するための孔並びにランド部分が形
成される。３は半導体素子搭載用の凹部であり、
ザグリ加工又はルーター加工によつて簡易迅速に
形成され、この凹部の内面、すなわち底面や側壁
面などのほぼ全ての面に各種の金属、例えばニツ
ケルメツキや金メツキなどの金属皮膜が形成され
ることが有利である。このように凹部の内面に金
属皮膜を形成すれば、この凹部に搭載された半導
体素子に蓄積した熱の放射性が向上し、また、プ
リント基板を通じて浸入する外部からの水分を遮
断する利点がある。そして、前記金属皮膜の周辺
部にはソルダーレジストインクなどで絶縁皮膜が
形成され、基板表面のプリント配線回路の導体部
分と電気的に遮断される。４は外部接続用の入出
力ピンであり、該基板の外周などに、仮想上の格
子の交点に整列して配設される。この入力ピン
は、基板表面上に形成されたパターン配線回路の
末端部に設けられたスルホール又はピン立て専用
の孔に挿入され、該ピンの頭部が基板の表面又は
裏面に形成されたランド部分、すなわちスルホー
ルの周辺又はピン立て専用の孔の周辺に設けられ
た導体部分と導通する金属皮膜部分に半田又は半
田ペーストを介して接合される。半田によりピン
をランド部分に接合する場合には、主として基板
裏面に設けられたランドにピンの頭部を接合する
ことが連続作業上適しており、一方半田ペースに
よりピンをランド部分に接合する場合は、主とし
て基板表面に設けられたランド部分周辺に予め半
田ペースを印刷などの方法により塗布し加熱溶融
して接合することが有利である。
なお、ピンを半田又は半田ペーストで接合する
に当つては、第７図の断面に示すように、ピンと
基板の孔との間に一定の空隙部が形成されるよう
なピンを挿入しておくことにより、溶融半田が基
板の孔の中に多く侵入しピンを強固に回路と接合
でき有利である。
に当つては、第７図の断面に示すように、ピンと
基板の孔との間に一定の空隙部が形成されるよう
なピンを挿入しておくことにより、溶融半田が基
板の孔の中に多く侵入しピンを強固に回路と接合
でき有利である。
次に、第３図は本発明のプラグインパツケージ
の裏面側の平面であり、４は前記の通り外部接続
用の入出力ピンであつて、基板周辺に仮想上の格
子の交点に整列して配設される。５は該基板の裏
面の導電回路部、例えば導通用のランド部分以外
の他の部分に残存する該基板に予め積層貼着され
た銅箔層である。このように基板裏面に銅箔層を
残存させておく理由は、基板表面のほぼ中央部に
実装された半導体素子に蓄熱された熱を放散して
耐久性を向上して高信頼性を維持すると共に、基
板裏面より外気の湿度が浸透することを防止する
ためである。それゆえ、可能な限り前記銅箔部分
は広い面積であることが好ましいので、ランド部
分や入力ピンを接合した部分以外の他の部分に前
記銅箔層を残存させておくことが有利である。
の裏面側の平面であり、４は前記の通り外部接続
用の入出力ピンであつて、基板周辺に仮想上の格
子の交点に整列して配設される。５は該基板の裏
面の導電回路部、例えば導通用のランド部分以外
の他の部分に残存する該基板に予め積層貼着され
た銅箔層である。このように基板裏面に銅箔層を
残存させておく理由は、基板表面のほぼ中央部に
実装された半導体素子に蓄熱された熱を放散して
耐久性を向上して高信頼性を維持すると共に、基
板裏面より外気の湿度が浸透することを防止する
ためである。それゆえ、可能な限り前記銅箔部分
は広い面積であることが好ましいので、ランド部
分や入力ピンを接合した部分以外の他の部分に前
記銅箔層を残存させておくことが有利である。
第４図は、本発明のプラグインパツケージの半
導体素子搭載の一例を示す側面図である。この図
面において、１は前記の通り有機系樹脂素材のプ
リント配線用基板であり、４は外部接続用の入力
ピンであり、５は裏面側に残存した銅箔層であ
る。そして、６は半導体素子であり、基板のほぼ
中央部に設けられた凹部内にボンデイング用ワイ
ヤー８を介して基板表面上のプリント配線回路の
導体部分の一部に電気的接続される。なお、入出
力ピンは一般に金属製丸形棒状が用いられるが、
折曲ピン、ストレートピン、ネールヘツドピンな
どの各種形状のものが用いられる。７は封止用樹
脂であり、通常熱硬化性エポキシ樹脂などが用い
られる。８はワイヤーボンデイング用の接続線せ
あり、通常金やアルミニウムなどの金属の細線が
用いられる。
導体素子搭載の一例を示す側面図である。この図
面において、１は前記の通り有機系樹脂素材のプ
リント配線用基板であり、４は外部接続用の入力
ピンであり、５は裏面側に残存した銅箔層であ
る。そして、６は半導体素子であり、基板のほぼ
中央部に設けられた凹部内にボンデイング用ワイ
ヤー８を介して基板表面上のプリント配線回路の
導体部分の一部に電気的接続される。なお、入出
力ピンは一般に金属製丸形棒状が用いられるが、
折曲ピン、ストレートピン、ネールヘツドピンな
どの各種形状のものが用いられる。７は封止用樹
脂であり、通常熱硬化性エポキシ樹脂などが用い
られる。８はワイヤーボンデイング用の接続線せ
あり、通常金やアルミニウムなどの金属の細線が
用いられる。
第５図は、本発明のプラグインパツケージの半
導体素子搭載の他の例を示す斜視図である。また
第６図は前記第５図に対応する断面図である。こ
れらの図面において、１，２，４及び６は前記の
通り、１は有機系樹脂素材のプリント配線用基
板、２は導体部分、４は外部接続用の入出力ピ
ン、６は半導体素子、７は封止用樹脂層である。
そして、９は金属又は金属表面複合材料から成る
蓋であり、通常熱伝導性が良好で硬度の比較的大
きい金属又は金属表面複合板たとえばプリント配
線用基板のように表面に銅箔を有するプラスチツ
ク板のような平板又は扁平楕円弧状の金属の蓋で
あつて、半導体素子により発生する熱を放散し易
くすると共に、表面側より外気の湿度が浸透する
のを防止する効果があり、さらには外部の機械的
衝撃から搭載した半導体素子を保護する役割も果
す。また、１０は封止用樹脂の流出防止用の堰枠
であり材質は、プラスチツク、金属など、特に限
定はしない。このようにして、本発明のプラグイ
ンパツケージは、半導体素子が樹脂封脂を介して
好ましくは金属製蓋を設けておくことにより封止
効果を高め、吸湿防止と熱放散性を向上させ、従
来のプラスチツクパツケージに比べ著しく信頼性
を向上させるものである。
導体素子搭載の他の例を示す斜視図である。また
第６図は前記第５図に対応する断面図である。こ
れらの図面において、１，２，４及び６は前記の
通り、１は有機系樹脂素材のプリント配線用基
板、２は導体部分、４は外部接続用の入出力ピ
ン、６は半導体素子、７は封止用樹脂層である。
そして、９は金属又は金属表面複合材料から成る
蓋であり、通常熱伝導性が良好で硬度の比較的大
きい金属又は金属表面複合板たとえばプリント配
線用基板のように表面に銅箔を有するプラスチツ
ク板のような平板又は扁平楕円弧状の金属の蓋で
あつて、半導体素子により発生する熱を放散し易
くすると共に、表面側より外気の湿度が浸透する
のを防止する効果があり、さらには外部の機械的
衝撃から搭載した半導体素子を保護する役割も果
す。また、１０は封止用樹脂の流出防止用の堰枠
であり材質は、プラスチツク、金属など、特に限
定はしない。このようにして、本発明のプラグイ
ンパツケージは、半導体素子が樹脂封脂を介して
好ましくは金属製蓋を設けておくことにより封止
効果を高め、吸湿防止と熱放散性を向上させ、従
来のプラスチツクパツケージに比べ著しく信頼性
を向上させるものである。
第７図は、本発明のプラグインパツケージ用の
基板入力ピンを接合する状態の一例を示す断面図
である。このようにすれば、プリント配線用基板
１の導体部分に設けられたスルホール又はピン立
て専用孔にピンを挿入し、ピンと孔の側壁との間
のいずれかの部分に溶融半田１１が侵入して強固
にピンを接合することができる利点がある。な
お、本発明において使用する半田又は半田ペース
トは高融点半田を使用することが望ましい。その
理由は、本発明のプラグインパツケージをマザー
ボードに半田フローで電気的接続をする際に加熱
によりピンを接合した半田が溶融しないためであ
る。
基板入力ピンを接合する状態の一例を示す断面図
である。このようにすれば、プリント配線用基板
１の導体部分に設けられたスルホール又はピン立
て専用孔にピンを挿入し、ピンと孔の側壁との間
のいずれかの部分に溶融半田１１が侵入して強固
にピンを接合することができる利点がある。な
お、本発明において使用する半田又は半田ペース
トは高融点半田を使用することが望ましい。その
理由は、本発明のプラグインパツケージをマザー
ボードに半田フローで電気的接続をする際に加熱
によりピンを接合した半田が溶融しないためであ
る。
以下、本発明のプラグインパツケージの製造方
法の実施例について説明する。
法の実施例について説明する。
実施例
厚さ0.54mmのガラスエポキシ両面銅張り積層板
にドリリングマシーンで穴明けを行い、又半導体
搭載部分をザグリ加工により凹部を形成し常法に
て銅スルホールメツキを施した後該基板の表面に
感光性樹脂被膜を貼着し半導体素子搭載用の凹部
を含むネガテイブパターンを形成し、異金属の半
田メツキを回路パターンに施した。その後溶剤に
より感光性樹脂被膜を取り除き半田をエツチング
レジストとして、アンモニア系アルカリエツチヤ
ントを用いてエツチングすることにより所望の回
路パターンを形成した。この時裏面側の銅箔は導
電回路に電気的影響を与えない程度に全面に銅箔
を残存させ又凹部は銅メツキを施した状態とし
た。次にボンデイングパツド並びにスルホール周
囲のランド以外の基板の表面をシルクスクリーン
印刷でソルダーレジストを施した。凹部の周囲に
もソルダーレジストを施しボンデイングワイヤー
と完全に絶縁化した。その後露出した金属部分に
ニツケルメツキ、さらに金メツキを施し金型を用
いて所定の大きさに切断した。第８図に示すよう
に出き上がつた基板の上表面のスルホール周辺の
ランドにシルクスクリーン印刷を用い半田ペース
トを印刷した。第８図において１１はソルダーレ
ジスト、１２はスルホールメツキ、１３は裏面側
の残存銅箔、１４は半田ペーストである。使用し
た半田ペースト中の半田は、スズ５％、鉛95％の
組成であり半田の融点は300℃以上の高融点半田
である。さらに第９図に示すような鉄ニツケル合
金からなる段付き１５の丸ピンを基板のスルホー
ルに挿入した。このピン径はスルホール径より
0.1mm程小さく、スルホールとピンとの間には空
隙部が形成されるようにした。次に第１０図に示
すように350℃に加熱されたブロツク状のヒータ
ー部を基板上面に押し当て半田ペーストを溶融さ
せた後ブロツクヒーターを基板から取りはずし
た。第１０図において１６はブロツク状のヒータ
ー部である。この溶融半田は、先に述べたスルホ
ールとピンの空隙部を埋めさらに裏面のランドと
ピンの段の空隙部も埋め、冷却することにより、
ランドスルホールとピンは完全に一体化し、基板
へのピンの保持力は、著しく大きくなる。この後
半田ペースト中のフラツクス等の不純物を除去す
るために１−1′−ノトリクロルエタン中で超音波
洗浄を行つた。以上の工程でプリント配線用基板
を用いたプラグインパツケージ用の基板を作成し
た。この基板の上表面に封止樹脂流出用の堰枠を
接着層を介して付設した。使用した堰枠は、ガラ
スエポキシ積層板を金型にて打ち抜いたものであ
り接着層はエポキシ樹脂を用いた。次にLSIを凹
部に接着材を介してダイボンデイングし25μmの
金線を用いてワイヤーボンデイングした。さらに
LSIを保護するためにSiO2の粉末を含んだ液状の
エポキシ樹脂を前記堰枠内に流し込みLSI及びボ
ンデイングワイヤーを封止した。このエポキシ樹
脂が硬化する前にエポキシ樹脂全体を被覆するよ
うに板蓋を搭載した。この板蓋はガラスエポキシ
片面銅張り積層板を金型で打ち抜いたものであ
り、銅箔部分を上表面としガラスエポキシ面は封
止樹脂の表面と一体化させるようにした。ガラス
エポキシ片面銅張り積層板を用いた理由は、ガラ
スエポキシ層は封止用エポキシ樹脂と非常に接着
性が良好であり、又表面の銅箔層はLSIから発す
る熱を効率よく放散し、かつ外部の水が封止樹脂
内部へ侵入するのを防止する効果が著しいからで
ある。次にこの基板を150℃オーブン中で12時間
加熱し、封止樹脂を硬化させた。以上の工程を経
てプリント配線用基板からなるプラグインパツケ
ージを作り重量を測定した結果、セラミツクスパ
ツケージに比べ半分以下の重量と非常に軽く又耐
衝撃性も著しく向上していた。又本発明のプラグ
インパツケージを高温高湿の蒸気雰囲気中に放置
し耐湿性を求めた結果通常のプラスチツクパツケ
ージに比べ50％以上の耐湿性能が向上していた。
次にLSIから発する熱の放散状態を測定した結
果、通常のプラスチツクパツケージに比べ２倍以
上の熱放散効果が得られた。
にドリリングマシーンで穴明けを行い、又半導体
搭載部分をザグリ加工により凹部を形成し常法に
て銅スルホールメツキを施した後該基板の表面に
感光性樹脂被膜を貼着し半導体素子搭載用の凹部
を含むネガテイブパターンを形成し、異金属の半
田メツキを回路パターンに施した。その後溶剤に
より感光性樹脂被膜を取り除き半田をエツチング
レジストとして、アンモニア系アルカリエツチヤ
ントを用いてエツチングすることにより所望の回
路パターンを形成した。この時裏面側の銅箔は導
電回路に電気的影響を与えない程度に全面に銅箔
を残存させ又凹部は銅メツキを施した状態とし
た。次にボンデイングパツド並びにスルホール周
囲のランド以外の基板の表面をシルクスクリーン
印刷でソルダーレジストを施した。凹部の周囲に
もソルダーレジストを施しボンデイングワイヤー
と完全に絶縁化した。その後露出した金属部分に
ニツケルメツキ、さらに金メツキを施し金型を用
いて所定の大きさに切断した。第８図に示すよう
に出き上がつた基板の上表面のスルホール周辺の
ランドにシルクスクリーン印刷を用い半田ペース
トを印刷した。第８図において１１はソルダーレ
ジスト、１２はスルホールメツキ、１３は裏面側
の残存銅箔、１４は半田ペーストである。使用し
た半田ペースト中の半田は、スズ５％、鉛95％の
組成であり半田の融点は300℃以上の高融点半田
である。さらに第９図に示すような鉄ニツケル合
金からなる段付き１５の丸ピンを基板のスルホー
ルに挿入した。このピン径はスルホール径より
0.1mm程小さく、スルホールとピンとの間には空
隙部が形成されるようにした。次に第１０図に示
すように350℃に加熱されたブロツク状のヒータ
ー部を基板上面に押し当て半田ペーストを溶融さ
せた後ブロツクヒーターを基板から取りはずし
た。第１０図において１６はブロツク状のヒータ
ー部である。この溶融半田は、先に述べたスルホ
ールとピンの空隙部を埋めさらに裏面のランドと
ピンの段の空隙部も埋め、冷却することにより、
ランドスルホールとピンは完全に一体化し、基板
へのピンの保持力は、著しく大きくなる。この後
半田ペースト中のフラツクス等の不純物を除去す
るために１−1′−ノトリクロルエタン中で超音波
洗浄を行つた。以上の工程でプリント配線用基板
を用いたプラグインパツケージ用の基板を作成し
た。この基板の上表面に封止樹脂流出用の堰枠を
接着層を介して付設した。使用した堰枠は、ガラ
スエポキシ積層板を金型にて打ち抜いたものであ
り接着層はエポキシ樹脂を用いた。次にLSIを凹
部に接着材を介してダイボンデイングし25μmの
金線を用いてワイヤーボンデイングした。さらに
LSIを保護するためにSiO2の粉末を含んだ液状の
エポキシ樹脂を前記堰枠内に流し込みLSI及びボ
ンデイングワイヤーを封止した。このエポキシ樹
脂が硬化する前にエポキシ樹脂全体を被覆するよ
うに板蓋を搭載した。この板蓋はガラスエポキシ
片面銅張り積層板を金型で打ち抜いたものであ
り、銅箔部分を上表面としガラスエポキシ面は封
止樹脂の表面と一体化させるようにした。ガラス
エポキシ片面銅張り積層板を用いた理由は、ガラ
スエポキシ層は封止用エポキシ樹脂と非常に接着
性が良好であり、又表面の銅箔層はLSIから発す
る熱を効率よく放散し、かつ外部の水が封止樹脂
内部へ侵入するのを防止する効果が著しいからで
ある。次にこの基板を150℃オーブン中で12時間
加熱し、封止樹脂を硬化させた。以上の工程を経
てプリント配線用基板からなるプラグインパツケ
ージを作り重量を測定した結果、セラミツクスパ
ツケージに比べ半分以下の重量と非常に軽く又耐
衝撃性も著しく向上していた。又本発明のプラグ
インパツケージを高温高湿の蒸気雰囲気中に放置
し耐湿性を求めた結果通常のプラスチツクパツケ
ージに比べ50％以上の耐湿性能が向上していた。
次にLSIから発する熱の放散状態を測定した結
果、通常のプラスチツクパツケージに比べ２倍以
上の熱放散効果が得られた。
以上より知られるごとく、本発明のプラグイン
パツケージにおいては、まず半導体素子を搭載す
る凹部内に、金属被膜を形成してある。そのた
め、半導体素子より発熱される熱は、まず該凹部
の金属被膜に効率良く伝達される。
パツケージにおいては、まず半導体素子を搭載す
る凹部内に、金属被膜を形成してある。そのた
め、半導体素子より発熱される熱は、まず該凹部
の金属被膜に効率良く伝達される。
そして、また、プリント配線基板の裏面側に
は、放熱用の残存金属層が形成されている。その
ため、上記の熱は凹部の金属被膜より、上記放熱
用の残存金属層にも効率良く伝達され、入出力ピ
ンを通じて放熱される。
は、放熱用の残存金属層が形成されている。その
ため、上記の熱は凹部の金属被膜より、上記放熱
用の残存金属層にも効率良く伝達され、入出力ピ
ンを通じて放熱される。
更に、スルーホールの内部にも金属被膜が形成
してあるため、上記熱は凹部の金属被膜よりスル
ーホールへも効率良く伝達され、入出力ピンを通
じて放熱される。
してあるため、上記熱は凹部の金属被膜よりスル
ーホールへも効率良く伝達され、入出力ピンを通
じて放熱される。
また、上記のごとくスルーホールの内面は金属
被膜で被覆され、またプリント配線基板の裏面側
には上記放熱用の残存金属層が形成されている。
そして、これらは金属であるため、プリント配線
基板の内部への湿気浸入を防止する。
被膜で被覆され、またプリント配線基板の裏面側
には上記放熱用の残存金属層が形成されている。
そして、これらは金属であるため、プリント配線
基板の内部への湿気浸入を防止する。
また、半導体素子を搭載した凹部の内面も、金
属被膜により被覆されている。そのため、プリン
ト配線基板の内部へ水分が浸入することがなく、
また若干の水分浸入があつたとしても、上記凹部
の金属被膜によつて、半導体素子への湿気浸入が
完全に阻止される。
属被膜により被覆されている。そのため、プリン
ト配線基板の内部へ水分が浸入することがなく、
また若干の水分浸入があつたとしても、上記凹部
の金属被膜によつて、半導体素子への湿気浸入が
完全に阻止される。
したがつて、本発明によれば、放熱性、耐水性
に優れたプラグインパツケージを提供することが
できる。
に優れたプラグインパツケージを提供することが
できる。
第１図は従来のセラミツクス製のプラグインパ
ツケージの斜視図、第２図は本発明の有機系樹脂
製プラグインパツケージ用基板の斜視図、第３図
は本発明のプラグインパツケージの裏面側平面
図、第４図は本発明のプラグインパツケージの側
面断面図、第５図は本発明のプラグインパツケー
ジの斜視図、第６図は本発明のプラグインパツケ
ージの側面断面図、第７図は本発明のプラグイン
パツケージ用基板のピン部分の拡大断面図、第８
図は本発明のプラグインパツケージの中間製品の
断面図、第９図はピンの一例の断面図、第１０図
はプラグインパツケージの半田付け状態を示す断
面図である。
ツケージの斜視図、第２図は本発明の有機系樹脂
製プラグインパツケージ用基板の斜視図、第３図
は本発明のプラグインパツケージの裏面側平面
図、第４図は本発明のプラグインパツケージの側
面断面図、第５図は本発明のプラグインパツケー
ジの斜視図、第６図は本発明のプラグインパツケ
ージの側面断面図、第７図は本発明のプラグイン
パツケージ用基板のピン部分の拡大断面図、第８
図は本発明のプラグインパツケージの中間製品の
断面図、第９図はピンの一例の断面図、第１０図
はプラグインパツケージの半田付け状態を示す断
面図である。
Claims (1)
- 【特許請求の範囲】 １ 有機系樹脂素材からなるプリント配線基板
と、該プリント配線基板の表面側に設けた半導体
素子搭載用の凹部と、プリント配線基板を貫通す
るスルーホールと、該スルーホールに接続された
プリント配線回路と、上記スルーホールに挿入さ
れた外部接続用の入出力ピンとを有し、 また、上記凹部及びスルーホールの内面には金
属被膜が形成され、更にプリント配線基板におけ
る裏面側にはプリント配線回路形成時にエツチン
グ処理により、導電回路に電気的影響を与えない
程度に全面に残存形成させた放熱用の残存金属層
を有し、 かつ上記凹部内には半導体素子が実装されてお
り、該半導体素子の周囲は封止樹脂により封止さ
れていることを特徴とするプラグインパツケー
ジ。 ２ 特許請求の範囲第１項において、上記凹部は
プリント配線基板の略中心部に配置され、上記プ
リント配線回路は上記凹部を中心にして放射線状
に配設されていることを特徴とするプラグインパ
ツケージ。 ３ 特許請求の範囲第１項又は第２項において、
封止樹脂は、その上部が金属又は金属表面複合材
から成る蓋で被覆されていることを特徴とするプ
ラグインパツケージ。 ４ 特許請求の範囲第１項、第２項又は第３項に
おいて、プリント配線基板の上面には、封止樹脂
の流出防止用の堰枠が付設されていることを特徴
とするプラグインパツケージ。 ５ 特許請求の範囲第１項〜第３項又は第４項に
おいて、入出力ピンは、プリント配線基板の表面
又は裏面に形成されたランド部分及びスルーホー
ルの少なくとも一方に半田又は半田ペーストで溶
融接合されていることを特徴とするプラグインパ
ツケージ。 ６ 有機系樹脂素材の両面に銅箔層を有するプリ
ント配線基板にスルーホールの穴を明ける工程
と、 該プリント配線基板の表面側に略中央部に半導
体素子搭載用の凹部を形成する工程と、 該プリント配線基板上にメツキによる金属被膜
の導体部分を形成すると共にこれと同時に上記ス
ルーホール及び凹部の内面にもメツキによる金属
被膜を形成するメツキ工程と、 エツチングによりプリント配線回路を形成する
と共にプリント配線基板の裏面側にエツチングに
より放熱用の残存金属層を、導電回路に電気的影
響を与えない程度に全面に残存形成させる工程
と、 前記スルーホールのランド部分周辺に半田ペー
ストを塗布する工程と、 前記スルーホールに外部接続用の入出力ピンを
挿入する工程と、 前記半田ペーストを加熱溶融して入出力ピンと
スルーホールの金属被膜とを接合する工程と、 前記凹部に半導体素子を実装する工程と、 半導体素子の周囲に封止樹脂を封止する工程と
から成ることを特徴とするプラグインパツケージ
の製造方法。 ７ 特許請求の範囲第６項において、封止樹脂を
封止した後、その上に金属又は金属表面複合材か
ら成る蓋を被覆する工程を有することを特徴とす
るプラグインパツケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168025A JPS6059756A (ja) | 1983-09-12 | 1983-09-12 | プラグインパッケ−ジとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168025A JPS6059756A (ja) | 1983-09-12 | 1983-09-12 | プラグインパッケ−ジとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059756A JPS6059756A (ja) | 1985-04-06 |
| JPH0558262B2 true JPH0558262B2 (ja) | 1993-08-26 |
Family
ID=15860416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168025A Granted JPS6059756A (ja) | 1983-09-12 | 1983-09-12 | プラグインパッケ−ジとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059756A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313366A (en) * | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4923624A (ja) * | 1972-06-22 | 1974-03-02 | ||
| JPS4957372A (ja) * | 1972-10-04 | 1974-06-04 | ||
| JPS5517472U (ja) * | 1978-07-20 | 1980-02-04 | ||
| JPS55103751A (en) * | 1979-01-31 | 1980-08-08 | Nec Corp | Semiconductor device |
| JPS5631872U (ja) * | 1979-08-17 | 1981-03-28 | ||
| JPS56103491A (en) * | 1980-01-23 | 1981-08-18 | Hitachi Ltd | Semiconductor device |
| JPS5810840A (ja) * | 1981-07-10 | 1983-01-21 | Fujitsu Ltd | 半導体装置 |
| JPS5810848A (ja) * | 1981-07-14 | 1983-01-21 | Toshiba Corp | 混成集積回路用リ−ドピン |
| JPS58159355A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5489273U (ja) * | 1977-12-08 | 1979-06-23 | ||
| JPH0134351Y2 (ja) * | 1980-11-14 | 1989-10-19 |
-
1983
- 1983-09-12 JP JP58168025A patent/JPS6059756A/ja active Granted
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4923624A (ja) * | 1972-06-22 | 1974-03-02 | ||
| JPS4957372A (ja) * | 1972-10-04 | 1974-06-04 | ||
| JPS5517472U (ja) * | 1978-07-20 | 1980-02-04 | ||
| JPS55103751A (en) * | 1979-01-31 | 1980-08-08 | Nec Corp | Semiconductor device |
| JPS5631872U (ja) * | 1979-08-17 | 1981-03-28 | ||
| JPS56103491A (en) * | 1980-01-23 | 1981-08-18 | Hitachi Ltd | Semiconductor device |
| JPS5810840A (ja) * | 1981-07-10 | 1983-01-21 | Fujitsu Ltd | 半導体装置 |
| JPS5810848A (ja) * | 1981-07-14 | 1983-01-21 | Toshiba Corp | 混成集積回路用リ−ドピン |
| JPS58159355A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6059756A (ja) | 1985-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541491B2 (ja) | 電子部品 | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP6027001B2 (ja) | 放熱回路基板 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JPH0558262B2 (ja) | ||
| JPH0582060B2 (ja) | ||
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JPH0358552B2 (ja) | ||
| JP3684517B2 (ja) | 半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPS6095943A (ja) | プラグインパツケ−ジとその製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JP3382516B2 (ja) | 半導体パッケージ | |
| JP3281864B2 (ja) | 混成集積回路装置の製造方法 | |
| JP3733181B2 (ja) | 半導体搭載用基板及びその製造方法 | |
| JPS60111489A (ja) | 電子部品塔載用基板およびその製造方法 | |
| JPH06104375A (ja) | 半導体集積回路装置 | |
| JPH0897329A (ja) | 電子部品搭載装置 | |
| JPH0358551B2 (ja) | ||
| JP2003282771A (ja) | 放熱板付き配線基板 | |
| JP3378680B2 (ja) | 半導体パッケージ | |
| JPH0823049A (ja) | 半導体パッケージ | |
| JP2000138316A (ja) | 半導体装置及びその製造方法 |