JPS58159355A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58159355A
JPS58159355A JP4217982A JP4217982A JPS58159355A JP S58159355 A JPS58159355 A JP S58159355A JP 4217982 A JP4217982 A JP 4217982A JP 4217982 A JP4217982 A JP 4217982A JP S58159355 A JPS58159355 A JP S58159355A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
adhered
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4217982A
Other languages
English (en)
Other versions
JPH041501B2 (ja
Inventor
Eiji Hagimoto
萩本　英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP4217982A priority Critical patent/JPS58159355A/ja
Publication of JPS58159355A publication Critical patent/JPS58159355A/ja
Publication of JPH041501B2 publication Critical patent/JPH041501B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 革尭稠は半導体装置の製造方法にかかｐｌとくに絶縁基
体上に導電性のパターンｔａけた基ｌｋＫ半導半導子管
搭載し組立てる方法に関する。
従来、半導体装置用パッケージＩ／ｃは、あらかじめ外
Ｓ回路との電気的結合全針る几め外部リードｔあらかじ
め設けておくことが便宜とされていた。
それら、外ｓ１ノードの諸寸法はデ晶アルインライン形
式（以下、Ｌ）ＩＦ形式と称す。】で代表される様ＷＣ
２，５４ｗｒノピッチで、例えば１５．２４ｍ（６００
ミル）の側管なす様規格化され、互換性、汎用性を確保
している。
しかし、近年電子機轟の小型化、軽量化、薄形化の請求
が高まり、その機器に使用される回路部品１例えば抵抗
、：ｆンデンサー、トランジスター等の部品においてに
、外部リード管有さぬ小製のリードレスタイプのチｙ７
ｉｉ［１品が多用されるようになりてきている。半導体
集積回路部品においても同様であり、小汲のリードレス
タイプのいわゆるチップキャリアーが使われる様になり
てきている。これは、プリント基板への実装形ｌｌｌ１
ｔ−同じにすることによりそれらのり一ドレス！イブの
チップ部品を溶融早出を用いて簡単に実装できるからで
ある。したがって、実輌工数の低減に大きく貢献するこ
とができ、籍に外部リード￥ｒｉｌｌ、ない。
薄形化ｔｌ！求される０時計、卓上電子計算器等の分野
では、大規模に採用されている。
これらの分野では、半導体装置用パッケージとして、絶
縁基体そのものがその構成部品として用いられ、いわゆ
るチップオンボードと称される半導体装置を構成する０
チｙ１オンボ一ド形式では。
その用途が明確かつ限定されており、リードレスタイプ
でも十分使用に耐えるのであるが、これｔそのまま一般
の半導体装置用の形式とは採用し―い。なぜなら、生塩
化。薄形化の為に汎用性、互換性を犠牲にしたからであ
る。前記Ｌ）ＩＰ形式の如く、規格化された外５ＩＪ−
ドを有する半導体装置の有用性はその需要量から無視で
きないのである０ 本発明は前記リードレスタイプの牛導体装置の利点を活
かしつつ、かつ、それが汎用性、互換性をも持たしめる
半導体ｉｉ筺の製造方法を提供するものである。
本発明の費旨は、リードレスタイプの外部接続趨子を従
来の規格化された諸寸法で作りておき。
組立てた後、外部リードを取付けて半導体装置とするこ
とにある。この様にすることにより、リードレスタイプ
の半導体装置組立の容易往管維持し、かつ汎用往管確保
し得る。以下１本発＠＃を実施例を用いて評細に説明す
る。
講１図乃至］＠３図は本発明の実施例に係る製造方法に
よりて製造された牛導体装ａｔｔ示す断面図でるる０ カラス繊維を含有するエポキシ樹脂基板等會絶緘羞体と
する場合の製造方法について説明する。
絶縁基体１には、紙７ｓノール、ｌｊラスエポ中７、カ
ラスボー１イミド、カラストリ了ジン等の合成樹脂積層
板管用いる。かかる１体の表裏（１１Ｋｃｕｍｔ接層し
、／ｙｒｌｌ’の孔加工、活性此処１１Ｕｕメｙ４’の
工８ｉｔ順次経て、盛装に応じてスルーホールメツ中を
施した後、フォトΦエツチングなどの公知の＋段により
て不簀部分（２ｘＵｕｌｉｉｉｉ１分會除去する。
また、必簀部分にはそのｔＩｔＡｕメジ中を施してもよ
い。この＊Ｋして導電パターン２が形成される。
これら社通常１個１個の個片にする仁となく、多連とし
ておく仁とが、後の組立工ｍにおける４！扱上有利であ
ｐ、量産性を向上させる０次に半導体素子３を熱硬化性
の導電性ペースト、例えに銀ペースト管スクリーン印刷
法や、ディスペンサーにようて塗布し次層４の上に搭載
する。しかる後に基体を加熱すればペースト線硬化し半
導体菓子が固層されることになる０尋電性ペーストのは
か、絶縁基体儒表−が金属化されていれば８ｕ　−Ｐｂ
系。
Ａｕ−８１，Ａｕ−８ｕ等の低融点ロー材管用いること
もできる。この点は、従来の早番体ｉｉ筺のマウント法
と同様である。
次に、半導体素子３と絶縁１体上の導電パターン２とを
電気的Ｋ１１）続する０本実施例ではワイヤーボンデン
グ法Ｖｔ１ＰＩｌ示した。ワイヤーとしてねｌｕ。
ＡＩの樵１ＩＩＩｆ−問わない。
次に、１１脂枠５會＊＊Ｌ、そＯ内髄呼ヤビテ４部に、
熱憾化性１１脂６を充填せしめる０この偶脂枠になくて
もよく、熱倣慢と性１１ｋが必景以上に流れ出るＱ）を
防止できれば足９る。熱硬化性樹脂としてはシリコン系
、エポキシ系のものが耐湿性、耐熱性の点ですぐれてい
る。樹脂材料が熱硬化すれば半導体装置として一定の形
１Ｉｔ７有しており、こｑ）ままでも製品とし得る。以
上の工程は、１！５図に示す７レーム１３を介して連結
させておき。
連として処理することができ、これに従来の樹脂刺止製
牛導体装置の製造法に類似し、同様の組立法ｔｊＩ用し
得るので０組立工数はかなり低くすることができ、かつ
大童生童に適している。
連として処理してあれば、これを個々の部品として細片
とする工程全付加するのみでリードレスタイプの半導体
装置の製品とすることができる０次に、絶縁基体上に設
けた外部壁Ｒ端子部分に外部１ノードとして、コバール
やｒ＠−Ｎｉ合金ＫＡｕメツ中、　Ｓｕメッキｔｉｌｌ
たもの８ｔ−低融点ロー材７で接着する。　Ｎ１図乃至
属３図の実施例においては、絶縁基体に貫通孔を設けて
、外ｂリード８を挿入した場合を例示している０×通孔
ｔ−設けず、４亀性のパターン上に低融点ロー材を介し
て接続・してよいことは勿論である。
この外部リードの取付工程は、−片ごとに処理してもよ
いが、連として処理する方が便宜である。
半導体装置としての１気的特性検査においても連として
処理することが可能で、より量産性を高らしめるからで
ある。この様に本発明に係る牛４体装置の製造方法にお
いてはフレーム１３によって連を構成した部材管取扱う
場合、最も効果のあるものである。
即ち、あらかじめ外部リード會絶縁晶体ＫＪ＆付けてお
けば、連としての処理が複雑になｐすぎ大雪生産時υ工
数低減が図れないのである。この点。
４２合金等の金属導体管基体とするｌ１ｊｉｋ刺止型牛
導体Ｗ＆直が樹脂封止後、外部リードとなるべき金属導
体を残して、折曲けるなどの加工を施すことができるの
と大きく相違する。これに基体が絶縁材料から構成され
ておＬ　４１１１俸が外力に耐えられる根の機械的ｇＩ
ｉＩＩＩＬ【有していない為である。箇にフレーム１３
１Ｎしているところから外部り一ドの導出は絶縁り体の
ｌｉＩ圓からではなく、実施例において例示した如く、
Ｐ、縁基悴に対しほぼ直角方向に導出することが有オＵ
である。外部Ｉノードの自動挿入機が利用できるからで
ある。
次に絶縁基体１′としてセラ（％ｖクスを導電パターン
２としてＷ、　ＭＬ）−Ｍｎ等の高融点金属層管用いた
場合について説明する。これは実施例における蘂３図に
おいて図示するもので所定のメタライズパターンケスク
リーン印刷したグリーンシートを熱と圧力管利用して傾
斜部を有する如く、キャビテ４９￥ｒｅけて焼成するロ
メタライズパターンの所定のｍ所には必要に応じ、Ｎｉ
メｙ中、Ａｕメ１中會施す。この様にしてつくられ九基
板に１通常の半導体装置と網様マウント、ボンデングし
、封止する。＊施１ＰＩＩＶｃおいてに、グレーズした
セラｉシクリシドｌＯ管用いている。これで気密封止型
の半導体装置が充放するが、これにも封止後外部リード
？取付ける工ｙＩ！Ａｔ付加する０この橡な工ｍＷよれ
はマウントボンデング封止の各作業工Ｓにおける基板の
ＩｉＲ扱いが容易で菫璽性管確保することができるのみ
ならず、外部１Ｊ−ドを一定の規格に基づいて並べれば
、いわゆる通常のフラグインタイブの半導体装置となり
、気Ｗ！封止屋故、１％（Ｉ軸であるにもかかわらず、
非常に安価な製造コストとなる。市場競争力において優
位な地位ケ持つ仁とができることになる。
Ｗ４４図は本発明ｅ’ｃ４ｊｔＳる別の実施例で、封止
用の樹脂６で半導体素子３及びワイヤーを保賎した彼。
外部リード８を取付け７２：後、さらに別の樹ｊ１１１
１憂もって全体を成形する工程により作られ九半導体装
Ｗを示す０この封止には、キヤステングのみならずトラ
ンスファ成形も利用でき心０仁の様な構造にすれは半導
体＊ｔｉｉとしての耐湿性を向上させることができる。
樹脂層６は必ずしも必要ではなく、省略することが可能
である。即ち、基［１に半導体袈直ｊ會マウントボンデ
ングした彼に、外部リード管取付けることでもよいので
あるｏｉｌ造が藺単になるのみならず通常の１１脂封止
皺牛４体鉄直で使用されるトランス７゛ア成形によりて
さらに瀘麺性ｔ＋Ｉ＆めることができる。
【図面の簡単な説明】
あ１因に１本発明に係る製造方法によって製造された。 ７エイスアツ１タイプの半導体装置の断面図である。外
部リードは１）ＩＦ形式でも格子状の１ラグ１ンタ１プ
でありてもよい。萬２図は本発明の実施例［係る製造方
法によりて製造された）ｚ１スダウンタイプの半導体装
置の断面図である。外部リードの規格については８１１
図と同様である。 第３図は本発明に係る製造方法によりて製造されたセラ
ミックスを絶縁基体とする半導体ｉ！箇のａｌＴｍ図で
ある。 ！１４４図に本発明に係る製造方法によりて製造された
トランスファ成形された半導体装置の断面図である。 ＃！５図はフレームによりて遅となっていることを示す
斜視図でめる０ ここに１．１’・・・絶縁基体、２．２’・・・４電／
＜　ターン、３・・・半導体素子、４・・！９ント材、
ト・・樹脂枠、６・・・樹脂材料、７・・・外部Ｉｊ−
ドＭｉ！続用ロー材。 ８・・力部リード、９・・・キャビティ部、１０・・・
気密封止用ＩＪ　ｙド、１１・・・成形用樹脂材料、１
２・・金輌板、１３・・・フレームである。 第２図 第３図 第４図 第５図

Claims (2)

    【特許請求の範囲】
  1. （１）　　電気導体配ＩｉＩを有する電気絶縁基体を用
    い几牛導体装置の胸造方法において、少なくとも牛導体
    素子ｆ−ｔウント、ボンデングする工程の後に外部リー
    ド管該絶縁基板の孔部に蝦付ける工ｍ￥ｒ含むことｔ特
    徴とする半導体装置の製造方法０
  2. （２）　　電気導体配ｓｅｗする電気絶縁基体がフレー
    ム會介して連結されて連なっていることを特徴とする轡
    ｌＦＦ請求の範囲属（１）項記載の半導体装置の製造方
    法。
JP4217982A 1982-03-17 1982-03-17 半導体装置の製造方法 Granted JPS58159355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4217982A JPS58159355A (ja) 1982-03-17 1982-03-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4217982A JPS58159355A (ja) 1982-03-17 1982-03-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58159355A true JPS58159355A (ja) 1983-09-21
JPH041501B2 JPH041501B2 (ja) 1992-01-13

Family

ID=12628757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4217982A Granted JPS58159355A (ja) 1982-03-17 1982-03-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58159355A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038842A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd ピングリッドアレイ型半導体パッケージ
JPS6059756A (ja) * 1983-09-12 1985-04-06 Ibiden Co Ltd プラグインパッケ−ジとその製造方法
JPS6095943A (ja) * 1983-10-31 1985-05-29 Ibiden Co Ltd プラグインパツケ−ジとその製造方法
JPS6095944A (ja) * 1983-10-31 1985-05-29 Ibiden Co Ltd プラグインパツケ−ジとその製造方法
JPS60101998A (ja) * 1983-11-07 1985-06-06 イビデン株式会社 プラグインパツケ−ジとその製造方法
JPS60241244A (ja) * 1984-05-16 1985-11-30 Hitachi Micro Comput Eng Ltd ピングリッドアレイ型半導体装置の製造方法
JPS6194359U (ja) * 1984-11-27 1986-06-18
JPS61154152A (ja) * 1984-12-21 1986-07-12 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 電子装置用ハウジング
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
JPS62194655A (ja) * 1985-11-20 1987-08-27 アンプ―アクゾ　コーポレイション 電子装置用接続パツケ−ジ及びその製造方法
JPS62248244A (ja) * 1986-04-21 1987-10-29 Hitachi Cable Ltd Ｐｇａ用リ−ドフレ−ム
US4850105A (en) * 1987-07-04 1989-07-25 Horiba, Ltd. Method of taking out lead of semiconductor tip part
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
WO1996025763A3 (en) * 1995-02-15 1996-11-07 Ibm Organic chip carriers for wire bond-type chips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5689277U (ja) * 1979-12-11 1981-07-16

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5689277U (ja) * 1979-12-11 1981-07-16

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038842A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd ピングリッドアレイ型半導体パッケージ
JPH0532907B2 (ja) * 1983-08-12 1993-05-18 Hitachi Ltd
JPS6059756A (ja) * 1983-09-12 1985-04-06 Ibiden Co Ltd プラグインパッケ−ジとその製造方法
JPH0558262B2 (ja) * 1983-09-12 1993-08-26 Ibiden Co Ltd
JPS6095943A (ja) * 1983-10-31 1985-05-29 Ibiden Co Ltd プラグインパツケ−ジとその製造方法
JPS6095944A (ja) * 1983-10-31 1985-05-29 Ibiden Co Ltd プラグインパツケ−ジとその製造方法
JPH0582060B2 (ja) * 1983-10-31 1993-11-17 Ibiden Co Ltd
JPS60101998A (ja) * 1983-11-07 1985-06-06 イビデン株式会社 プラグインパツケ−ジとその製造方法
JPH0478015B2 (ja) * 1984-05-16 1992-12-10 Hitachi Maikon Shisutemu Kk
JPS60241244A (ja) * 1984-05-16 1985-11-30 Hitachi Micro Comput Eng Ltd ピングリッドアレイ型半導体装置の製造方法
JPS6194359U (ja) * 1984-11-27 1986-06-18
JPS61154152A (ja) * 1984-12-21 1986-07-12 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 電子装置用ハウジング
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
JPS62194655A (ja) * 1985-11-20 1987-08-27 アンプ―アクゾ　コーポレイション 電子装置用接続パツケ−ジ及びその製造方法
JPS62248244A (ja) * 1986-04-21 1987-10-29 Hitachi Cable Ltd Ｐｇａ用リ−ドフレ−ム
US4850105A (en) * 1987-07-04 1989-07-25 Horiba, Ltd. Method of taking out lead of semiconductor tip part
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
WO1996025763A3 (en) * 1995-02-15 1996-11-07 Ibm Organic chip carriers for wire bond-type chips

Also Published As

Publication number Publication date
JPH041501B2 (ja) 1992-01-13

Similar Documents

Publication Publication Date Title
CN101609826B (zh) 功率半导体模块
CN104465553B (zh) 一种小型化表面黏着型二极体封装元件及其制法
JPS58159355A (ja) 半導体装置の製造方法
PL87007B1 (ja)
US9165872B2 (en) Chip scale diode package no containing outer lead pins and process for producing the same
JPH02502322A (ja) プラスチック製のピングリッドアレイを製作する方法及びそれにより生産される製品
US6022763A (en) Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPS6217382B2 (ja)
JPS6292354A (ja) ハイブリツドｉｃ
JP3318565B2 (ja) 半導体パッケージ容器
EP0762494B1 (en) Silicon semiconductor diode, its circuit module and structure with an insulation body and preparation method thereof
JPS5856449A (ja) 半導体装置
JPH022289B2 (ja)
JPH08125098A (ja) 半導体装置及びその製造方法
JPH0438159B2 (ja)
JPS63197362A (ja) ハイブリツド型半導体装置
JP2828578B2 (ja) 半導体装置
JP2515647Y2 (ja) 半導体パッケージの端子
JPS6110298A (ja) リ−ドレス電子部品の製造方法
CN109950017A (zh) 电子部件以及电子部件的制造方法
TW200847301A (en) Process for making leadless package for discrete circuit components