JPS62248244A - Pga用リ−ドフレ−ム - Google Patents

Pga用リ−ドフレ−ム

Info

Publication number
JPS62248244A
JPS62248244A JP61091848A JP9184886A JPS62248244A JP S62248244 A JPS62248244 A JP S62248244A JP 61091848 A JP61091848 A JP 61091848A JP 9184886 A JP9184886 A JP 9184886A JP S62248244 A JPS62248244 A JP S62248244A
Authority
JP
Japan
Prior art keywords
lead frame
pga
units
present
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61091848A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP61091848A priority Critical patent/JPS62248244A/ja
Publication of JPS62248244A publication Critical patent/JPS62248244A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、主にLSI、超LSI等のような高集積素子
のパッケージングに用いられるPGA(ビン・グリッド
・アレイ)用基板のリードフレームに関する。
〈従来の技術〉 従来、LSI、超LSI等の高集積度の回路素子を直接
マウント搭載できる基板材料にはガラスエポキシ、ポリ
イミド等の有機材料やセラミック材料がある。これらの
材料は電気絶縁性に優れ、かつ量産性があるため、PG
A用基板基板層配線基板、ハイブリッドIC基板等に多
用されてきた。
しかし、近年ICの高集積化がさらに進み、また一つの
基叛上に複数個の素子を搭載するマルチチップ型IC等
の計画もあり、従来の上記材料では1分にICの信頼性
を確保できない状況となフた。
ところで、高集積素子を搭載する基板には、(1)高熱
放散性、(2)熱膨張係数の整合性、(3)高周波特性
の3つが要求される。
このうち特に高熱放散性と熱膨張係数の整合性は信頼性
の確保に関係する重要な要件であるが、面記従来の材料
はデバイス設計者の要求を完全に満たし得ない。それは
搭載素子の発熱量がデバイスの熱放散速度よりも大きい
ために、デバイス内部の温度が上昇し、シリコン素子と
基板材料の熱膨張係数の差による歪応力がシリコン素子
に付加されるためである。
このような高集la度化、高密度実装化の方向に対応し
て、最近基板材料への金属の応用が注目されている。す
なわち、これは金属本来の持つ高い熱放散性を利用しよ
うとするものであり、銅合金またはそれらのクラッド材
を基板材料として、この基板に樹脂を被覆する等の電気
絶縁処理を施すものである。
現在のところ、このような金属性基板、特にPGA川の
金属基板は、100〜300ピンの多数のビンを挿入す
るための穴をドリル加工またはリーマ加工等にて穿設し
、その後その表1mに樹脂コーティングして電気絶縁処
理を行い、更に1111記穴より小さい穴を再び開口さ
せる方法が試みられている。しかし、この方法では製造
工程が複雑なため量産性に乏しいという欠点があり、よ
ってそのような1段、方法の改善が望まれている。
そこで本発明者は、金属基板を複数個連接したリードフ
レームとすることを見い出し本発明に至った。
〈発明が解決しようとする問題点〉 本発明の目的は、PGA川の金属基板の量産に適し、I
C素子等の実装を容易に行うことができ、デバイス(製
品)の生産効率を高めることができるPGA用リードフ
レームを提供することにある。
〈問題点を解決するための手段〉 このような目的は、以下の本発明によって達成される。
すなわち本発明は、複数のビン挿入孔を有する基板と、
該基板を保持する吊りすニドとで構成されるPGA用リ
ードフレームの単位体を複数連設してなることを特徴と
するPGA用リードフレームを提供するものである。
また、PGA用リードフレームの単位体を複数連設して
帯状長尺物とするか、あるいは少数個連設して短冊状と
するのがよい。
そして、PGA用リードフレームは銅系合金、またはF
e−Ni合金で構成されているのがよい。
また、PGA用リードフレームは、複合積層材料、特に
銅/インバー/銅なる3層クラッド材で構成されている
のがよい。
以下5本発明のPGA用リードフレームを添付図面に示
す好適実施例について詳細に説明する。
第1図は、本発明のPGA用リードフレーム1の部分゛
ト面図である。
PGA用リードフレーム1は、以下に説明するPGA用
リードフレームの単位体2を複数連設したものである。
PGA用リードフレームの県位体2は、半導体集積回路
素f(IC素子、LSI素子、超LSI素子等があるが
、本明細δではこれらを総称してIC素子という)を搭
載し、所定の配線を行うための基板3と、該基板3を保
持するために基板6の角部四方に連結された吊りリード
6とで構成される。
基板2には、デバイスの端子となるリードピンを挿入す
るための複数のビン挿入孔5が所定位置に形成されてい
る。また基板2の中央部付近にはIC素子を搭載する搭
載部4を有するため、この部分にはビン挿入孔5は形成
されていない。
吊りリード6は、基板3および外枠7に連結されている
か、IC素r−の実装時に切断除去されるため、それら
の連結部分に例えばハーフエッチにより形成される切り
欠き10を設け、吊りリード6の切断除去を容易になし
得るようにするのが好ましい。
なお、第1図に示す例では吊りリード6は基板6の角部
四方に形成されているが、本発明では特にこのパターン
に限定されるものではない。
このような四位体2を一対の外枠7.7によって一列に
複数個連設する。そして、本発明のPGA用リードフレ
ーム1は、帯状長尺物とし、第2図に示すようにコイル
9として巻きとったものとするか、あるいは第3図に示
すように単位体2を少数個(例えば5〜10個程度)連
接して短冊状としたものか好ましい。
PGA用リーすフレームlを帯状長尺物とした場合には
、IC素子を連続的に実装する際、特に実装の自動化に
とって有利である。また、PGA用リードフレーム1を
短冊状とした場合には、取り扱い上便利であるとともに
、コイル状に巻かないために変形が少なく、高い平坦度
を要求される場合に有利である。
なお、外枠7,7には、リードフレームの送り用あるい
は基板3へのIC素子の搭載や基板3状への配線パター
ンの形成等の際の位置決めを1rうためのパイロットホ
ール8が形成されているのがよい。このパイロットホー
ル8は、各!n位体2毎に形成されているのが好ましい
このようなPGA用リードフレーム1は、いかなる金属
材料で構成されていてもよいが、なかでも銅系合金、特
にCAC−92銅合金(Cu−9%Ni−2,5%Sn
合金)または、Fe−Ni合金、特に52アロイ(Fe
−52%Ni合金)で構成されているのがよい。その理
由は、52アロイは熱膨張係数が搭載するIC素子(シ
リコン)の値に近く、CAC−92鋼合金は熱放牧性に
優れているからである。
また、上記単一金属に限らず、異種金属を複合積層した
材料で構成してもよい。すなわち、このような複合積層
材料では複合する各金属の利点(例えば強度、熱放散性
、熱膨張率等)を併有することができるとともに、各金
属の構成比率を変えることにより必要な条件に対応した
性質の材料を容易に製造しつるからである。複合積層材
料の代表例としては、クラッド材(異種金属を金属学的
に接着一体化した材料)を挙げることができ、特に本発
明では、熱放散性に優れかつ導電性に優れている銅/イ
ンバー/銅なる3層構造のクラッド材を用いるのが好ま
しい。ここでインバーとはFe−約36.5%Ni合金
のことをいい熱膨張係数が低いという特性を有する。
以上説明した本発明のPGA用リードフレームの製造方
法は、従来のリードフレームの製造方法を応用すること
ができ、例えば帯状長尺物の金属材料に連続的に数段階
のプレス打抜き加工を施して所望の形状に成形するか、
あるいは、エツチングにより所望の形状に成形する方法
により製造すればよい。
また短冊状のPGA用リードフレームを製造す7、出合
1.=V寸 ト言−’、 ji” f′#l−’てダ1
;告六りた箒j含しP物を数個の単位体2毎に切断する
ことにより製造すればよい。
′〈実施例〉 (本発明例り 板J’;(0,5mm、幅30mmの銅/インバー(F
e−約36.5%Ni合金)/fiAなる3層クラッド
材(構成比率1:1:1)の帯状長尺物にミンスター社
製プレス加工機(60丁プレス)を用いて、多段連続プ
レス加工を施し、第1図に示す形状の120ピンPGA
用リードフレームを作製した。
(本発明例2) PGA用リードフレームの素材を、5270イとした以
外は、本発明例1と同様のPGA用リードフレームを作
製した。
(本発明例3) PGA用リードフレームの素材を、CAC−′92銅合
金とした以外は、本発明例1と同様のPGA用リードフ
レームを作製した。
(本発明例4) 本発明例1と同様の帯状長尺物のPGA用リ一ドフレー
ムを作製し、これを単位体5個毎に切断して、第3図に
示すような短冊状のPGA用リードフレームを作製した
(本発明例5) 本発明例1と同様の帯状長尺物のPGA用リードフレー
ムを作製し、このリードフレームの各吊りリードの外枠
部との連結部分にハーフエッチによる切り欠きを設けた
上記本発明例1〜5のPGA用リードフレームの全面に
絶縁塗料を塗布、乾燥し、ピン挿入孔の部分にドリルに
て再度小穴を開け、この小穴に電極ピンを挿入し、これ
を1単位毎に切断分離してピン・グリッド・アレイを作
成した。
(比較例) 従来の方法として、金属単体基板(0,5mm厚×30
 mmX 30 +am)を用意し、これにドリル加工
によりピン挿入孔を穿設し、その基板全面に絶縁塗料を
塗布、乾燥し、更に前記ピン挿入孔の部分にドリルにて
14度小穴を開け、その小穴に、電極ピンを挿入して、
ピン・グリッド・アレイを1個づつ作成した。
上記本発明例1〜5および比較例によるピン・グリッド
・アレイのデバイス(製品)の製造に要した時間を測定
し、製品1個当りの製造時間を求めた。その結果を下記
表1に示す。
表      1 表1の結果かられかるように本発明例によるピン・グリ
ッド・アレイは、比較例に比べて、第1回目のピン挿入
孔の穿設工程が省略されまた、谷工程をコイル・トウー
・コイルで行うことができるため、製造時間が約1/2
に短縮された。
〈発明の効果〉 本発明のPGA用リードフレームによれば、基板および
吊りリードで構成される単位体を複数連設したリードフ
レームとしたことにより個々に製造していた従来のPG
A基板と異なり、製造効率が向上し、しかもピン・グリ
ッド・アレイのデバイス(製品)に組み立てる際に連続
組立さらにはその自動化を図ることができるため、製品
の製造時間が大幅に短縮される。
さらに、PGA用リードフレームの構成材料を過当に選
定すること、特にクラッド材を用いてその構成比率を変
えることにより、デバイスに要求される条件(熱放散性
、熱膨張率等)に対応した設計が可能となり、デバイス
の信頼性が大幅に向上する。
【図面の簡単な説明】
第1図は、本発明のPGA用リードフレームの部分平面
図である。 第2図は、本発明のPGA用リーすフレーム/jjt:
鴫p」1≠−寥;】月−1噌A】ζ’、+−−!ノ警官
、i、plyN&1−If区++−4墨1能】Cに、−
:;=−す斜視図である。 第3図は、本発明のPGA用リードフレーム(短冊状)
のt面図である。 符号の説明 l・・・・PGA用リードフレーム、 2・・・・単位体、 3・・・・基板、 4・・・・IC素子搭載部、 5・・・・ピン挿入孔、 6・・・・吊りリード5 7・・・・外枠、 8・・・・パイロットホール 9・・・・コイル、

Claims (7)

    【特許請求の範囲】
  1. (1)複数のピン挿入孔を有する基板と、該基板を保持
    する吊りリードとで構成されるPGA用リードフレーム
    の単位体を複数連設してなることを特徴とするPGA用
    リードフレーム。
  2. (2)前記PGA用リードフレームの単位体を複数連接
    して帯状長尺物とした特許請求の範囲第1項に記載のP
    GA用リードフレーム。
  3. (3)前記PGA用リードフレームの単位体を少数個連
    接して短冊状とした特許請求の範囲第1項に記載のPG
    A用リードフレーム。
  4. (4)前記PGA用リードフレームは銅系合金で構成さ
    れている特許請求の範囲第1項ないし第3項のいずれか
    に記載のPGA用リードフレーム。
  5. (5)前記PGA用リードフレームはFe−Ni合金で
    構成されている特許請求の範囲第1項ないし第3項のい
    ずれかに記載のPGA用リードフレーム。
  6. (6)前記PGA用リードフレームは複合積層材料で構
    成されている特許請求の範囲第1項ないし第3項のいず
    れかに記載のPGA用リードフレーム。
  7. (7)前記複合積層材料は銅/インバー/銅なる3層ク
    ラッド材である特許請求の範囲第6項に記載のPGA用
    リードフレーム。
JP61091848A 1986-04-21 1986-04-21 Pga用リ−ドフレ−ム Pending JPS62248244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61091848A JPS62248244A (ja) 1986-04-21 1986-04-21 Pga用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61091848A JPS62248244A (ja) 1986-04-21 1986-04-21 Pga用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS62248244A true JPS62248244A (ja) 1987-10-29

Family

ID=14037991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61091848A Pending JPS62248244A (ja) 1986-04-21 1986-04-21 Pga用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62248244A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159355A (ja) * 1982-03-17 1983-09-21 Nec Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159355A (ja) * 1982-03-17 1983-09-21 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4385202A (en) Electronic circuit interconnection system
US6440770B1 (en) Integrated circuit package
US5768108A (en) Multi-layer wiring structure
US4500605A (en) Electrical component forming process
JPS5839048A (ja) フレキシブル領域接着テ−プ
JPS58209133A (ja) 電気接続方法及びそれを利用する個人カ−ド
KR970030203A (ko) Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US4570337A (en) Method of assembling a chip carrier
JP2004507073A (ja) 高剛性、多層半導体パッケージ、およびその製造方法
JPH1065096A (ja) 積層型半導体パッケージ及びその製造方法
US4649083A (en) Electrical component forming process
JPH04273466A (ja) 電子回路とその熱制御
US4851615A (en) Printed circuit board
US4546406A (en) Electronic circuit interconnection system
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
JPH0452623B2 (ja)
JPS62248244A (ja) Pga用リ−ドフレ−ム
JPS62283647A (ja) Pga用基板
JPS59194460A (ja) 半導体装置
JPS63285943A (ja) 半導体装置用フィルムキャリア
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPH02343A (ja) 電子部品搭載用基板
JPH0616523B2 (ja) フィルムキャリヤ及びその製造方法
JP3460410B2 (ja) バンプ付金属リード及びその製造方法
JPH0815170B2 (ja) フィルムキャリヤの製造方法