JP2004507073A - 高剛性、多層半導体パッケージ、およびその製造方法 - Google Patents

高剛性、多層半導体パッケージ、およびその製造方法 Download PDF

Info

Publication number
JP2004507073A
JP2004507073A JP2001575465A JP2001575465A JP2004507073A JP 2004507073 A JP2004507073 A JP 2004507073A JP 2001575465 A JP2001575465 A JP 2001575465A JP 2001575465 A JP2001575465 A JP 2001575465A JP 2004507073 A JP2004507073 A JP 2004507073A
Authority
JP
Japan
Prior art keywords
substrate
metal matrix
matrix composite
copper
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001575465A
Other languages
English (en)
Inventor
カーカー，　ジェフリー　エイ．
マックス，　リー　ビー．
セプルベダ，　フアン　エル．
ダラル，　キランクーマー　エイチ．
アダムス，　ノーバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Materion Brush Inc
Original Assignee
Materion Brush Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Materion Brush Inc filed Critical Materion Brush Inc
Publication of JP2004507073A publication Critical patent/JP2004507073A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

本発明は、半導体パッケージのための複数の層状基板を提供する。本発明の基板は、例えば、金属マトリクス複合体層と、金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有する少なくとも１つのキャリア層とを含む。好適な実施形態において、金属マトリクス複合体は、約５０重量％〜９５重量％の耐熱金属を含み、残りの部分が銅である。適切なキャリア層材料は、例えば、銅を含む。そのように構成されているので、層状基板は、向上した剛性およびセラミック材料と組み合わせられる熱特性を提供する。

Description

【０００１】
（発明の分野）
本発明は、一般に半導体デバイスおよびパッケージに関し、より詳細には、高剛性および向上した熱特性を有する多層パッケージに関する。
【０００２】
（発明の背景）
半導体デバイスは、その起源以来、産業および社会の技術的発達において重要な役割を果たしてきた。初めのソリッドステートラジオより、半導体デバイスは、現代のコンピュータシステム、携帯電話、レーダーシステム、医療機器、および家庭電気器具の設計および用途において発展してきた。
【０００３】
初期の半導体デバイスはパッシブ型であり、ダイオードとして公知の単純な接合（すなわち、ｐｎ接合）のデバイスに限られていた。これらの単純な接合デバイスは、次に、トランジスタおよび集積回路のような他のデバイスの発達につながった。これらの初期の半導体デバイスは、エポキシまたは樹脂でパッケージングされ、電機接続用のほんの２本または３本の金属リード線を有していた。
【０００４】
技術が発達し続けるにつれ、現在では複雑な半導体デバイスが多くの用途に必要とされている。これらの複雑なデバイスは、ブロードな周波数および出力範囲にわたって作動し得る必要がある。例えば、携帯電話およびレーダーシステムは、高周波数で高出力の能力を有する半導体デバイスを必要とする。
【０００５】
従来の出力半導体パッケージは、しばしばクラッド金属基板から作製される。このようなクラッド金属基板は、それらの圧延操作の間に冷間加工（ｃｏｌｄ　ｗｏｒｋ）される。圧延操作時の冷間加工の結果として、応力が金属の格子間に発生する。圧延操作後に、これらの内部応力は基板をアニールすることで解放される。しかし、これらの内部応力を解放することにより、例えば基板のゆがみのような所望でない変形が引き起こされる。Ｃｕ−Ｍｏ−ＣｕおよびＮｉ−Ｍｏ−Ｎｉのような現在のクラッド金属基板は、温度のサイクルを受ける場合、またはアセンブリプロセスの間でさえ、ゆがむ傾向を示す。本明細書中以後、クラッドされる要素またはともに接着される要素は、例えばＣｕ−Ｍｏ−Ｃｕのような決まり“−”で示され、金属マトリクス複合体のような複合体は、例えばＣｕ／Ｍｏのような決まり“／”で示される。表１は、金属クラッド基板に関するある熱特性を示す。
【０００６】
【表１】
Figure 2004507073
注記１：３０Ｗ消費の０．１１”×０．１０”のダイの一連のモデルにおける抵抗を用いて計算した値。注記２：０．０２０”Ｃｕ−０．０２０”Ｍｏ−０．０２０”Ｃｕからなる層状基板。Ｃｌｉｍａｘ　Ｒｅｓｅａｒｃｈ　Ｓｅｒｖｉｃｅ，Ｗｉｘｏｍ，Ｍｉｃｈｉｇａｎによって決定された値。
【０００７】
さらに、（上記のように）基板の構造的安定性が悪化するにつれて、電子的ダイのような他のコンポーネント、リングフレームのようなセラミックエンクロージャ、およびキャパシタのような他のパッシブ型コンポーネントの一体性および信頼性が損なわれる。電子的ダイを取り囲むパッケージがダイ中に蓄積された固有の物理的応力を解放すると電子的ダイは劇的に寿命が縮むということが極めて関連がある。従って、上記の欠点を被らない半導体基板およびパッケージを作製する方法が非常に望まれている。
【０００８】
（発明の要旨）
本発明は、多層金属基板と、向上した熱伝導率および低い熱膨張係数を有する多層金属およびセラミック基板の組み合わせとを提供する。これらの結果は、金属、金属マトリクス複合体、セラミック基板、適切な結合プロセスを用いて、為される。本発明によって生成された基板は、熱伝導性が高く、束縛層より高い熱膨張係数を有する１つ以上の金属キャリアまたは伝播層に取りつけられた低熱膨張金属コアまたは束縛層を有することによって特徴付けられる。
【０００９】
束縛層は、高い熱伝導性の外部キャリア層の膨張を制限するので、有意である。本発明において、束縛層は、最も好ましくは、他の従来の金属と比べてより強い剛性を示す金属マトリクス複合体を含む。この改良された剛性は、アニール処理温度と組み合わされて束縛層の弾性率の結果である。これらの異なった属性は削減されるか、または、ダイ接続、リード接続、セラミックフレーム接続などのアセンブリ動作の間、後の温度変位の間の、クラッド金属基板に一般的に生じるワーピングを実質的に最小化する。
【００１０】
本発明の最も好ましい実施形態において、基板の異なる層への取りつけは、蝋付けまたは融解プロセスのいずれかを用いることによって、為される。蝋付けまたは融解プロセスの後、本発明の多層基板は実質的に平坦であり、炉の外でアニーリングされる。結晶ミクロ構造の有意な歪みが生じないことにより、基板の機能の使用の間、構造的な安定性が増加する。異なる層の間の界面が従来の基板と比較して最小化されるので、この方法は、堅く、実質的に欠陥がなく、ｚ軸を介して改良された熱伝導性の非層間剥離基板を生成する。
【００１１】
本発明によれば、少なくとも１つの束縛層と、少なくとも１つ以上のキャリア層とを有する基板を有する半導体パッケージが提供される。束縛層は、好ましくは、キャリ層と比較して低い熱膨張係数と、良好な熱伝導性とを有する材料からなる。キャリア層は、好ましくは、束縛層と比較して高い熱伝導率と高い熱膨張係数とを有する材料からなる。そのような特性を有すると、束縛層は、高い熱伝導性キャリア層の膨張を制限する。さらに、束縛層の材料は、また、キャリア層と比較して、高い剛性を示すことが好ましい。向上したパッケージの剛性は、キャリア層と比較した場合、束縛層のより高い強度および硬度の結果として達成される。束縛層とキャリア層との間のこれらの区別属性は、実質的に、最小化し、かつ／または、ダイ、リード、セラミックフレームなどの取りつけプロセス等のパッケージアセンブリ動作の間、後続の温度変位の間に一般的に生じるワーピング動作を取り除く。
【００１２】
束縛層に適した材料は、好ましくは、例えば、銅／タングステン、銅／モリブデン、銅／シリコンカーバイド、ベリリア／ベリリウム、アルミニウム／シリコンカーバイド（好ましくは、５５〜７５体積％のシリコンカーバイド）、
Ｅ−ＭＡＴＥＲＩＡＬＳＴＭ（例えば、Ｅ６０（６０体積％のベリリアおよび４０体積％のベリリウム）、Ｅ４０（４０体積％のベリリアおよび６０体積％のベリリウム）、Ｅ２０（２０体積％のベリリアおよび８０体積％のベリリウム）、ＣｕＢｅ／Ｗおよび他の複合体、または、例えば、適切な熱伝導性および高い熱伝導キャリア層より低い熱膨張性を示すそれらの組み合わせを含む耐火金属を含む複合体などの金属マトリクス複合体を含む。金属マトリクス複合体を形成するのに適した他の耐火金属は、クロム、ニオブ、タンタル、バナジウム、チタンを含む。キャリア層に適した材料は、例えば、銅、銀、金、アルミニウム、金属合金（例えば、銅銀、ベリリウム銅およびベリリウムニッケル）、および、金属マトリクス複合体（例えば、銅タングステンおよび他の上記の金属マトリクス複合体）、および、束縛層と比較して、高い熱伝導性および高い導電性の適切な材料特性を有する他の同様な金属、合金、および、複合体を含む。
【００１３】
したがって、本発明の利点は、温度変位およびアセンブリの間に固く、より安定な塩基と、より高い熱伝導率を提供することによって、ワープの問題を減らすか、または、取り除く多層金属基板を提供することである。
【００１４】
したがって、本発明の多層基板の利点は、銅はそのようなプロセスに対する好適な材料であることが示されているので、容易にプレート化され、または、エッチングされる基板の製造を可能にすることである。この点において、本発明の多層基板の製造は、標準的なＣｕ−Ｍｏ−Ｃｕ基板またはＭｏ基板と比較して利点を有する。
【００１５】
したがって、本発明の別の利点は、充分に利用されない材料を接合することが以前は困難であったものに適用され得るプロセスを提供することである。そのような材料は、例えば、Ｅ−ＭＡＴＥＲＩＡＬＳＴＭ（例えば、Ｅ６０（６０体積％のベリリアおよび４０体積％のベリリウム）、Ｅ４０（４０体積％のベリリアおよび６０体積％のベリリウム）、Ｅ２０（２０体積％のベリリアおよび８０体積％のベリリウム）、Ｃｕ／Ｍｏ、ＣｕＢｅ／Ｗ、Ｃｕ／ＳｉＣ、Ｃｕ／Ｂ４Ｃ、および、束縛層材料として現在使用され得る他の金属マトリクス複合体材料、および、キャリア層として現在使用され得る、銅、銀、金、金属合金（銅銀、ベリリウム銅およびベリリウムニッケル）を含む。
【００１６】
したがって、本発明の別の利点は、後続のプロセス、または、セラミックおよびリードなどの他のパッケージ部材を結合するのと同時の単一ユニット動作を用いて、達成され得る多層パッケージの製造を提供することである。単一ユニット動作において作成されたアセンブリは、プロセスの数さらにはコストの観点から効率的な製品を作製する。
【００１７】
本発明の別の利点は、例えば、電気通信、光電子機器、産業電力、自動車、コンピュータなどの市場、および、効率的な熱伝送および高い機械的整合性を必要とする同様の市場の広範な用途を有するパッケージを提供することである。
【００１８】
（例示の実施形態の詳細な説明）
援用され、かつ、明細書の一部をなす添付の図面を参照して、本発明の原理を例示するための、上述の本発明の概要説明および以下に述べる詳細とともに本発明の実施形態を示す。
【００１９】
次に図面、具体的には、図１Ａを参照する。図１Ａは、本発明の１実施形態の断面図を示す。より詳細には、パッケージ１００の基板は、閉じ込め層１０２と、キャリア層１０４および１０６とを有する。上述したように、閉じ込め層１０２は、キャリア層１０４および１０６と比較して、低熱膨張係数と高硬度とを有する。
【００２０】
閉じ込め層１０２に適切な材料は、好ましくは、金属基質複合材を含む。このような材料は、例えば、銅／タングステン、銅ベリリウム／タングステンおよび銅／モリブデンを含む耐熱金属を含む複合材と、銅／シリコンカーバイド、Ｅ−ＭＡＴＥＲＩＡＬＳＴＭを含む酸化ベリリウム／ベリリウム、アルミニウム／シリコンカーバイド（好ましくは、５５〜７５体積％シリコンカーバイド）、および、他の複合材またはこれらの組み合わせを含む他の複合材を含む。Ｅ−ＭＡＴＥＲＩＡＬＳＴＭは、Ｅ６０（６０体積％酸化ベリリウムおよび４０体積％ベリリウム）、Ｅ４０（４０体積％酸化ベリリウムおよび６０）およびＥ２０（２０体積％酸化ベリリウムおよび８０体積％ベリリウム）等である。このような複合材は、例えば、高い熱伝導性キャリア層１０４および１０６に比べて、適切な熱伝導率と低い熱膨張係数とを示す。金属基質複合材を形成するに適切な他の耐熱金属は、クロム、ニオブ、タンタル、バナジウムおよびチタンを含む。キャリア層１０４および１０６に適切な材料は、例えば、銅、銀、金、アルミニウム、金属合金（銅銀、ベリリウム銅、ベリリウムニッケル等）、金属基質複合材（銅−タングステン、他の上述した複合材等）、他の同様の金属、合金、および、閉じ込め層１０２に比べて、高い熱伝導率および高い電気伝導率の適切な材料特性を有する複合材を含む。各キャリア層−閉じ込め層−キャリア層の厚さの比は、好ましくは、それぞれ、１：１：１〜１：５：１の範囲である。例えば、本発明の１つの適切な厚さの比は、０．０１２”：０．０３６”：０．０１２”（１：３：１）である。さらに、特定の用途および所望の基板特性に応じて、キャリア層の厚さ：閉じ込め層の厚さのより大きな比を採用することができる。上述の厚さの比は、概して、以降で説明するすべての実施形態に当てはまる。
【００２１】
図１Ａの実施形態では、閉じ込め層１０２は、好ましくは、銅／タングステン金属基質複合材である。本発明の銅／タングステン複合材は、好ましくは、約５０％〜９５％タングステン（重量組成）である。もっとも好ましくは、本発明の銅／タングステン複合材は、約８０％〜９０％タングステンである。パッケージ１００のキャリア層１０４および１０６は、好ましくは、銅から作製される。図７Ａ〜図８Ｂを参照して説明されるように、キャリア層１０４および１０６は、接着剤または本明細書中でさらに説明される蝋付けプロセスを介して、閉じ込め層１０２に接着される。
【００２２】
表２は、本発明のパッケージ１００、および本発明によって作成され得る他のパッケージに対する特定の熱特性（例えば、熱伝導率、熱抵抗、および熱膨張係数）を示す（表１の冷間圧延プロセスデータと比較する）。
【００２３】
【表２】
Figure 2004507073
表２において、図７Ａから図８Ｂに関して、本発明によって記載されるように、用語「ＤＢＣ」は直接接合した銅を意味し、用語「Ｂｒａｚｉｎｇ」は蝋付けを意味する。表２の熱伝導率の値および熱抵抗の値は、０．１１×０．１０（損失３０ワット）の連続したモデルでの抵抗を用いて算出された。表２の熱膨張係数の値は、同じ損失に関して、有効要素解析専用のＳｔｒｕｃｔｕｒａｌ　Ｒｅｓｅａｒｃｈ　ａｎｄ　Ａｎａｌｙｓｉｓ　Ｃｏｒｐｏｒａｔｉｏｎの　ＣＯＳＭＯＳ／Ｍ　ｓｏｆｔｗａｒｅを用いて算出された。
【００２４】
図１Ａに参照されるにもかかわらず、セラミック層１０８に窓（ｗｉｎｄｏｗ）を有する例えば、Ｍｏ−Ｍｎで金属化されたアルミナ、ニッケルでメッキされたアルミナといった金属化されたセラミック層１０８は、従来の蝋付けおよび直接接合銅プロセスのどちらかによってキャリア層１０４に結合される。金属化されたセラミック層１０８、銅、（合金−４２）（例えば、ニッケル鉄合金）、または他の金属リード線１１２および１１４に関しては、直接接合銅プロセスまたは従来の蝋付けを介して取りつけられる。半導体ダイまたはチップ１１０、および受動的なコンポーネント１２２（単数または複数）は、共晶ボンディング、ハンダ付け、またはエポキシを利用する取り付け方法を経て、層１０４に取り付けられる。受動的なコンポーネント１２２（単数または複数）は、例えば、抵抗、キャパシタ、インダクタ、またはこれらの組み合わせのバンクを備える回路部または備えない回路部であり得る。ワイヤボンド（例えば、１１６および１１８）は、リード線１１２および１１４からチップ１１０および受動的なコンポーネント（単数または複数）１２２への電気的な接続を提供する。ワイヤボンディングは、さらに、受動的なコンポーネント（単数または複数）１２２と半導体チップまたはダイ１１０との間に相互接続を提供する。プラスチック、セラミック、金属化されたセラミック、または金属であり得るリッド１２０は、好適には、エポキシまたはそれに類似のプロセスを経てリード線１１２および１１４の上部、およびセラミックリングフレーム層１０８の上部に取り付けられる。
【００２５】
図１Ｂに例示されるのは、図１Ａの実施例１００に極めて類似する実施例１３０であり、束縛層１０２が図１Ｂの複数のサーマルバイアス１３２を含むことを除く。図４Ｂまたは図４Ｃとともにより詳細に記載されるように、束縛層１０２の銅または銅銀のバイアスは、銅または銅銀の熱伝導率が、束縛層１０２の金属基質複合材（例えば、１５ｗｔ％の銅と８５ｗｔ％のタングステンとの合成）の熱伝導率よりも大きいので、束縛（ｃｏｎｓｔｒａｉｎｉｎｇ）層１０２を介してｚ軸方向において熱散乱が改善する
図１Ｃは、金属マトリックス複合束縛層１０２と、金属マトリックス複合キャリア層１４２および１４４とを有する実施形態１４０を示す。好適な実施形態において、束縛層１０２は、銅１５ｗｔ．％およびタングステン８５ｗｔ．％からなる金属マトリックス複合材料からつくられ得、キャリア層１４２および１４４は、銅８５ｗｔ．％およびタングステン１５ｗｔ．％からなる金属マトリックス複合材料からつくられ得る。あるいは、束縛層１０２は、銅１５ｗｔ．％およびモリブデン８５ｗｔ．％からなる金属マトリックス複合材料からつくられ得、キャリア層１４２および１４４は、銅８５ｗｔ．％およびモリブデン１５ｗｔ．％からなる金属マトリックス複合材料からつくられ得る。さらに上述したように、キャリア層１４２および１４４材料の熱伝導性および熱膨張が束縛層１０２材料の熱伝導性および熱膨張よりも大きいことを満たす他の組み合わせも可能である。
【００２６】
ここで、図２を参照して、二つの別個の束縛層２０２および２０４と、三つの別個の高熱伝導性キャリア層２０６、２０８および２１０とを有する多層基板を示す本発明の第２の実施形態２００が示される。束縛層２０２および２０４は、図１Ａの束縛層１０２と同じ材料からつくられ得、図１Ｂの束縛層に示されるバイアスを含み得る。例えば、束縛層２０２および２０４は、開示される銅／タングステンまたは他のマトリックス複合材料からつくられ得る。キャリア層２０６、２０８および２１０は、図１Ａのキャリア層１０４および１０６で開示されたのと同じ材料でつくられ得る。例えば、キャリア層２０６、２０８および２１０は、開示される高熱伝導性および高導電性を有する銅または他の材料からつくられ得る。パッケージの残りのコンポーネント（例えば、金属化セラミック層１０８、チップ１１０、受動素子（単数または複数）１２２、リード１１２および１１４、ワイヤボンディング１１６および１１８、および蓋１２０のようなコンポーネント）は、上記で示し開示したとおりである。
【００２７】
本発明の第３の実施形態３００が図３Ａおよび図３Ｂに示され、これは特に、バイ−ポーラおよび電界効果型トランジスタ（ＦＥＴ）チップまたはダイアプリケーションに適する。この実施形態は、図１Ａの実施形態１００と同様であり、キャリア層１０４に付けられたセラミック層３０４をさらに含む。層３０４は好適には、例えばベリリア（ＢｅＯ）のようなセラミック材料からつくられる。ベリリアは、約７．８ｐｐｍ／℃の熱膨張係数および約２９０Ｗ／ｍＫの熱伝導性を有し、キャリア層１０４が例えば銅からつくられる場合にキャリア層１０４への適合に非常に適している。層３０４に適した他のセラミックは、酸化アルミニウムおよび窒化アルミニウムを含む。そのような構成の利点は、ダイにとって良好な熱伝導性と組み合わされて、セラミックリングフレーム層１０８と適合する良好な熱膨張が得られることである。さらに、その構成は、バイポーラ半導体アプリケーションに非常に適したパッケージをつくる絶縁層（すなわち、セラミック層３０４）を提供する。
【００２８】
図３Ｂの実施形態は、キャリア層３０４を貫通してチップまたはダイ１１０からキャリア層１０４まで延びる熱的バイアスおよび／または接地バイアス３１４をさらに含む。このようなバイアスを形成するための処理は、従来技術である。図３Ｂの実施形態は、接地リード線３１６をさらに含み、この接地リード線３１６は、キャリア層１０４と電気的かつ熱的に連絡し、基板にさらなる接地機能を提供する。
【００２９】
ここで、図３Ａおよび図３Ｂを再び参照すると、金属化されたセラミック層１０８は、その内部にフィードスルー（ｆｅｅｄ−ｔｈｒｏｕｇｈ）３１０を含む。好ましくは、フィードスルー３１０は、１以上のセラミックス等の絶縁材料および金属等の導電材料から作製され、チップまたはダイ１１０とパッケージ外部の回路要素との間の回路連絡を提供する。代替の実施形態では、フィードスルー３１０はさらに密封され、これは、またパッケージが密封されるように設計されている場合、望ましい。フィードスルー３１０の適切な供給元は、ＣＩＲＣＵＩＴ　ＰＲＯＣＥＳＳＩＮＧ　ＴＥＣＨＮＯＬＯＧＹ，ＩＮＣ．，ｏｆ　Ｏｃｅａｎｓｉｄｅ，ＣＡ　ａｎｄ　ＯＬＩＮ　ＡＥＧＩＳ　ｏｆ　ＮＥＷ　Ｂｅｄｆｏｒｄ，ＭＡが挙げられる。１以上のワイヤボンド３１２は、回路連絡を完成するために、フィードスルー３１０ならびにチップまたはダイ１１０に適切に結合される。例えばチップ１１０およびリッド１２０のようなパッケージの残りの構成要素は、上記で図示され説明されたように示される。
【００３０】
図４Ａは、特に、２つの束縛（ｃｏｎｓｔｒａｉｎｉｎｇ）層のうち１つの層が、アパーチャが設けられた束縛層を有する、本発明の第４の実施形態４００を示す。特に、図４に示される基板は、束縛層４０２および４０４、１つの高い熱伝導キャリア層４０６を有する。束縛層４０２および４０４は、図１Ａの束縛層１０２と同じ材料から構成され得る。例えば、束縛層４０２および４０４は、上述のように銅／タングステンまたは他の金属マトリクス複合体から作製され得る。キャリア層４０６は、図１Ａのキャリア層１０４および１０６に関して上述したのと同じ材料から作製され得る。例えば、キャリア層４０６は、上述のように高熱伝導性および高電気導電性を有する銅または他の材料から作製され得る。束縛層４０２は、チップ１１０がキャリア層４０６に直接固定され得るようにチップ１１０を適合させるように、キャビティをその内部に形成するアパーチャを有する。この構成は、熱膨張係数および熱伝導率は、例えば銅のような高熱伝導率および高熱膨張を有する材料から作製された層とは対照的に、例えば銅／タングステン金属マトリクス複合体から作製される束縛層４０２により密接に適合され得るため、セラミック層１０８の安定性を改善する。パッケージの残りの構成要素（例えば、セラミック層１０８、チップ１１０、リード線１１２および１１４、ワイヤボンディング１１６および１１８、およびリッド１２０）は、上記で図示および説明したように示される。
【００３１】
図４Ｂおよび図４Ｃに図示されたものは、束縛層４０２、４０４およびキャリア層４０６をさらに含む実施形態４１０および４１２である。しかし、これらの実施形態では、束縛層４０２はアパーチャが設けられておらず、半導体１１０は、その表面上に直接取り付けられる。束縛層４０２は、その内部に形成された複数の接地バイアスおよび／または熱バイアス４０８を有する。図４Ｃの具現化物４１２では、束縛層４０４は、その内部にバイアス４１４をさらに含み、このバイアスは、好ましくは熱バイアスであが、接地バイアスも含んでもよい。このバイアスは、好ましくは、図７Ａおよび図７Ｂのパッケージ製造の間に液体銅または液体銅−銀で蝋付けによって作製される。バイアスの高熱伝導率は、パッケージを通ってｚ−軸方向における改善された熱散逸を提供する。例えば、図４Ｂの実施形態４１０において、バイアス４０８は、銅バイアスが銅−タングステン束縛層４０２よりもより高い熱伝導率を有するため、半導体チップまたはダイ１１０からキャリア層４０６までの改善された熱伝導率を提供する。同様に、図４Ｃにおける実施形態４１２では、銅バイアスが銅−タングステン束縛層４０４よりもより高い熱伝導率を有するため、熱バイアス４１４は、束縛層４０４を貫通してキャリア層４０６からの改善された熱伝導率を提供する。
【００３２】
ここで、図５Ａおよび図５Ｂを参照して、本発明の第５の実施形態５５０が図示される。より詳細には、傾斜機能材料（Ｆｕｎｃｔｉｏｎａｌｌｙ　ｇｒａｄｅｄ　Ｍａｔｅｒｉａｌ（ＦＧＭ））コア５０２および５０４がパッケージの基板内にあるように示される。ＦＧＭコアの目的は、基板を貫通しておよび基板の外部に、チップ１００からの改善されたｚ−軸（垂直）熱散逸を提供することである。より一般的には、ＦＧＭ金属マトリクス複合体基板は、少なくとも２つの金属複合体から作製され、Ｘ−Ｙ平面内において少なくとも２つの分離部分、すなわち、機能的な挿入物またはコアならびに周囲の本体を有する。機能性挿入物またはコアは、周囲の本体に近接して結合される。周囲の本体は、ＸおよびＹ方向におけるＦＧＭ挿入物またはコアの熱膨張を制限する。Ｚ軸方向におけるＦＧＭ挿入物またはコアの膨張は重要ではない。従って、ＦＧＭ基板は、２つ以上の別個の部分によって特徴付けられ、各部分は、異なる熱的性質、電気的性質および磁気的性質、機械的性質、ならびに化学組成を有する。ＦＧＭコアおよび基板は、「Ｆｕｎｃｔｉｏｎａｌｌｙ　Ｇｒａｄｅｄ　Ｍｅｔａｌ　Ｓｕｂｓｔｒａｔｅ　ａｎｄ　Ｐｒｏｃｅｓｓ　ｆｏｒ　Ｍａｋｉｎｇ　Ｓａｍｅ」と題された、係属中の米国特許第０９／１４８，１２６号により十分に説明され、この出願を本明細書で参考として援用する。
【００３３】
本発明の、適切なＦＧＭコア材料は、銅、銀、銀銅、金、プラチナ、ベリリウム銅、銅／タングステン、銅／モリブデン、銀／タングステン、銀／モリブデン、銀／インバー（Ｆｅ−Ｎｉ）、ダイアモンドおよび立方晶窒化ホウ素を含む。図５ＡのＦＧＭコア５０２は、好適には、銅とタングステンの比率が５０対５０（５０／５０）のＦＧＭコアであり、他方、図５Ｂは、純粋な銅であるＦＧＭコア５０４を図示する。１００％純粋な銅からなる高い熱伝導率（例えば、３９３Ｗ／ｍＫ）のＦＧＭは、積層された基板の中に組み入れられ得る。なぜなら、すべての金属層およびコンポーネントは、基板が製作される間、これらの保全性が保証される状態で、銅の融解温度より低く保持されるからである。このタイプの構造は、銅ベースの複合材料が用いられるときに、最大の熱散逸を提供することが可能である。従って、銅ＦＧＭは、本発明のもとで実現可能である。
【００３４】
図５Ａおよび５Ｂの実施形態のどちらにおいても、チップ１１０は、ＦＧＭコア５０２および５０４に直接的に取り付けられる。これらＦＧＭコアの両方は、キャリア層１０４および束縛層１０２を通って広がる。ＦＧＭコア５０２および５０４は、好適には、これらの層の中に形成され、およびこれらの層を通って広がる空胴または開口を通って挿入される。単一のＣｕ／Ｗ（１５ｗｔ．％Ｃｕ／８５ｗｔ．％Ｗ）束縛層により包囲されるＣｕ／Ｗを約５０／５０で含むＦＧＭコアフランジは、赤外線走査技術を用いて、Ｌ−ＤＭＯＳ型半導体ダイス上で試験されてきた。この型の半導体ダイスは、長さ、幅および高さの寸法が、それぞれ、０．２３’’×０．８０’’×０．０６０’’であり、５０ワットを散逸する０．０３５’’×０．２１５’’のＳｉダイを有し、試験の間中、パッケージ温度を７０℃に維持する。ＦＧＭフランジは、３９３Ｗ／ｍＫの熱伝導率を提供するが、熱膨張係数は１７ｐｐｍ／℃である銅と比較して、約３２０Ｗ／ｍＫの熱伝導率、および７．３ｐｐｍ／℃の低減された熱膨張係数をチップ１１０に提供することが見出されている。
【００３５】
銅を含むＦＧＭコア５０４の場合、図５Ｂの実施形態において記載されるように、３９３Ｗ／ｍＫの熱伝導率は、金属マトリクス複合束縛層１０２の複合材料に依存して（すなわち、ＦＧＭコアは、包囲する束縛層１０２により束縛される）６〜７．３ｐｐｍ／℃の低減された熱膨張係数とともに取得され得る。
【００３６】
ここで、図６を参照して、パッケージのアレイを製作するために有用な多層アレイ６００の斜視図が示される。より具体的には、アレイ６００は、図１Ａの実施形態１００に基づき、束縛層１０２ならびにキャリア層１０４および１０６を含む。ダイスライン６０２は、破線の形式で図示され、個別の基板を提供するために、アレイがさいの目に切られ得るのはどこかを示す。アレイ６００が示され、図１Ａの基板を図示するが、図２〜図５Ｂの基板の実施形態により、アレイ６００は、容易に付与されるか、または改変され得る。
【００３７】
次に、図７Ａおよび図７Ｂを参照して、本発明の多層基板およびパッケージを作製する１方法について議論される。このプロセスは、ステップ７０２において開始する。ここでは、ニッケルめっき金属マトリクス複合材料を含む束縛層１０２が提供される。束縛層は、Ｊｅｃｈらによる米国特許第５，６８６，６７６号および第５，８２６，１５９号により教示されるプロセスにより製作され得る。これらは、参考のため、本明細書中にその全体を援用する。ステップ７０４において、束縛層１０２は、好適には、還元性、中性または混合の雰囲気において、約８００℃〜１２００℃の温度でクリーン燃焼（ｃｌｅａｎ　ｆｉｒｅｄ）される。ステップ７０６において、薄銅層７１６および７１８は、約０．０００５’’〜０．００２’’の範囲の厚さであり、還元、中性または混合の環境において、約８００℃〜１２００℃の温度で、束縛層１０２の上面から下面までが融合される。
【００３８】
ステップ７０８において、薄銅層７１６および７１８は、好適には、研磨ホイール上に少し重ねられ、実質的に均一な、実質的に任意のバリおよび破片がない銅の層厚を生成する。ステップ７１０において、キャリア層１０４および１０６は、示されるように、束縛層１０２の両側に取り付けられる。キャリア層１０４および１０６の厚さは、束縛層１０２と、キャリア層１０４および１０６との所望の厚さ比率に依存し、所望の熱伝導率および剛性に依存して、広範囲にわたり得る（例えば、比率および熱伝導率値の表２（上記）を参照）。キャリア層１０４および１０６は、好適には、Ｃｕｓａｎｏらによる米国特許番号３，９９４，４３０号において教示されるように、１０６５℃より高い温度で、数秒〜数分間、直接接合銅（ＤＢＣ）プロセスを用いて束縛層１０２の両側に取り付けられる。これらの全体を本明細書中で参考のために援用する。
【００３９】
工程７１２において、キャリア層１０４および１０６は、その表面を実質的に均一にし、そしていかなるバリかえりおよび屑も実質的に無いように軽く重ねる（ｌａｐ）ことによってクリーニングされる。工程７１４において、金属化されたセラミック層１０８および鉛１１２を、上述したように従来のプロセスで装着する。この時点において、パッケージは実質的に完了しており、チップまたはダイ１１０、任意の受動コンポーネント（単数または複数）１２２、適切なワイヤボンディング１１６および１１８、ならびにふた１２０を受け入れる準備ができる。
【００４０】
ここで図８Ａおよび図８Ｂを参照して、本発明のパッケージ（単数または複数）を製造する好適な方法のフローチャート８００を図示する。上述したように、プロセスは、工程８０２から、金属マトリックス複合材料（ＭＭＣ）からなるめっきされていない束縛層１０２から開始する。工程８０４において、束縛層１０２は、約８００℃〜１２００℃の温度で、還元雰囲気、中性雰囲気、または組み合わせの雰囲気でクリーンに焼かれる（ｃｌｅａｎ　ｆｉｒｅｄ）。工程８０６において、好適には、銅／銀の予備成形物８１２および８１４などのはんだ材料または鑞付け材料を窒素（Ｎ２）、水素（Ｈ２）またはこれら２つの組み合わせのいずれかで、好適には、約２８０℃〜約９００℃にわたる温度で用いて、キャリア層１０４および１０６を束縛層１０２に装着する。例えば、鉛／すずなどの他の予備成形物材料、ならびに、アルゴン、酸素および他の適合性の気体またはこれらの混合気などの他の適切な気体をさらに用いてもよい。
【００４１】
図７Ａおよび図７Ｂに関して説明したように、キャリア層１０４および１０６の厚さは、束縛層１０２とキャリア層１０４および１０６との所望の厚さの比率に依存し、所望の熱伝導率および剛性に依存して大きく異なり得る（例えば、比率および熱伝導率の値に関しては表２（前出）を参照されたい）。工程８０８において、キャリア層１０４および１０６は、その表面を実質的に均一にし、そしていかなるバリかえりおよび屑も実質的に無いように軽く重ねることによってクリーニングされる。工程８１０において、金属化されたセラミック層１０８ならびに鉛１１２および１１４を、上述したように従来のプロセスで装着する。この時点において、パッケージは実質的に完了しており、チップまたはダイ１１０、受動コンポーネント（単数または複数）１２２、適切なワイヤボンディング１１６および１１８、ならびにふた１２０を受け入れる準備ができる。図７Ａおよび図８Ａのいずれかの実施形態において、例えば、キャリア層１０４および１０６ならびに予備成形物８１２および８１４の金属蒸着は、さらなるめっき、プリンティング、化学蒸着、クラッディング、拡散ボンディングなどの多くの手段によって、または他のプロセスによって達成され得る。
【００４２】
図９に示すのは、本発明の別の実施形態９００である。特に、パッケージは、Ｃの逆の形状のキャリア層９０２によって囲まれた束縛層１０２を有する。キャリア層９０２は、上部９０４、底部９０８、および側部９０６を有する。キャリア層９０２は、図１Ａのキャリア層１０４および１０６と同じ材料から製造され得、この材料には、例えば、銅が含まれる。キャリア層９０２は、束縛層１０２のベース端部において、チップまたはダイ１１０および受動コンポーネント（単数または複数）１２２によって生成された熱をキャリア層の上部９０４から側部９０６へと伝達し、そして底部９０８へとパッケージからさらに離れた場所へと伝達することによって、非常に大きい熱通路に類似した機能を有する。キャリア層９０２はさらに、その比較的大きい面積および体積に起因して、接地を目的とした、向上した導電率を提供する。好適な実施形態において、束縛層１０２はキャリア層９０２の厚さ（すなわち、上部９０４、底部９０６および側部９０８のいずれかにおける厚さ）の少なくともほぼ２倍である。
【００４３】
図９のパッケージは通常、上述したプロセス（単数または複数）（図７Ａ〜図８Ｂを参照）と同じプロセスによって製造される。キャリア層９０２が、例えば、銅などの１つの材料である場合、キャリア層は、図７および図８の工程７１０および工程８０６それぞれにおいて、キャリア層９０２に所望の形状を提供し、束縛層１０２と接触するように、束縛層１０２の辺りに適切に配置されたスリーブ内に作成される。キャリア層９０２が上部９０４、底部９０６および側部９０８に対応する３つ以上の別個の材料である場合、これらの部分を、上述したように、束縛層１０２に蝋付けまたはＤＢＣを装着するように組み立てる。
【００４４】
図１０は、束縛層１０２が少なくとも４つの側面、およびほぼすべての側面でキャリア層１００２によってくるまれている点を除いて、図９のパッケージに類似したパッケージの一実施形態１０００を示す。キャリア層１００２は、側部１００４および１００８、ならびに上部１００６および底部１０１０をそれぞれ有する。キャリア層１００２は、図１Ａの層１０４および１０６と同じ材料（例えば、銅）から製造され得る。製造可能性を向上させるには、底部１０１０は、図示するように装着された別個の層であり得、クリアランススロット１０２０を形成する。周辺層１００２は、このように形成されて、比較的大きい体積および面積に起因して、向上した熱伝導率および導電率を提供する。チップまたはダイ１１０および受動コンポーネント（単数または複数）１２２によって生成された熱は、上部１００６から側部１００４および１００８、ならびに底部１０１０に伝達される。
【００４５】
図１０のパッケージもまた、前述したプロセスと同様に作製され得る（図７Ａ〜８Ｂ参照）。図９に関して述べたように、ラップアラウンドキャリア層１００２は、一片の材料である場合、スリーブを介して、束縛層（ｃｏｎｓｔｒａｉｎｉｎｇ　ｌａｙｅｒ）１０２の周りに鋳造され得る。それぞれが、上部１００６、下部１０１０、左側部１００４、および右側部１００８に対応する４つ以上の個別の材料片であるラップアラウンドキャリア層１００２の場合、これらの部分は、束縛層への蝋付けまたはＤＢＣ取り付けのいずれかにより、前述のように適切に組み立てられる。
【００４６】
次に、図１１を参照して、２つの局所的に層をなす基板部１１１８および１１２０を有する、本発明の実施形態１１００を示す。２つの局所的に層をなす基板部を示しているが、パッケージは２つの部分に限定されることなく、一般に、そのような部分を１つ以上含み得る。局所的に層をなす基板部１１１８および１１２０は、束縛層１０２と組み合わせて形成される。より具体的には、束縛層１０２は、例えば、コンピュータ数値制御（ＣＮＣ）または従来の機械加工によりその内部に形成されたキャビティ１１０２、１１０４、１１０６、および１１０８を有する。キャリア層１１１０、１１１２、１１１４、および１１１６は、それぞれ、キャビティ１１０２、１１０４、１１０６、および１１０８内に配置され、前述したプロセスにより束縛層１０２に取り付けられる（図７Ａ〜８Ｂ参照）。キャリア層１１１０、１１１２、１１１４、および１１１６は、図１Ａのキャリア層１０４および１０６と同じ材料、例えば、銅等から作製され、局所的に層をなす基板部分１１１８および１１２０内の前述した層と同様に機能する。
【００４７】
このように製造されるため、キャリア層１１１０、１１１２、１１１４、および１１１６は、束縛層１０２への表面結合により束縛されるだけである。すなわち、このことは図１１に示されるＸ−Ｙ面である。局所的に層をなす基板部１１１８では、キャリア層１１１０、束縛層１０２、およびキャリア層１１１４がそれぞれ銅、銅−タングステン、および銅からなる場合に、それらの好適な厚さの比率は、１：１：１と１：５：１との間である。同様の比率が、局所的に層をなす基板１１２０内のキャリア層１１１２、束縛層１０２、およびキャリア層１１１６に適用される。前述したように、束縛層１０２が銅／タングステン合成物から作製される場合、金属化セラミック層１０８の保全性は、銅／タングステン束縛層１０２と金属化セラミック層１０８との間の熱伝導性および熱膨張が極めて一致しているため、特に改善される。図１Ａから明らかなとおり、局所的に層をなす基板部１１１８および１１２０は、基板全体にわたるのではなく、局所的であるということを除いて、そこに示される基板構造と同様である。
【００４８】
局所的に層をなす基板部１２０８および１２１０を有するパッケージの実施形態１２００を図１２に示す。図１１の実施形態と同様に、局所的に層をなす基板部１２０８および１２１０は、束縛層１０２と組み合わせて形成され、ＦＧＭコア１２０２、１２０４、および１２０６を含む。ＦＧＭコア１２０２、１２０４、および１２０６は、束縛層１０２内に形成されたキャビティに挿入される。束縛層１０２内のキャビティは、ＣＮＣまたは従来の機械加工により形成される。実施形態１２００のパッケージがもたらす利点は、束縛層１０２が、ＦＧＭコア１２０２および１２０４がＸ−Ｙ面で膨張することを妨げることである。これにより、金属化セラミック層１０８の保全性が改善されるが、これは、セラミック層１０８が金属化アルミナから作成され、束縛層１０２が銅／タングステン合成物から作成される場合は特に、その熱特性が束縛層１０２と極めて一致するためである。ＦＧＭコア１２０２、１２０４、および１２０６は、それぞれ、図５Ａおよび図５ＢのＦＧＭコア５０２または５０４と同じ材料から作製される。
【００４９】
本発明を詳細に記載したが、ここで、好適な１：３：１であるＣｕ：Ｃｕ／Ｗ：Ｃｕ比を使用し、図８Ａおよび８Ｂの好適な実施形態にしたがって作製された積層構造基板ベースの例を検討する。
【００５０】
より詳細には、複数の積層基板ベースを０．０６０’’厚Ｃｕ／Ｗベース制約層（１８０Ｗ最小熱伝導率）を最終厚さの０．０３５’’に低減することによって作製した。Ｃｕ／Ｗ制約層は、水素（Ｈ２）中１２００℃でクリーンに焼いた。キャリア層１０４および１０６は、厚さが０．０１２’’であり、かつＣｕ／Ｗ制約層１０２と同じ長さおよび幅寸法ならびに形状を有する銅シムからなる。Ｃｕ／Ｗ制約層１０２と同じ長さおよび幅を有する２つの０．０００５’’厚の銅−銀共晶合金蝋付けプリフォームは、蝋付け剤として使用した。上記の入力材料は、図８Ｂにおいて示すような以下の構成においてともに積み重ねた。
１．０．０１２’’厚の銅キャリア層１０４
２．０．０００５’’厚の銅−銀プリフォーム８１２
３．０．０３５’’厚の銅／タングステン制約層１０２
４．０．０００５’’厚の銅−銀プリフォーム８１４
５．０．０１２’’厚の銅キャリア層１０６
アセンブルされた積層構造をグラファイト固定台に設置し、そして十分な圧力（すなわち、２ｉｎ．ｌｂトルク）を印加し、炉を通る間に積層構造中のいずれの材料も確実に移動しないようにした。アセンブリを８５０℃で２５％水素（Ｈ２）および７５％窒素（Ｎ２）雰囲気下でともに蝋付けした。次いでベースを固定台から取り出して、そしてパッケージを作製するために使用した。
【００５１】
積層構造ベースを銅とＣｕ／Ｗとの間の界面の整合性について評価した。そのために、ソノスキャン（Ｓｏｎｏｓｃａｎ）機器を使用する音波技術および基板層界面の断面を使用する走査型電子顕微鏡（ＳＥＭ）を使用した。図１３Ａ、１３Ｂ、および１３Ｃは、銅／タングステン制約層（より暗い層）および銅キャリア層（より明るい層）の界面の左から右の、空隙のない連続な断面を示すＳＥＭ写真である。図１４Ａおよび１４Ｂは、２つの銅キャリア層と銅／タングステン制約層との間の９９．９％〜１００％結合を示す本発明の基板の上面図のソノスキャンイメージである（それぞれの断面図については図１Ａを参照）。イメージにおいて、空隙率（ｐｏｒｏｓｉｔｙ）を白で示す。
【００５２】
加えて、基板の熱拡散率についてもレーザフラッシュ技術を使用して測定した。熱拡散率データを、Ｃｕ／Ｗのメッキありおよびなしの本発明の層基板、従来のＣｕ／Ｗベース、および比較できる層厚を有する従来のＣｕ−Ｍｏ−Ｃｕ基板について、以下の表３に示す。
【００５３】
【表３】
Figure 2004507073
パッケージを、厚さ０．００１’’のＭｏ−Ｍｎ金属化およびニッケルメッキセラミックウインドウ、合金−４２鉛フレームおよび銅銀蝋付けプリフォームを使用して形成した。パッケージを１００〜２５０マイクロインチのニッケルおよび１００マイクロインチ（ｍｉｎ）の金でメッキした。同じパッケージ作製手順を使用して、標準のＣｕ／Ｗベースからのパッケージおよび比較テストのためのＣｕ−Ｍｏ−Ｃｕ（１：１：１）ベースのパッケージを作製した。各グループ１０個のパッケージを使用して以下のテストを行った。
Ａ．熱抵抗θｊｃ測定。パッケージに取り付けられたＬ−ＤＭＯＳ半導体ダイおよび赤外線スキャン技術を使用した。熱抵抗値が低いほど、性能がよくなった。
Ｂ．アセンブル後のキャンバおよび平坦性測定。
Ｃ．ボルト締めおよび−６５℃／＋１５０℃の熱サイクル後のセラミックの割れ（すなわち、ＭＩＬ−ＳＴＤ８８３テスト方法１０１０．７）。
【００５４】
上記テストのデータを以下の表４に示す。
【００５５】
【表４】
Figure 2004507073
表４より多くの結論が導かれ得る。熱特性θｊｃは、本発明によって製造されたパッケージの熱抵抗が従来のＣｕ／Ｗベースのパッケージに比べて低下したことを示す。さらに、熱抵抗θｊｃ特性は、本発明によって、ニッケルメッキＣｕ／Ｗ束縛層を用いて製造されたパッケージは、ＩＲ特性を１０％低下させることを示す。これに基づき、本発明を製造する好適な方法は、ニッケルメッキをしないＣｕ／Ｗ束縛層を用いる。しかし適用分野によっては、ニッケルメッキが受容可能または望ましいことさえあり得る。メッキされていないＣｕ／Ｗ束縛層を有する本発明の積層基板の熱抵抗θｊｃ特性は、従来の、Ｃｕ−Ｍｏ−Ｃｕを１：１：１で含む基板の熱抵抗特性にほぼ等しい。しかし、「ボルトダウン」テストおよび温度サイクルテストにおける反りおよび平坦度の観察結果と、セラミッククラッキングデータとの組み合わせによって証明されているように、本発明の積層基板の機械的剛性が遙かに優れているということが非常に重要である。
【００５６】
表４のデータにより、通常の電子パッケージに適用される場合には、ニッケルメッキなしのベース層または束縛層を有する、本発明の積層基板から製造されるパッケージは、従来のＣｕ／Ｗベースのパッケージよりも２９％良好な熱特性（ＩＲ）を有することが明確に示される。従って、本発明のパッケージは、従来のＣｕ−Ｍｏ−Ｃｕを１：１：１で含む材料をベースにしたパッケージよりも好適である。なぜなら、本発明のパッケージは、上述の質および特性を有しているからであり、さらに、このようなパッケージは、ＭＩＬ−ＳＴＤ−８８３、メソッド１０１０．７、コンディション「Ｃ」により特定されている電子パッケージの信頼性要件を満たしているからである。
【００５７】
本発明は、上述のように構成されているため、テレコミュニケーション送信器および受信器用の高電力ＲＦマイクロウェーブミリメータ波増幅器パッケージ、高電力商用および軍事用ＡＣ／ＤＣインバータモジュール、ＤＣ／ＤＣコンバータ、高出力商用および軍事用電源、高信頼性密閉パッケージ、スイッチングへの適用、マイクロプロセッサパッケージ、ならびにダイオードレーザ用マウントおよびサブマウントを含む複数の適用分野に適している。しかし、適用分野は電子部品市場におけるセラミックと金属とのボンディングを有するパッケージに限られない。なぜなら、このプロセスは、パッケージの金属と金属とのボンディング、および金属とセラミックとのボンディングが達成されるか向上することが必要なすべての市場または適用分野においても用いられるからである。例えば、本発明の積層基板は、例えばプリント回路基板（ＰＣＢ）などの他の基本的積層体を改変および剛性化する熱膨張係数（ＣＴＥ）用のコアとしても用いられ得る。本発明の積層基板のさらに他の使用は、ブロック、大型ヒートシンク、チューブ、ならびに大型シートおよび箔などの、異なる形状を有する構造体の製造を含む。本発明の積層構造はさらに、大型電子部品アセンブリ、サブアセンブリ、およびＳＥＭ−Ｅボード、およびボックス用の、構造を剛性化するものとしても用いられ得る。これらは、典型的には商用適用分野において見られるが、航空宇宙および国防分野でより多く見られる。
【００５８】
本発明を実施形態に従って説明し、実施形態をかなり詳細に説明してきたが、本明細書は、特許請求の範囲を上記のような詳細な点に限定することを意図しない。当業者には、さらなる利点および改変が明らかである。例えば、本発明によると、密閉シールの物理的ディメンションをさらに増加させるために、より多いまたはより少ない数の層が積層され得る。矩形、円筒形、三角形などのアセンブリを形成するために、材料層の平面形状が改変され得る。したがって、本発明は、広い局面において、特定の詳細な点、代表的装置、および上記に示し説明した実施例に限定されない。したがって、出願人の包括的な発明の概念の意図または範囲から逸脱することなく、このような詳細な点からの変更がなされ得る。
【図面の簡単な説明】
【図１Ａ】図１Ａは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図１Ｂ】図１Ｂは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図１Ｃ】図１Ｃは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図２】図２は、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図３Ａ】図３Ａは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図３Ｂ】図３Ｂは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図４Ａ】図４Ａは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図４Ｂ】図４Ｂは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図４Ｃ】図４Ｃは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図５Ａ】図５Ａは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図５Ｂ】図５Ｂは、各基板の実施形態の層と構成要素との配置を示す、本発明の種々の実施形態の断面図である。
【図６】図６は、本発明にしたがって作製され、かつ、ダイシング動作に適した基板アレイの斜視図である。
【図７Ａ】図７Ａは、本発明の基板を作製する方法の１実施形態を示すフローチャートである。
【図７Ｂ】図７Ｂは、本発明の基板を作製する方法の１実施形態を示す図である。
【図８Ａ】図８Ａは、本発明の基板を作製する好適な方法を示すフローチャートである。
【図８Ｂ】図８Ｂは、本発明の基板を作製する好適な方法を示す図である。
【図９】図９は、各基板の実施形態の層と構成要素との配置を示す、本発明のさらなる実施形態系置の断面図である。
【図１０】図１０は、各基板の実施形態の層と構成要素との配置を示す、本発明のさらなる実施形態の断面図である。
【図１１】図１１は、各基板の実施形態の層と構成要素との配置を示す、本発明のさらなる実施形態系置の断面図である。
【図１２】図１２は、各基板の実施形態の層と構成要素との配置を示す、本発明のさらなる実施形態系置の断面図である。
【図１３Ａ】図１３Ａは、本発明にしたがって作製された、銅／タングステン閉じ込め層と、銅キャリア層との界面を横切る連続断面の走査型電子顕微鏡写真である。
【図１３Ｂ】図１３Ｂは、本発明にしたがって作製された、銅／タングステン閉じ込め層と、銅キャリア層との界面を横切る連続断面の走査型電子顕微鏡写真である。
【図１３Ｃ】図１３Ｃは、本発明にしたがって作製された、銅／タングステン閉じ込め層と、銅キャリア層との界面を横切る連続断面の走査型電子顕微鏡写真である。
【図１４Ａ】図１４Ａは、孔を白で示した層状基板の上面ソノスキャン（音響）画像である。
【図１４Ｂ】図１４Ｂは、孔を白で示した層状基板の上面ソノスキャン（音響）画像である。

Claims (57)

  1. 半導体をパッケージングするための基板であって、該基板の少なくとも一部が、
    （ａ）第１および第２の側部を有する金属マトリクス複合体であって、該金属マトリクス複合体が、約５０重量％〜９５重量％の耐熱金属の組成を有する銅／耐熱金属複合体を含む、金属マトリクス複合体と、
    （ｂ）該金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該金属マトリクス複合体の該第１の側部に取り付けられた第１のキャリア層と、
    （ｃ）該金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該金属マトリクス複合体の該第２の側部に取り付けられた第２のキャリア層と、
    を含む、基板。
  2. 前記第１のキャリア層が銅を含む、請求項１に記載の基板。
  3. 前記第２のキャリア層が銅を含む、請求項１に記載の基板。
  4. 前記耐熱金属が、タングステンおよびモリブデンからなる群より選択される、請求項１に記載の基板。
  5. 該第２のキャリア層に取り付けられた第２の金属マトリクス複合体をさらに含む、請求項１に記載の基板。
  6. 前記第２の金属マトリクス複合体に取り付けられた第３のキャリア層をさらに含む、請求項５に記載の基板。
  7. 前記耐熱金属が、タングステン、モリブデン、クロム、ニオブ、タンタル、バナジウム、チタンからなる群より選択される、請求項１に記載の基板。
  8. 前記第１のキャリア層に取り付けられたセラミック層をさらに含む、請求項１に記載の基板。
  9. 前記セラミック層が、酸化ベリリウム（ＢｅＯ）、酸化アルミニウム、および硝酸アルミニウムからなる群より選択される、請求項８に記載の基板。
  10. 前記セラミック層が１つ以上のバイアスを含む、請求項８に記載の基板。
  11. 傾斜機能材料コアをさらに含む、請求項１に記載の基板。
  12. 前記傾斜機能材料コアが、銅、銀、銅銀、金、プラチナ、ベリリウム銅、銅／タングステン、銅／モリブデン、銀／タングステン、銀／モリブデン、銀／インバー、ダイアモンド、および立方晶窒化ホウ素からなる群より選択される、請求項１１に記載の基板。
  13. 前記第１のキャリア層が開口部を含む、請求項１に記載の基板。
  14. 前記金属マトリクス複合体が開口部を含む、請求項１３に記載の基板。
  15. 前記第１のキャリア層の前記開口部内に、傾斜機能材料をさらに含む、請求項１４に記載の基板。
  16. 前記第１のキャリア層および前記金属マトリクス複合体の前記開口部内に、傾斜機能材料をさらに含む、請求項１４に記載の基板。
  17. 半導体パッケージのための基板であって、該基板の少なくとも一部分が、
    （ａ）第１および第２の側部を有する銅層と、
    （ｂ）該銅層の該第１の側部に取り付けられた第１の金属マトリクス複合体層と、
    （ｃ）該銅層の該第２の側部に取り付けられた第２の金属マトリクス複合体層と、
    を含む、基板。
  18. 前記第１の金属マトリクス複合体が、約５０重量％〜９５重量％の耐熱金属の組成を有する銅／耐熱金属複合体を含む、請求項１７に記載の基板。
  19. 前記第２の金属マトリクス複合体が、約５０重量％〜９５重量％の耐熱金属の組成を有する銅／耐熱金属複合体を含む、請求項１８に記載の基板。
  20. 前記耐熱金属が、タングステンおよびモリブデンからなる群より選択される、請求項１８に記載の基板。
  21. 前記耐熱金属が、タングステンおよびモリブデンからなる群より選択される、請求項１９に記載の基板。
  22. 半導体パッケージのための基板であって、該基板の少なくとも一部分が、
    （ａ）第１および第２の側部を有する金属マトリクス複合体と、
    （ｂ）該金属マトリクス複合体の該第１の側部に取り付けられた傾斜機能材料コアを有する第１の層と、
    （ｃ）該金属マトリクス複合体の該第２の側部に取り付けられた傾斜機能材料コアを有する第２の層と、
    を含む、基板。
  23. 前記金属マトリクス複合体が、銅／耐熱金属複合体を含む、請求項２２に記載の基板。
  24. 前記銅／耐熱金属複合体が、約５０重量％〜９５重量％の耐熱金属の組成を有する、請求項２３に記載の基板。
  25. 前記耐熱金属が、タングステン、モリブデン、クロム、ニオブ、タンタル、バナジウム、チタンからなる群より選択される、請求項２３に記載の基板。
  26. 前記傾斜機能材料コアが、銅、銀、銅銀、金、プラチナ、ベリリウム銅、銅／タングステン、銅／モリブデン、銀／タングステン、銀／モリブデン、銀／インバー、ダイアモンド、および立方晶窒化ホウ素からなる群より選択される、請求項２２に記載の基板。
  27. 前記金属マトリクス複合体の前記第１の側部が、少なくとも１つのキャビティを含む、請求項２２に記載の基板。
  28. 前記第１の傾斜機能材料コアが、前記金属マトリクス複合体の前記第１の側部内の該少なくとも１つのキャビティを介して、該金属マトリクス複合体に取り付けられる、請求項２７に記載の基板。
  29. 前記金属マトリクス複合体の前記第２の側部が、少なくとも１つのキャビティを含む、請求項２２に記載の基板。
  30. 前記第２の傾斜機能材料コアが、前記金属マトリクス複合体の前記第２の側部内の該少なくとも１つのキャビティを介して、該金属マトリクス複合体に取り付けられる、請求項２９に記載の基板。
  31. 半導体をパッケージングするための基板であって、該基板の少なくとも一部が、
    （ａ）第１および第２の側部を有する束縛金属マトリクス複合体であって、該金属マトリクス複合体が、約５０重量％〜９５重量％の耐熱金属の組成を有する銅／耐熱金属複合体を含む、金属マトリクス複合体と、
    （ｂ）該束縛金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該束縛金属マトリクス複合体の該第１の側部に取り付けられた第１のキャリア層と、
    （ｃ）該束縛金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該束縛金属マトリクス複合体の該第２の側部に取り付けられた第２のキャリア層と、
    を含む、基板。
  32. 前記耐熱金属が、タングステン、モリブデン、クロム、ニオブ、タンタル、バナジウム、チタンからなる群より選択される、請求項３１に記載の基板。
  33. 前記耐熱金属が８５重量％のタングステンを含み、銅１５重量％およびタングステン８５重量％を有する銅／タングステン複合体を形成する、請求項３１に記載の基板。
  34. 前記耐熱金属が８５重量％のモリブデンを含み、銅１５重量％およびモリブデン８５重量％を有する銅／モリブデン複合体を形成する、請求項３１に記載の基板。
  35. 前記第１のキャリア層の前記金属マトリクス複合体が、前記束縛層よりも高い重量％の銅を含む、請求項３３に記載の基板。
  36. 前記第１のキャリア層がバイアスを含む、請求項３１に記載の基板。
  37. 前記第２のキャリア層がバイアスを含む、請求項３１に記載の基板。
  38. 半導体をパッケージングするための基板であって、該基板の少なくとも一部が、
    （ａ）第１および第２の側部を有するベリリア／ベリリウム複合体と、
    （ｂ）該ベリリア／ベリリウム複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該複合体の該第１の側部に取り付けられた第１のキャリア層と、
    （ｃ）該ベリリア／ベリリウム複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該複合体の該第２の側部に取り付けられた第２のキャリア層と、
    を含む、基板。
  39. 前記第１のキャリア層が銅を含む、請求項３７に記載の基板。
  40. 前記第２のキャリア層が銅を含む、請求項３７に記載の基板。
  41. 前記ベリリア／ベリリウム複合体が、２０〜６０体積％のベリリアを含む、請求項３７に記載の基板。
  42. 半導体をパッケージングするための基板であって、該基板の少なくとも一部が、
    （ａ）第１および第２の側部を有するアルミニウム／炭化ケイ素複合体と、
    （ｂ）該アルミニウム／炭化ケイ素複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該複合体の該第１の側部に取り付けられた第１のキャリア層と、
    （ｃ）該アルミニウム／炭化ケイ素複合体よりも大きな熱膨張係数および熱伝導率を有し、且つ、該複合体の該第２の側部に取り付けられた第２のキャリア層と、
    を含む、基板。
  43. 前記アルミニウム／炭化ケイ素複合体が、５５〜７５体積％の炭化ケイ素を含む、請求項４２に記載の基板。
  44. 半導体パッケージのための基板を形成する方法であって、
    （ａ）５０重量％〜９５重量％の耐熱金属マトリクス複合体を提供するステップと、
    （ｂ）該金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有する第１の材料を、該金属マトリクス複合体の該第１の側部に取り付けるステップと、
    （ｃ）該金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有する第２の材料を、該金属マトリクス複合体の該第２の側部に取り付けるステップと、
    を含む方法。
  45. 前記ステップ（ｂ）が、前記金属マトリクス複合体の前記第１の側部上に第１の蝋付け予備形品を配置するステップを含む、請求項４４に記載の方法。
  46. 前記ステップ（ｃ）が、前記金属マトリクス複合体の前記第２の側部上に第２の蝋付け予備形品を配置するステップを含む、請求項４５に記載の方法。
  47. 前記ステップ（ｂ）が、前記第１のキャリア層を前記第１の蝋付け予備形品に接触させるステップを含む、請求項４５に記載の方法。
  48. 前記ステップ（ｃ）が、前記第２のキャリア層を前記第２の蝋付け予備形品に接触させるステップを含む、請求項４６に記載の方法。
  49. 約２８０℃〜９００℃の温度で基板を加熱するステップをさらに含む、請求項４６に記載の方法。
  50. 前記第１のキャリア層上にセラミックウィンドウ層を取り付けるステップをさらに含む、請求項４４に記載の方法。
  51. 半導体パッケージのための基板を形成する方法であって、
    （ａ）５０重量％〜９５重量％の耐熱金属マトリクス複合体を提供するステップと、
    （ｂ）該金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有する第１の材料を、直接銅接着プロセスを介して、該金属マトリクス複合体の該第１の側部に取り付けるステップと、
    （ｃ）該金属マトリクス複合体よりも大きな熱膨張係数および熱伝導率を有する第２の材料を、直接銅接着プロセスを介して、該金属マトリクス複合体の該第２の側部に取り付けるステップと、
    を含む方法。
  52. 前記ステップ（ｂ）が、第１の銅の予備形品を、前記第１の材料と前記金属マトリクス複合体の前記第１の側部との間に配置するステップを含む、請求項５１に記載の方法。
  53. 前記ステップ（ｃ）が、第２の銅の予備形品を、前記第２の材料と前記金属マトリクス複合体の前記第２の側部との間に配置するステップを含む、請求項５２に記載の方法。
  54. 前記基板を、１０６５℃を超える温度に加熱するステップをさらに含む、請求項５３に記載の方法。
  55. 前記ステップ（ａ）が、５０重量％〜９５重量％のタングステン金属マトリクス複合体を提供するステップを含む、請求項５１に記載の方法。
  56. 前記ステップ（ａ）が、５０重量％〜９５重量％のモリブデン金属マトリクス複合体を提供するステップを含む、請求項５１に記載の方法。
  57. セラミックウィンドウ層を前記第１の層の材料に取り付けるステップをさらに含む、請求項５１に記載の方法。
JP2001575465A 2000-04-06 2001-04-03 高剛性、多層半導体パッケージ、およびその製造方法 Withdrawn JP2004507073A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54470600A 2000-04-06 2000-04-06
PCT/US2001/010755 WO2001078109A2 (en) 2000-04-06 2001-04-03 High rigidity, multi-layered, semiconductor package and method of making the same

Publications (1)

Publication Number Publication Date
JP2004507073A true JP2004507073A (ja) 2004-03-04

Family

ID=24173237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001575465A Withdrawn JP2004507073A (ja) 2000-04-06 2001-04-03 高剛性、多層半導体パッケージ、およびその製造方法

Country Status (5)

Country Link
US (1) US20010038140A1 (ja)
EP (1) EP1273037A2 (ja)
JP (1) JP2004507073A (ja)
KR (1) KR20030028462A (ja)
WO (1) WO2001078109A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577018B1 (en) 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
JP3889933B2 (ja) * 2001-03-02 2007-03-07 シャープ株式会社 半導体発光装置
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
SG102637A1 (en) 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
AT5972U1 (de) * 2002-03-22 2003-02-25 Plansee Ag Package mit substrat hoher wärmeleitfähigkeit
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
US20050247945A1 (en) * 2004-05-10 2005-11-10 United Epitaxy Company, Ltd. LED heat-radiating substrate and method for making the same
US7416789B2 (en) 2004-11-01 2008-08-26 H.C. Starck Inc. Refractory metal substrate with improved thermal conductivity
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
US20060289887A1 (en) * 2005-06-24 2006-12-28 Jabil Circuit, Inc. Surface mount light emitting diode (LED) assembly with improved power dissipation
WO2008013279A1 (fr) * 2006-07-28 2008-01-31 Kyocera Corporation Boîtier de stockage de composant électronique et dispositif électronique
JP4906496B2 (ja) * 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ
WO2009123928A1 (en) * 2008-03-31 2009-10-08 3M Innovative Properties Company Low layer count reflective polarizer with optimized gain
AT11107U1 (de) 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
JP5540036B2 (ja) * 2012-03-26 2014-07-02 富士フイルム株式会社 内視鏡
US9035448B2 (en) * 2012-06-29 2015-05-19 Materion Corporation Semiconductor packages having metal composite base plates
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
WO2015030699A2 (en) * 2013-06-28 2015-03-05 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
WO2015055899A1 (fr) * 2013-10-18 2015-04-23 Griset Support pour composants électroniques de puissance, module de puissance doté d'un tel support, et procédé de fabrication correspondant
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
KR20170010816A (ko) 2014-05-29 2017-02-01 가부시끼가이샤 아라이도 마테리아루 히트 스프레더와 그 제조 방법
KR101907953B1 (ko) * 2014-06-18 2018-10-16 엘리먼트 씩스 테크놀로지스 리미티드 일체형 다이아몬드 열 스프레더를 갖는 전자 장치 컴포넌트
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
KR102336734B1 (ko) * 2015-08-06 2021-12-08 주식회사 아모센스 통신용 증폭 반도체
KR102336735B1 (ko) * 2015-08-06 2021-12-08 주식회사 아모센스 통신용 증폭 반도체
KR102403248B1 (ko) * 2015-09-15 2022-05-30 주식회사 아모센스 통신용 증폭 반도체 패키지
KR102384794B1 (ko) * 2015-09-15 2022-04-18 주식회사 아모센스 통신용 증폭 반도체 패키지
KR102403247B1 (ko) * 2015-09-15 2022-05-30 주식회사 아모센스 통신용 증폭 반도체 패키지
US9859185B2 (en) * 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
WO2020122482A1 (ko) * 2018-12-11 2020-06-18 주식회사 아모센스 반도체 패키지 부품, rf 트랜지스터용 베이스 기판 및 이의 제조방법
US10732265B1 (en) * 2019-04-11 2020-08-04 Analog Devices, Inc. Optical illuminator module and related techniques
CN115004365A (zh) * 2019-12-16 2022-09-02 阿莫善斯有限公司 半导体封装及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997698A (en) * 1987-05-04 1991-03-05 Allied-Signal, Inc. Ceramic coated metal substrates for electronic applications
US5493153A (en) * 1992-11-26 1996-02-20 Tokyo Tungsten Co., Ltd. Plastic-packaged semiconductor device having a heat sink matched with a plastic package

Also Published As

Publication number Publication date
EP1273037A2 (en) 2003-01-08
US20010038140A1 (en) 2001-11-08
WO2001078109A2 (en) 2001-10-18
KR20030028462A (ko) 2003-04-08
WO2001078109A3 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP2004507073A (ja) 高剛性、多層半導体パッケージ、およびその製造方法
Scrantom et al. LTCC technology: where we are and where we're going. II
EP3776648B1 (en) Circuit support and cooling structure
JP7105981B2 (ja) モノリシックマイクロ波集積回路（ｍｍｉｃ）冷却構造
JPH07202063A (ja) セラミックス回路基板
JP2003017627A (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
US20020191377A1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
EP1553627A1 (en) Material for a heat dissipation substrate for mounting a semiconductor and a ceramic package using the same
WO2018190023A1 (ja) 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール
JPH08102570A (ja) セラミックス回路基板
Occhionero et al. Aluminum silicon carbide (AlSiC) thermal management packaging for high density packaging applications
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2521624Y2 (ja) 半導体装置
JPH0529509A (ja) 半導体用基板
JPH01151252A (ja) セラミックパッケージとその製造方法
JP3170004B2 (ja) セラミック回路基板
JPH10275878A (ja) 半導体パッケージ
Sepulveda Advanced microelectronic packaging using BeO ceramics
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPH0763080B2 (ja) 半導体パツケ−ジ構造体
JP2000058723A (ja) 回路基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603