KR20030028462A - 고강도 다층 반도체 패키지 및 그 제조 방법 - Google Patents

고강도 다층 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20030028462A
KR20030028462A KR1020027013466A KR20027013466A KR20030028462A KR 20030028462 A KR20030028462 A KR 20030028462A KR 1020027013466 A KR1020027013466 A KR 1020027013466A KR 20027013466 A KR20027013466 A KR 20027013466A KR 20030028462 A KR20030028462 A KR 20030028462A
Authority
KR
South Korea
Prior art keywords
substrate
metal matrix
matrix composite
copper
semiconductor package
Prior art date
Application number
KR1020027013466A
Other languages
English (en)
Inventor
카커제프리에이
맥스리비
세풀베다후안엘
달알키랑쿠마르에이치
아담스노버트
Original Assignee
브러쉬 웰만 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브러쉬 웰만 인코포레이티드 filed Critical 브러쉬 웰만 인코포레이티드
Publication of KR20030028462A publication Critical patent/KR20030028462A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 발명은 복수 개의 층이 적층된 반도체 패키지용 기판을 제공하는 것에 관한 것이다. 예컨대, 반도체 패키지용 기판은 금속 기지 복합재료층과, 상기 금속 기지 복합재료층 보다 큰 열팽창 계수와 열전도율을 갖는 적어도 하나의 캐리어층(142, 144)을 포함하고 있다. 바람직한 실시예(140)에 있어서, 상기 금속 기지 복합재료층은 대략 50∼95 중량% 사이의 내화 금속과, 잔류 중량%의 구리를 포함하고 있다. 예컨대, 캐리어층(106)의 적합한 재료로는 구리를 포함한다. 이와 같이 구성되는 것에 의해 본 발명에 따른 복수 개의 층이 적층된 반도체 패키지용 기판은 세라믹 재료와 정합함에 있어서 개선된 강도 및 열적 특성을 제공할 수 있다.

Description

고강도 다층 반도체 패키지 및 그 제조 방법{HIGH RIGIDITY, MULTI-LAYERED, SEMICONDUCTOR PACKAGE AND METHOD OF MAKING THE SAME}
반도체 장치는 그것이 개발된 당시부터 산업 사회의 기술 발전에 있어서 중요한 역할을 수행하였다. 최초의 고체 라디오에서 시작해서, 반도체 장치는 설계 및 응용의 면에서 발전을 계속하여 현대의 컴퓨터 시스템, 휴대용 무선 전화, 레이더 시스템, 의료 장비 및 가전 제품에 이르고 있다.
초기 반도체 장치는 수동 장치였고, 다이오드와 같은 간단한 접합(예컨대, pn 접합) 장치로 한정되었다. 이러한 간단한 접합 장치가 트랜지스터와 집적 회로와 같은 다른 장치의 개발을 이끌어내었다. 이러한 초기 반도체 장치들은 에폭시 또는 플라스틱으로 패키지화되었고, 전기 접촉을 위하여 단지 2개 또는 3개의 금속 리드선을 지닌 반도체 장치를 필요로 한다.
기술이 발전함에 따라, 복잡한 반도체 장치가 많은 응용예에서 필요하게 되었다. 이들 복잡한 반도체 장치는 넓은 주파수 및 전력 범위에서 동작할 수 있어야 한다. 예컨대 휴대용 무선 전화와 레이더 시스템은 고주파 및 고전력 수용 능력을지니는 것이 요구된다.
종래의 전력 반도체 패키지는 흔히 클래드 금속 기판(clad metal substrate)으로 제조된다. 이러한 클래드 금속 기판은 압연 공정(rolling operation) 중 냉각 작업을 거친다. 압연 공정 중 냉각 작업의 결과, 금속의 격자에 응력이 침투하게 된다. 압연 공정 후, 이러한 내부 응력은 기판을 어닐링함으로써 없어진다. 그러나. 내부 응력이 사라지면서 예컨대, 뒤틀림(warping)과 같은 원하지 않는 왜곡이 반도체 기판에 생기게 된다. 예컨대, Cu-Mo-Cu 및 Ni-Mo-Ni와 같은 현재의 클래드 금속 기판은 조립 공정 중에 순환하거나 일정한 온도에 제공되었을 때 뒤틀림을 일으키는 경향이 있다. 이하, 함께 클래딩되거나 브레이징된 원소들에 대해서는 예컨대, Cu-Mo-Cu와 같이 부호 "-"를 사용하여 표시하고, 금속 기지 복합재료와 같은 복합재료에 대해서는 예컨대, Cu/Mo와 같이 부호 "/"를 사용하여 표시한다. 표 1은 금속 클래드 기판의 특정한 열적 특성에 대하여 설명한다.
기판 구성 접착 공정 열전도율(W/mK)(주 3) 열저항 θJC(℃/W) (주 1) 열팽창 계수(ppm/℃)(주 3)
20-20-20 Cu-Mo-Cu(주2) 냉간 압연 251 0.533 8.6
15-30-15 Cu-Mo-Cu 냉간 압연 213 0.631 7.3
12-36-12 Cu-Mo-Cu 냉간 압연 194 0.694 6.5
(주 1: 30 W를 소산하는 0.11"×0.10" 다이에 대한 시리즈 모델의 저항을 사용하여 계산한 값임. 주 2: 0.020" Cu - 0.020" Mo - 0.020" Cu로 구성된 기판층임. 주 3: 미시칸주 윅썸에 소재하는 Climax Research Services에서 결정된 값임.)
또한, 전술한 바와 같이 기판의 구조적인 안정도가 떨어짐에 따라, 다른 소자들, 예컨대 전자 다이, 링-프레임과 같은 세리믹 엔클로우저, 커패시터와 같은 다른 수동 소자 등의 보전성 및 신뢰성이 감소된다. 특히 전기 다이는 그것을 둘러싸는 패키지가 그 내부에 구축된 고유의 기계적 응력을 방출하게 되면, 그 수명이 급격하게 감소된다. 따라서, 전술한 여러 단점을 극복할 수 있는 반도체 기판 및 패키지를 제조하는 방법이 크게 요구되는 것이다.
본 발명은 일반적으로 반도체 장치 또는 패키지에 관한 것으로서, 특히 강도가 높고 열적 특성이 개선된 다층 패키지에 대한 것이다.
도 1a 내지 도 5b는 각 기판 실시예의 층 및 소자의 배치를 도시하는 본 발명에 따른 다양한 실시예에 대한 단면도이다.
도 6은 다이싱 작업에 적당한 본 발명에 따른 기판 어레이의 사시도이다.
도 7a 및 도 7b는 본 발명의 기판을 제조하기 위한 방법의 일 실시예를 도시한다.
도 8a 및 도 8b는 본 발명의 기판을 제조하기 위한 바람직한 방법을 도시한다.
도 9 내지 도 12는 각 기판 실시예의 층 및 소자의 배치를 도시하는 본 발명에 따른 추가적인 실시예에 대한 단면도이다.
도 13a, 도 13b 및 도 13c는 본 발명에 따른 구리/텅스텐 억제층 및 구리 캐리어층 인터페이스를 가로지르는 연속 단면에 대한 전자 주사 현미경 사진이다.
도 14a 및 도 14b는 공극이 흰색으로 표현되어 있는 기판 층 상부의 소노스캔(Sonoscan)[어퀴스틱(aqustic)] 이미지이다.
본 발명은 개선된 열전도율과 낮은 열팽창 계수를 지니는 층으로 된 금속 기판과 층으로 된 금속 및 세라믹 기판의 조합을 제공한다. 이것은 금속, 금속 기지 복합재료, 세라믹 기판 및 적당한 본딩 방법을 사용하여 달성된다. 본 발명에 따른 기판은 열팽창도가 낮은 금속 코어 또는 억제층(constraining layer)과 그 억제층에 접착된 하나 또는 그 이상의 금속 캐리어층(carrier layer) 또는 확산층을 포함하는 것을 특징으로 한다. 여기에서 캐리어층은 억제층의 열전도율보다 높은 열전도율과 억제층의 열팽창 계수보다 높은 열팽창 계수를 지닌다.
억제층은 높은 열전도율을 지니는 외부 캐리어층의 팽창을 제한하기 때문에 중요하다. 본 발명에 있어서, 억제층은 다른 종래의 금속에 비하여 높은 강도를 나타내는 금속 기지 복합재료를 포함하는 것이 가장 바람직하다. 이러한 개선된 강도는 어닐링 처리 온도와 조합한 억제층의 탄성 모듈의 결과이다. 이러한 구별 특성은 다이 접착, 리드 접착, 세라믹 프레임 접착 등과 같은 어셈블리 작업시 연속되는 열 처리에서 클래드 금속 기판에 통상적으로 나타날 수 있는 뒤틀림 현상을 없애거나 크게 줄인다.
본 발명의 가장 바람직한 실시예에 있어서, 기판의 다른 층들은 브레이징(brazing) 또는 융합(fusing) 방법을 사용하여 접착된다. 브레이징 또는 융합 처리 후에, 본 발명의 층 기판은 노에서 나온 즉시 실질적으로 평탄하게 되고 어닐링 처리된다. 이것은 결정의 미세 구조에 현저한 왜곡을 발생하지 않기 때문에, 기판 기능을 사용하는 동안 구조적인 안정성을 증가시킬 것이다. 이러한 방법은 강성이고, 실질적으로 결함이 없고, z-축 방향으로 개선된 열전도율을 나타내는 얇은 조각으로 갈라지지 않는(non-delaminating) 기판을 제공한다. 왜냐 하면, 다른 층들 사이의 인터페이스가 종래의 기판에 비하여 최소화되기 때문이다.
본 발명에 따르면, 반도체 패키지는 적어도 하나의 억제층과 적어도 하나 또는 그 이상의 캐리어층을 지니는 기판에 제공된다. 억제층은 캐리어층의 열팽창 계수보다 낮은 열팽창 계수를 지니고 우수한 열전도율을 지니는 재료로 제조되는 것이 바람직하다. 캐리어층은 억제층 보다 열전도율이 높고 열팽창 계수가 큰 재료로 제조되는 것이 바람직하다. 그러한 특성을 지닐 때, 억제층은 높은 열전도 특성을 지니는 캐리어층의 팽창을 제한한다. 또한, 억제층 재료는 캐리어층에 비하여 더 높은 강도를 나타내는 것이 바람직하다. 개선된 패키지 강도는 캐리어층에 비하여 억제층의 강도를 크게 함으로써 달성된다. 억제층과 캐리어층 사이의 이러한 구별 특성은 다이, 리드, 세라믹 프레임 등의 접착 등과 같은 패키지 어셈블리 작업시 연속되는 열 처리에서 통상적으로 나타날 수 있는 뒤틀림 현상을 없애거나 크게 줄인다.
억제층(102)에 적당한 재료는 예컨대, 구리/텅스텐, 구리/몰리브덴, 구리/실리콘 카바이드, 베릴리아/베릴륨, 알루미늄/실리콘 카바이드(바람직하게는 55 내지 75 부피 % 실리콘 카바이드), E60(60 부피% 베릴리아 및 40 부피% 베릴륨), E40(40 부피% 베릴리아 및 60 부피% 베릴륨), E20(20 부피% 베릴리아 및 80 부피% 베릴륨)과 같은 E-MATERIALSTM, CuBe/W을 포함하는 내화 금속을 포함하는 복합재료와 같은 금속 기지 복합재료 및 예컨대, 열전도율이 높은 캐리어층 보다 열팽창이 낮고 적당한 열전도율을 나타내는 기타 다른 복합재료 또는 그것들의 조합을 포함하는 것이 바람직하다. 금속 기지 복합재료를 형성하는데 적당한 다른 내화 금속은 크롬, 니오븀, 탄탈, 바나듐 및 티탄을 포함한다. 캐리어층에 적당한 재료는 예컨대,구리, 은, 금, 알루미늄과, 구리 은, 베릴륨 구리, 및 베릴륨 니켈과 같은 금속 합금과, 구리-텅스텐과 같은 금속 기지 복합재료, 및 억제층에 비하여 높은 열전도 특성과 높은 전기 전도 특성을 지니는 적당한 재료를 포함하는 위에 기술한 것과는 다른 복합재료 및 다른 유사한 금속, 합금 및 복합재료를 포함한다.
따라서, 본 발명의 장점은 열 처리 어셈블리에서 강성이고 보다 안정한 기초를 제공하고 더 높은 열전도 특성을 제공함으로써 뒤틀림과 같은 문제를 감소시키거나 해결하는 금속층 기판을 제공하는 것이다.
따라서, 본 발명의 층 기판의 장점은 평탄화 작업 또는 에칭 작업을 용이하게 할 수 있는 구조를 생산한다는 것이다. 왜냐 하면, 구리는 그러한 작업을 위하여 증명된 바람직한 재료이기 때문이다. 이런 점에서, 본 발명의 층 기판의 제조는 표준 Cu-Mo-Cu 또는 Mo 기판에 비하여 보다 효과적이다.
따라서, 본 발명의 다른 장점은 종래에는 재료를 결합시키는 것이 어려워서 완전히 사용되지 않았던 방법을 사용할 수 있다는 점이다. 그러한 재료는 예컨대, E60(60 부피% 베릴리아 및 40 부피% 베릴륨), E40(40 부피% 베릴리아 및 60 부피% 베릴륨), E20(20 부피% 베릴리아 및 80 부피% 베릴륨)과 같은 E-MATERIALSTM, Cu/Mo, CuBe/W, Cu/SiC, Cu/B4C 및 억제층 재료로 사용될 수 있는 다른 금속 기지 복합재료와 캐리어층으로 사용될 수 있는 구리, 은, 금 및 구리 은, 베릴륨 구리, 및 베릴륨 니켈과 같은 금속 합금을 포함한다.
따라서, 본 발명에 따른 다른 장점은 세라믹 또는 리드가 본딩되는 다른 패키징 부재들과 동시에 연속하는 공정을 사용하여 또는 단일한 유닛 동작에서 층 패키지 제조가 달성된다는 것이다. 단일 유닛 동작에서 어셈블리를 제조하는 것은 복수개의 공정 및 그에 따른 비용의 면에서 효율적이다.
따라서, 본 발명에 따른 다른 장점은 예컨대 무선 통신, 광전자기, 산업 전력, 자동차, 컴퓨터를 취급하는 시장 및 기타 효율적인 열전도와 높은 기계적 일체성을 필요로 하는 유사한 상품을 취급하는 시장에서 광범위한 애플리케이션을 지니는 패키지를 제공할 수 있다는 것이다.
도 1a는 본 발명의 일실시예에 따른 단면도를 도시한다. 특히, 패키지 기판(100)은 억제층(102) 및 캐리어층(104, 106)을 포함한다. 억제층(102)은 캐리어층(104, 106)에 비하여 열팽창 계수가 낮고 강도가 높다.
억제층(102)에 적당한 재료는 예컨대, 구리/텅스텐, 구리 베릴륨/텅스텐 및 구리/몰리브덴, 베릴리아/베릴륨, 알루미늄/실리콘 카바이드(55 내지 75 부피% 실리콘 카바이드가 바람직함), 구리/실리콘 카바이드, E60(60 부피% 베릴리아 및 40 부피% 베릴륨), E40(40 부피% 베릴리아 및 60 부피% 베릴륨), E20(20 부피% 베릴리아 및 80 부피% 베릴륨)과 같은 E-MATERIALSTM을 포함하는 내화 금속을 포함하는 복합재료를 포함하는 금속 기지 복합재료 및 예컨대, 열전도율이 높은 캐리어층(104, 106) 보다 열팽창이 낮고 적당한 열전도율을 나타내는 다른 복합재료 또는 그것들의 조합을 포함하는 것이 바람직하다. 금속 기지 복합재료를 형성하는데 적당한 다른 내화 금속은 크롬, 니오브, 탄탈, 바나듐 및 티타늄을 포함한다. 캐리어층(104, 106)에 적당한 재료는 예컨대, 구리, 은, 금, 알루미늄과, 구리 은, 베릴륨 구리, 및 베릴륨 니켈과 같은 금속 합금과, 구리-텅스텐과 같은 금속 기지 복합재료, 및 억제층(102)에 비하여 높은 열전도 특성과 높은 전기 전도 특성을 지니는 적당한 재료를 포함하는 상술한 복합재료 및 다른 유사한 금속, 합금 및 복합재료를 포함한다. 각각의 캐리어층-억제층-캐리어층의 두께 비율은 1:1:1 내지 1:5:1의 범위 내에 있는 것이 바람직하다. 예컨대, 본 발명의 적당한 두께 비율은 0.012":0.036":0.012" (1:3:1)이다. 부가적으로, 높은 캐리어층-억제층 두께 비율이 특정한 응용예 및 원하는 기판 속성에 따라 사용될 수 있다. 상기 두께 비율은 후술하는 모든 실시예에 일반적으로 적용될 수 있다.
도 1a에 있어서, 억제층(102)은 구리/텅스텐 금속 기지 복합재료인 것이 바람직하다. 본 발명의 구리/텅스텐 복합재료는 텅스텐이 중량의 면에서 약 50% 내지 95%인 것이 바람직하다. 가장 바람직하게는,본 발명의 구리/텅스텐 복합재료는 약 80% 내지 90 중량%의 텅스텐을 지니는 것이다. 패키지(100)의 캐리어층(104, 106)은 구리로 제조되는 것이 바람직하다. 도 7a 내지 도 8b와 관련하여 설명하면, 캐리어층(104, 106)은 후술하는 바와 같이 본 발명의 본드 접착 또는 브레이징 처리를 통하여 억제층(102)에 접착된다.
표 2는 본 발명에 따른 패키지(100) 및 본 발명에 따라 제조될 수 있는 다른 패키지에 대하여 (표 1의 냉간 압연 공정 데이터와 비교하여), 예컨대 열전도율, 열저항성 및 열팽창 계수와 같은 특정한 열적 특성에 대하여 설명한다.
기판 구성 접착 공정 열전도율(W/mK) 열저항 θJC(℃/W) 열팽창 계수(ppm/℃)
20-20-20Cu-Cu15/W85-Cu 브레이징 308 0.452 9.61
15-30-15Cu-Cu15/W85-Cu 브레이징 277 0.502 8.64
15-30-15Cu-E60-Cu 브레이징 300 0.463 7.89
20-20-20Cu-Cu15/Mo85-Cu 브레이징 279 0.499 9.75
15-30-15Cu-Cu15/Mo85-Cu 브레이징 242 0.576 8.78
20-20-20Cu-Cu10/W90-Cu DBC 296 0.467 8.93
15-30-15Cu-Cu10/W90-Cu DBC 261 0.528 7.82
20-20-20Cu-Cu15/W85-Cu DBC 309 0.446 9.61
15-30-15Cu-Cu15/W85-Cu DBC 277 0.498 8.64
12-36-12Cu-Cu15/W85-Cu DBC 260 0.530 7.14
표 2에서, "DBC"와 "브레이징(Brazing)"은 각각 도 7a 및 도 8b와 관련하여 설명한 바와 같이 DBC 공정 및 브레이징 공정을 의미한다. 표 2의 열전도율값 및 열저항값은 30 와트를 소비하는 0.11"×0.10" 다이에 대한 시리즈 모델의 저항을 사용하여 계산하였다. 표 2의 열팽창 계수값은 동일한 다이에 대한 유한 성분 분석에 대한 구조 연구 및 분석 협의회 COSMOS/M 소프트웨어를 사용하여 계산하였다.
도 1a에 대해서 더 설명하면, 예컨대 Mo-Mn으로 알루미늄 금속화되고 니켈로 평탄화되고 거기에 윈도우를 지니는 금속화된 세라믹층(108)은 종래의 브레이징 또는 DBC 공정 중 어느 하나에 의하여 캐리어층(104)에 본드된다. 금속화된 세라믹층(108) 위에, 구리, 합금-42(예컨대, 니켈-철 합금) 또는 다른 금속 리드(112, 114)가 DBC 공정 또는 종래의 브레이징을 통하여 접착된다. 반도체 다이 또는 칩(110) 및 수동 소자(들)(122)은 공정(共晶)(eutectic) 본드, 브레이징, 또는 에폭시를 사용하여 층(104)에 접착된다. 수동 소자(들)(122)는 예컨대 저항, 커패시터, 인덕터 또는 그들의 조합의 뱅크를 지니는 회로 또는 지니지 않는 회로가 될 수 있다. 예컨대 와이어 본드(116, 118)는 리드(112, 114)와 칩(110) 및 수동 소자(들)(122) 사이에 전기적인 결합을 제공한다. 와이어 본딩은 또한 수동 소자(들)(122)과 반도체 칩 또는 다이(110) 사이에 상호 결합을 제공한다. 플라스틱, 세라믹, 금속화된 세라믹 또는 금속이 될 수 있는 리드(120)는 에폭시 또는 그와 유사한 방법을 통하여 리드(112, 114)의 상부 및 세라믹 링프레임층(108)의 상부에 접착되는 것이 바람직하다.
도 1b는 억제층(102)이 그 내부에 복수개의 열적 비아들(132)을 포함한다는 것을 제외하고는, 도 1a의 실시예(100)와 매우 유사한 실시예(130)를 도시한다. 도 4b 및 도 4c와 관련하여 아래에 보다 상세하게 설명하는 바와 같이, 억제층(102)의 구리 또는 구리-은 비아들은 억제층(102)을 통하여 z-축 방향으로 열 소산을 개선시킨다. 왜냐 하면, 구리 또는 구리-은의 열전도율이 예컨대 15 중량% 구리 및 85 중량% 텅스텐 금속 기지 복합재료와 같은 억제층(102) 금속 기지 복합재료의 열전도율보다 크기 때문이다.
도 1c는 금속 기지 복합재료 억제층(102)과 금속 기지 복합재료 캐리어층(142, 144)을 포함하는 실시예(140)를 도시한다. 바람직한 실시예에서, 억제층(102)은 구리 15 중량% 및 텅스텐 85 중량%의 금속 기지 복합재료로 제조될 수 있고, 캐리어층(142, 144)은 구리 85 중량% 및 텅스텐 15 중량%의 금속 기지 복합재료로 제조될 수 있다. 다른 방법에 따르면, 억제층(102)은 구리 15 중량% 및 몰리브덴 85 중량%의 금속 기지 복합재료로 제조될 수 있고, 캐리어층(142, 144)은 구리 85 중량% 및 몰리브덴 15 중량%로 제조될 수 있다. 상술한 바와 같이, 캐리어층(142, 144) 재료의 열전도율과 열팽창도가 억제층(102) 재료의 열전도율 및 열팽창율 보다 크기만 하다면 다른 조합도 가능하다.
도 2는 2 개의 이격된 억제층(202, 204)과 3 개의 이격된 열전도율이 높은 캐리어층(206, 208, 210)을 지니는 다층 기판에 대한 본 발명의 제2 실시예(200)를 도시한다. 억제층(202, 204)은 도 1a의 억제층(102)과 동일한 재료로 제조될 수 있고, 도 1b의 억제층에 도시되어 있는 비아들을 포함할 수 있다. 예컨대, 억제층(202, 204)은 상기한 바와 같이 구리/텅스텐 또는 다른 금속 기지 복합재료로 제조될 수 있다. 캐리어층(206, 208, 210)은 도 1a에서 캐리어층(104, 106)에 대하여 설명한 것과 동일한 재료로 제조될 수 있다. 예컨대, 캐리어층(206, 208, 210)은 상기한 바와 같이 열전도율이 높고 전기 전도율도 높은 구리 또는 다른 재료로 제조될 수 있다. 예컨대 금속화된 세라믹층(108), 칩(110), 수동 소자(들)(122), 리드(112, 114), 와이어 본딩(116, 118) 및 덮개(120)와 같은 패키지의 나머지 소자들은 도면에 도시하고 위에서 설명한 바와 같이 배치된다.
도 3a 및 도 3b는 본 발명에 따른 제3 실시예(300)를 도시하고, 그것은 특히 바이폴라 및 전계 효과 트랜지스터(FET) 칩 또는 다이 애플리케이션에 적합하다. 이 실시예는 도 1a의 실시예(100)와 유사하지만, 캐리어층(104)에 접착된 세라믹층(304)을 더 포함한다. 층(304)은 예컨대 베릴리아(BeO)와 같은 세라믹 재료로 제조되는 것이 바람직하다. 베릴리아는 열팽창 계수가 약 7.8 ppm/℃이고, 열전도율이 약 290 W/mK이며, 이것은 캐리어층(104)이 예컨대 구리로 제조되는 경우 캐리어층(104)에 훨씬 가깝게 매칭될 수 있다. 층(304)에 적당한 다른 세라믹은 산화알루미늄 및 질화알루미늄을 포함한다. 이러한 구성의 장점은 다이에 대한 열전도율이 우수하게 되는 것과 함께 세라믹 링프레임(108)에 매칭되는 열팽창도가 우수하게 된다는 것이다. 또한 위 구성은 바이폴라 반도체 애플리케이션에 특히 적합한 패키지를 만드는 절연층 [예컨대, 세라믹층(304)]을 제공한다.
도 3b의 실시예는 부가적으로 칩 또는 다이(110)에서 캐리어층(304)을 통과하여 캐리어층(104)에 이르는 열 및/또는 접지 비아들(314)을 포함한다. 그러한 비아들을 형성하는 방법은 공지이다. 도 3b의 실시예는 또한 캐리어층(104)과 전기적으로 그리고 열적으로 통하게 하고 기판에 부가적인 접지 기능을 제공하는 접지 리드(316)를 포함한다.
도 3a 및 도 3b로 다시 되돌아가면, 금속화된 세라믹층(108)은 그 내부에 형성되는 피드-스루(feed-through)(310)를 포함한다. 피드-스루(310)는 하나 또는 그 이상의 세라믹과 같은 절연 재료와 금속과 같은 전도 재료로 제조되어 칩 또는 다이(110)과 패키지 외부 회로 사이에 회로 통신을 제공하는 것이 바람직하다. 다른 실시예에서, 패키지가 밀봉으로 설계된 경우라면, 피드-스루(310)도 밀봉인 것이 좋다. 피드-스루(310)를 위한 적당한 소스는 캘리포니아 오션사이드에 소재하는 CIRCUIT PROCESSING TECHNOLOGY, INC.,와 메릴랜드 뉴베드포드에 소재하는 OLIN AEGIS이다. 회로 통신을 완성하기 위하여 하나 또는 그 이상의 와이어-본드(312)가 피드-스루(310)와 칩 또는 다이(110)에 적당하게 결합된다. 예컨대, 칩(110)과 덮개(120)와 같은 패키지의 나머지 소자들은 도면에 도시하고 위에 기술한 바와 같이 배치된다.
도 4a는 본 발명의 제4 실시예(400)를 도시하고, 그 특징은 다른 것들 중에서도 2 개의 억제층을 지니는데 그 중 하나의 억제층에 구멍(aperture)이 뚫여 있다는 것이다. 특히, 도 4에 도시하는 기판은 2 개의 억제층(402, 404)과 하나의 열전도율이 높은 캐리어층(406)을 포함한다. 억제층(402, 404)은 도 1a의 억제층(102)과 동일한 재료로 제조될 수 있다. 예컨대, 억제층(402, 404)은 위에 설명한 바와 같이 구리/텅스텐 또는 다른 금속 기지 복합재료로 제조될 수 있다. 캐리어층(406)은 위에 설명한 도 1a의 캐리어층(104, 106)과 동일한 재료로 제조될 수 있다. 예컨대 캐리어층(406)은 위에 설명한 바와 같이 열전도율이 높고 전기 전도율이 높은 구리 또는 다른 재료로 제조될 수 있다. 억제층(402)은 그 안에 구멍을 지니는데, 그 구멍은 칩(110)은 수용하는 공동(cavity)을 형성한다. 여기에서 칩(110)은 캐리어층(406)에 직접 결합될 수 있다. 이러한 구성은 세라믹층(108)의 안정도를 개선시킨다. 왜냐하면 그것의 열팽창 계수와 열전도율이 억제층이 예컨대 구리와 같이 열전도율이 높고 열팽창율이 높은 재료로 제조되는 경우와는 반대로 억제층(402)이 예컨대 구리/텅스텐 금속 기지 복합재료로 제조되었을 때 그 억제층(402)과 보다 가깝게 매칭될 수 있기 때문이다. 예컨대, 세라믹층(108), 칩(110), 리드(112, 114) 와이어-본드(116, 118) 및 덮개(120)와 같은 패키지의 나머지 소자들은 도면에 도시하고 위에 설명한 바와 같이 배치된다.
도 4b 및 도 4c도 또한 억제층(402, 404)과 캐리어층(406)을 포함하는 실시예(410, 412)를 도시한다. 그러나, 이 실시예들에서 억제층(402)은 구멍이 뚫여 있지 않고 반도체(110)가 그 표면에 직접 접착되어 있다. 억제층(402)에는 그 안에 복수개의 접지 및/또는 열적 비아들(408)이 형성되어 있다. 도 4c의 실시예(412)에 있어서 억제층(404)은 또한 그 안에 열적 비아들인 것이 바람직한 비아들(414)을 포함하는데, 그것은 또한 접지 비아들을 포함할 수 있다. 비아들은 도 7a 및 도 7b의 패키지 제조 과정에서 액체 구리 또는 액체 구리-은 브레이징으로 제조되는 것이 바람직하다. 열전도율이 높은 비아들은 패키지를 통과하는 z-축 방향으로 열 소산을 개선시킨다. 예컨대, 도 4b의 실시예(410)에서, 비아들(408)은 반도체 칩 또는 다이(110)로부터 캐리어층(406)에 이르는 열전도율을 개선시킨다. 왜냐하면, 구리 비아들은 구리-텅스텐 억제층(402)보다 열전도율이 더 높기 때문이다. 마찬가지로, 도 4c의 실시예(412)에서, 열적 비아들(414)은 캐리어층(406)으로부터 억제층(404)을 통과하는 열전도율을 개선시킨다. 왜냐하면 구리 비아들은 구리-텅스텐 억제층(404)보다 열전도율이 더 높기 때문이다.
도 5a 및 도 5b는 본 발명의 제5 실시예(500)를 도시한다. 보다 구체적으로 설명하면, 패키지의 기판 내부에 기능적으로 등급화된 재료(FGM; Functionally Graded Material) 코어(502, 504)가 형성되어 있다. FGM 코어의 목적은 칩(100)으로부터 기판 외부에 이르는 z-축 (수직) 열 소산을 개선시키는 것이다. 보다 일반적으로, FGM 금속 기지 복합재료 기판은 적어도 2 개의 금속 복합재료로 제조되고, X-Y 평면에서 적어도 2 개의 이격된 부분인 기능적인 삽입부 또는 코어와 주변부를 포함한다. 기능적인 삽입부 또는 코어는 주변부에 거의 결합된다. 주변부는 FGM 삽입부 또는 코어의 열팽창을 X 및 Y 방향으로 억제한다. FGM 삽입부 또는 코어의 z-축 방향으로의 열팽창은 미미하다. 따라서, FGM 기판은 2 개 또는 그 이상의 이격된 부분을 지니고, 그 각각이 다른 열적 특성, 전자기 특성, 기계적 특성 및 화학적 성분을 지니는 것을 특징으로 한다. FGM 코어와 기판은 본 명세서에서 전체로서 인용하는 미국 출원 제 09/148,126호, "기능적으로 등급화된 금속 기판 및 그 제조 방법"에 상세하게 기재되어 있다.
본 발명에 대한 적당한 FGM 코어 재료는 구리, 은, 구리 은, 금, 백금, 베릴륨 구리, 구리/텅스텐, 구리/몰리브덴, 은/인바(Fe-Ni), 다이아몬드 및 큐빅 보론-니트라이드를 포함한다. 도 5a의 FGM 코어(502)는 50/50 구리/텅스텐 FGM 코어인 것이 바람직한 반면, 도 5b의 FGM 코어(504)는 순수 구리를 도시한다. 100% 순수 구리로 구성되는 열전도율이 높은 (예컨대 393 W/mK) FGM은 층으로 형성된 기판에 일체화될 수 있다. 왜냐하면, 모든 금속층과 소자들이 구리의 용융 온도보다 낮게 유지됨으로써 기판이 제조되는 동안 그 일체성을 보장하기 때문이다. 이러한 형태의 구조는 구리 기초의 복합재료를 사용할 때 가능한 최대의 열 소산을 제공한다. 따라서, 구리 FGM이 본 발명에서 실현 가능한 것이다.
도 5a 및 도 5b의 실시예 중 어느 하나에 있어서, 칩(110)이 FGM 코어(502, 504)에 직접 접착되고, 그 2 가지 모두는 캐리어층(104)과 억제층(102)을 통하여 연장한다. FGM 코어(502, 504)는층 내부에 형성된 구멍 또는 동공을 통하여 삽입되어 이들 층을 통하여 연장하는 것이 바람직하다. 단일한 Cu/W (15 중량% Cu/ 85 중량% W)에 의해 둘러싸인 약 50/50 Cu/W으로 구성된 FGM-코어 플랜지를 L-DMOS형 반도체 다이에서 적외선 주사 기술을 사용하여 테스트하였다. 여기에서 L-DMOS형 반도체 다이는 길이, 폭, 높이의 크기가 각각 0.23"×0.80"×0.060"이고, Si 다이 측정 결과는 0.035"×0.215"에서 열 소산이 50 와트였으며, 테스트 중에 패키지의 온도는 70℃를 유지하였다. 이러한 테스트로부터 FGM 플랜지가 칩(110)에 약 320 W/mK 열전도율과 감소된 열팽창 계수 7.3 ppm/℃를 제공한다는 것을 알 수 있었다. 이 값은 구리를 사용하는 경우 열전도율이 393 W/mK이지만, 열팽창 계수 17 ppm/℃인 경우와 비교되는 값이다.
도 5b의 실시예에 대해서 설명한 바와 같이, FGM 코어(502)를 구리로 제조하는 경우, 억제층(102)의 금속 기지 복합재료의 구성 성분에 따라 감소된 열팽창 계수 6 내지 7.3 ppm/℃와 함께 열전도율 393 W/mK를 얻을 수 있다. (즉, FGM 코어는 주변의 억제층(102)에 의하여 억제된다)
도 6에 대해서 설명하면, 패키지의 어레이를 제조하는데 사용되는 다층-어레이(600)의 사시도에 대하여 도시하고 있다. 보다 구체적으로 설명하면, 어레이(600)는 도 1a의 실시예(100)에 기초를 둔 것으로 억제층(102)과 캐리어층(104, 106)을 포함한다. 기판을 개별적으로 분리하기 위하여 어레이를 절단할 수 있는 위치를 나타나는 절단선(602)을 점선 형태로 도시한다. 본 도면에서 비록 어레이(600)가 도 1a의 기판에 대하여 설명되고 있으나, 어레이(600)는 도 2 내지 도 5b에 도시하는 실시예의 기판에 따라 그것에 용이하게 적용될 수 있거나 변경될 수 있다.
도 7a 및 도 7b는 본 발명에 따른 다층 기판 및 패키지를 제조하는 하나의방법에 대하여 설명한다. 제조 방법은 니켈-판 금속 기지 복합재료(102)로 억제층(102)을 제조하는 단계(702)에서 시작한다. 억제층은 본 명세서에서 전체로서 인용하는 Jech 등의 미국 특허 제5,686,676호 및 제5,826,159호에 개시된 방법으로 제조될 수 있다. 단계(704)에서, 억제층(102)을 바람직하게는 환원, 중성 또는 조합 가스로 약 800℃ 내지 1200℃의 온도에서 청정 소화된다. 단계(706)에서, 두께 범위가 약 0.0005" 내지 0.002"인 얇은 구리층(716, 718)이 환원, 중성 또는 그 조합의 분위기 중 하나의 분위기와 약 800℃ 내지 1200℃의 온도에서 억제층(102)의 상면 및 하면에 융합된다.
단계(708)에서, 얇은 구리층(716, 718)을 그것의 두께가 균일하게 되고 실질적으로 파편 또는 부스러기가 없게 되도록 연삭 숫돌차에 가볍게 문지른다. 단계(710)에서, 캐리어층(104, 106)은 도시하는 바와 같이 억제층(102)의 양면에 접착된다. 캐리어층(104, 106)의 두께는 억제층(102)과 캐리어층(104, 106)의 희망하는 두께 비율에 따라 달라지며, 희망하는 열전도율 및 강도(예컨대, 상기 비율 및 열전도율 값을 나타내는 표 2를 참조하라)에 따라 넓게 분포할 수 있다. 캐리어층(104, 106)은 바람직하게는 몇 초 내지 몇 분 동안 1065 ℃를 넘는 온도에서 DBC(Direct Bond Copper) 공정을 통해 억제층(102)의 양면에 접착되는데, 이것은 참조로서 본 발명의 일부를 이루는 쿠사노(Cusano) 등의 미국 특허 제3,994,430호에 개시되어 있다.
단계 712에서, 캐리어층(104, 106)은 표면을 실질적으로 균일하게 하고 돌기 부분을 실질적으로 제거하는 가벼운 랩핑을 통해 손질된다. 단계 714에서, 금속화세라믹층(108) 및 리드(112)는 종래의 공정에 의해 전술한 바와 같이 접착된다. 이 때, 패키지는 실질적으로 완성되어, 칩 또는 다이(110), 수동 소자(122), 적절한 와이어 본딩(116, 118) 및 덮개(lid)(120)를 받아들일 준비가 된다.
이제 도 8a 및 도 8b를 참조하여, 본 발명의 바림직한 패키지 제조 방법의 흐름도(800)를 설명한다. 공정은 단계 802에서 시작되는데, 여기서는 전술한 바와 같이, 금속 기지 복합재료(MMC)로 이루어진 비도금 억제층(102)이 제공된다. 단계 804에서, 억제층(102)은 대략 800 ℃ 내지 1200 ℃의 온도에서 환원성, 중성 또는 조합 가스로 청정 소화된다. 단계 806에서, 캐리어층(104, 106)은 바람직하게는 대략 280 ℃ 내지 대략 900 ℃의 온도에서 질소(N2), 수소(H2) 또는 질소와 수소의 혼합 가스로 솔더링 또는 브레이징 재료, 예컨대 구리/은 예비 형성물(812, 814)을 솔더링 또는 브레이징함으로써 억제층(102)에 접착된다. 납/주석 등과 같은 다른 예비 형성물 재료와, 아르곤, 산소 및 다른 호환성 가스 또는 그 혼합 가스와 같은 다른 적합한 가스가 사용될 수도 있다.
도 7a 및 도 7b와 관련하여 설명한 바와 같이, 캐리어층(104, 106)의 두께는 억제층(102)과 캐리어층(104, 106)의 희망하는 두께 비율에 따라 달라지며, 희망하는 열전도율 및 강도(예컨대, 상기 비율 및 열전도율 값을 나타내는 표 2를 참조하라)에 따라 넓게 분포할 수 있다. 단계 808에서, 캐리어층(104, 106)은 표면을 실질적으로 균일하게 하고 돌기 부분을 실질적으로 제거하는 가벼운 랩핑을 통해 손질된다. 단계 810에서, 금속화 세라믹층(108) 및 리드(112, 114))는 종래의 공정에 의해 전술한 바와 같이 접착된다. 이 때, 패키지는 실질적으로 완성되어, 칩 또는다이(110), 수동 소자(122), 적절한 와이어 본딩(116, 118) 및 덮개(120)를 받아들일 준비가 된다. 도 7a의 실시예 및 도 8a의 실시예에 있어서, 금속 증착물, 예컨대 캐리어층(104, 106), 예비 형성물층(812, 814) 등은 애디티브(additive) 도금, 프린팅, 화학 기상 증착, 클래딩, 확산 본딩, 그 밖의 공정 등 여러 가지 방법으로 얻을 수 있다.
도 9는 본 발명의 또 다른 실시예(900)를 나타내고 있다. 특히, 패키지는 역 "C"자형 캐리어층(902)으로 포위된 억제층(102)을 갖는다. 캐리어층(902)은 상부(904), 하부(908) 및 측부(906)를 갖는다. 캐리어층(902)은 예컨대, 구리를 포함하는 도 1a의 캐리어층(104, 106)과 동일한 재료로 이루어질 수 있다. 캐리어층(902)은 칩 또는 다이(110)와 수동 소자(122)에서 발생된 열을 캐리어층의 상부(904)에서 측부(906), 하부(908)로 전달하여 패키지 밖으로 전달함으로써, 매우 많은 열이 억제층(102)의 바닥를 경유하는 것과 유사하게 작용한다. 캐리어층(902)은 또한 비교적 큰 면적 및 체적에 때문에 접지 효과에서 향상된 전기 전도율을 제공한다. 바람직한 실시예에 있어서, 억제층(102)은 그 두께가 대략 캐리어층(902)의 두께[즉, 상부(904), 하부(908) 및 측부(906) 중 어느 하나의 최대 두께]의 적어도 두 배이다.
도 9의 패키지는 일반적으로 전술한 공정(도 7a 내지 도 8b 참조)과 동일한 공정에 따라 제조된다. 캐리어층(902)이 예컨대 구리와 같은 일체 성형 재료인 경우에, 캐리어층은 각각의 단계 710 및 단계 806에서, 희망하는 형태로 억제층(102)과 접촉하도록 억제층(102)을 둘러싸는 데 사용되는 슬리브로 주조된다.캐리어층(902)이 상부(904), 하부(908) 및 측부(906)에 각각 대응하는 3개 이상의 분리된 부분의 재료인 경우에는, 이들 부분은 억제층(102)에 브레이징 또는 DBC 접착함으로써 전술한 바와 같이 조립된다.
도 10은 억제층(102)이 캐리어층(1002)에 의해 적어도 네 면이고 많아야 모든 면이 둘러싸인다는 것을 제외하고는 도 9와 유사한 패키지의 실시예(1000)를 나타내고 있다. 캐리어층(1002)은 측부(1004, 1008), 상부(1006) 및 하부(1010)를 갖는다. 캐리어층(1002)은 예컨대, 구리와 같은 도 1a의 캐리어층(104, 106)과 동일한 재료로 이루어질 수 있다. 제조 능력을 향상시키기 위해서, 하부(1010)는 클리어런스 슬롯(1020)을 형성하도록 나타낸 바와 같이 접착된 분리된 층일 수 있다. 그렇게 형성되면, 둘러싸는 층(1002)은 비교적 큰 면적 및 체적에 때문에 향상된 열 및 전기 전도율을 제공한다. 칩 또는 다이(110)와 수동 소자(122)에서 발생된 열은 상부(1006)에서 측부(1004, 1008), 하부(1010)로 전달된다.
도 10의 패키지는 또한 일반적으로 전술한 공정(도 7a 내지 도 8b 참조)과 동일한 공정에 따라 제조된다. 도 9와 관련하여 설명한 바와 같이, 둘러싸는 캐리어층(1002)은 일체 성형 재료의 경우에는, 슬리브에 의해 억제층(102)을 둘러싸도록 주조된다. 둘러싸는 캐리어층(1002)이 상부(1004), 하부(1010), 좌측부(1004) 및 우측부(1008)에 각각 대응하는 4개 이상의 분리된 부분의 재료인 경우에는, 이들 부분은 억제층(102)에 브레이징 또는 DBC 접착함으로써 전술한 바와 같이 조립된다.
이제 도 11을 참조하여, 2개의 국부 층화된(localized layered)기판부(1118, 1120)를 가진 본 발명의 실시예(1100)를 설명한다. 2개의 국부 층화된 기판부로 나타내었지만, 패키지는 2개로 제한되지 않으며, 일반적으로 하나 이상의 그러한 기판부를 포함할 수 있다. 국부 층화된 기판부(1118, 1120)은 억제층(102)과 함께 형성된다. 더 구체적으로 말하자면, 억제층(102)은 그 내부에 공동(1102, 1104, 1106, 1108)이 예컨대 CNC(computer numerical control) 또는 종래의 기계 가공을 통해 형성된다. 그 공동(1102, 1104, 1106, 1108) 내에는 각각 캐리어층(1110, 1112, 1114, 1116)이 배치된 후, 전술한 공정(도 7a 내지 8b 참조)에 따라 억제층(102)에 접착된다. 캐리어층(1110, 1112, 1114, 1116)은 예컨대 구리와 같은 도 1a의 캐리어층(104, 106)과 동일한 재료로 이루어지며, 국부 층화된 기판부(1118, 1120) 내에서 전술한 층들과 동일한 기능을 한다.
그렇게 제조되면, 캐리어층(1110, 1112, 1114, 1116)은 단지 억제층(102)에의 표면 접착에 의해 억제된다. 즉, 도 11에 나타낸 바와 같이 X-Y 평면에서. 국부 층화된 기판부(1118)에 있어서, 캐리어층(1110), 억제층(102) 및 캐리어층(1114)의 바람직한 두께 비율은 각각 구리, 구리-텅스텐 및 구리로 이루어진 경우, 1:1:1과 1:5:1 사이이다. 이와 유사한 두께 비율이 국부 층화된 기판부(1120) 내의 캐리어층(1112), 억제층(102) 및 캐리어층(1116)의 두께 비율에도 적용된다. 전술한 바와 같이, 억제층(102)이 구리/텅스텐 복합재료로 이루어진 경우, 금속화 세라믹층(108)의 보전성(integrity)은 특히 향상되는데, 그 이유는 구리/텅스텐 억제층(102)과 금속화 세라믹층(108)간에 열전도율과 팽창율이 거의 일치하기 때문이다. 도 1a로부터 명백히 알 수 있는 바와 같이, 국부 층화된 기판부(1118, 1120)는기판 전체를 차지하기보다는 국부화되어 있다는 것을 제외하고는 도 1a에 나타낸 기판 구조와 유사하다.
도 12는 국부 층화된 기판부(1208, 1210)를 가진 패키지의 실시예(1200)를 나타내고 있다. 도 11의 실시예와 유사하게, 국부 층화된 기판부(1208, 1210)는 억제층(102)과 함께 형성되며, FGM 코어(1202, 1204, 1206)를 포함한다. FGM 코어(1202, 1204, 1206)는 억제층(102)에 형성된 공동 내에 삽입된다. 억제층(102) 내의 공동은 CNC 또는 종래의 기계 가공을 통해 형성된다. 실시예(1200)의 패키지가 제공하는 이점은 FGM 코어(1202, 1204)가 억제층(102)에 의해 X-Y 평면으로의 팽창이 억제된다는 점이다. 이것은 금속화 세라믹층(108)의 보전성을 향상시키는데, 그 이유는 구리/텅스텐 억제층(102)과 금속화 세라믹층(108)간에 열적 특성이 거의 일치하기 때문이며, 특히 금속화 세라믹층(108)이 금속화 알루미나로 이루어지고 억제층(102)이 구리/텅스텐 복합재료로 이루어진 경우에 그러하다. FGM 코어(1202, 1204, 1206)는 각각 도 5a 및 도 5b의 FGM 코어(502 또는 504)와 동일한 재료로 이루어질 수 있다.
본 발명을 더 상세히 설명하기 위해서, Cu:Cu/W:Cu의 바람직한 1:3:1 비율로 도 8a 및 도 8b의 바람직한 실시예에 따라 이루어진 층화된 구조 기판 기반의 예를 이제 검토할 것이다.
더 구체적으로 말하자면, 복수의 층화된 기판 기반은 0.060" 두께의 Cu/W 기반 억제층(180 W의 최소 열전도율)을 0.035"의 최종 두께로 줄여서 이루어졌다.Cu/W 억제층은 수소(H2) 대기에서 1200 ℃로 청정 소화되었다. 캐리어층(104, 106)은 두께가 0.012"이고 Cu/W 억제층(102)과 동일한 면적 및 형태를 가진 구리 금속으로 이루어졌다. Cu/W 억제층(102)과 동일한 면적을 가진 2개의 0.0005" 두께의 구리-은 공정 합금(eutectic alloy) 브레이징 예비 형성물(812, 814)이 브레이징제로 사용되었다. 전술한 투입 재료들은 도 8b에 나타낸 바와 같이 다음의 구성으로 함께 적층되었다.
1. 0.012" 두께의 구리 캐리어층(104)
2. 0.0005" 두께의 구리-은 예비 형성물(812)
3. 0.035" 두께의 구리/텅스텐 억제층(102)
4. 0.0005" 두께의 구리-은 예비 형성물(814)
5. 0.012" 두께의 구리 캐리어층(106)
적층된 조립체를 그레파이트 픽스처(graphite fixture)에 배치한 후, 그 적층된 조립체 내의 재료들이 노(furnace)를 지나는 동안에 움직이지 않도록 충분한 압력(즉, 2 in-lb 토크)을 가하였다. 조립체는 850 ℃의 온도에서 25%의 수소(H2)와 75%의 질소(N2) 가스로 함께 브레이징된다. 그 후, 베이스는 픽스처로부터 취득되어 패키지를 제조하는 데 이용된다.
층을 이루는 구조의 베이스는 기판층의 인터페이스의 횡단면을 이용하는 주사 전자 현미경(SEM) 기술 뿐만 아니라 Sonoscan 장비를 이용하는 음향파 기술을 이용하여, 구리와 Cu/W 사이의 인터페이스의 완전성에 대해 평가된다. 도 13a, 13b및 도 13c는 구리/텅스텐 억제층(더욱 어두운 층)과 구리 캐리어층(더욱 밝은 층)의 인터페이스의 좌측에서 우측으로의 공극이 없는 연속하는 횡단면을 나타내는 주사 전자 현미경(SEM)의 사진이다. 도 14a 및 도 14b는 2 개의 구리 캐리어 층과 구리/텅스텐 억제층 사이의 99.9%∼100% 결합을 나타내는 본 발명에 따른 기판을 상측으로부터 보았을 때의 Sonoscan 이미지이다. (대표적인 횡단면도를 위해서는 도 1을 참조하라). 상기 이미지에서, 공극률은 흰색으로 표시된다.
또한, 기판의 열 확산도는 레이저 플래시 기술을 이용하여 측정된다. 도금되고 도금되지 않은 Cu/W와, 종래의 Cu/W 베이스와, 비교 가능한 전반적인 두께를 갖는 종래의 Cu-Mo-Cu 기판을 갖는 본 발명의 레이저 기판에 대한 열 확산도의 데이터가 이하의 표 3에 제시되어 있다.
층화된 기판:Ni로 도금된 Cu/W억제층(.012"Cu-.035"Cu/W(15/85)-0.12"Cu) 층화된 기판:도금되지 않은Cu/W 억제층(.012"Cu-.035"Cu/W(15/85)-0.12"Cu) Cu/W억제층만(.60"Cu/W(15/85)) Cu-Mo-Cu로층화된 기판(.02"Cu-.02"Mo-.02"Cu)
열확산도(cm2/sec) 0.711 0.738 0.593 0.582
열전도율(W/mK) 221 229 163 181
패키지는 Mo-Mn으로 금속화되고 니켈 도금된 세라믹 윈도우, 합금-42 리드 프레임및 0.001" 두께의 구리 은의 브레이징 프리폼을 이용하여 형성된다. 이 패키지는 100-250 마이크로-인치의 니켈과 100 마이크로-인치(mm)의 금으로 도금된다. 비교 시험을 위한 Cu-Mo-Cu(1:1:1) 베이스 패키지 뿐만 아니라 표준인 Cu/W 베이스로부터의 패키지를 제조하는데는 동일한 패키지 제조 절차가 이용된다. 각 그룹으로부터의 10 개의 패키지는 다음의 시험을 수행하는데 이용된다.
A. 패키지에 접착된 L-DMOS 반도체 다이와 적외선 주사 기술을 이용하여 열저항(θjc) 측정. 열저항값이 낮을수록 성능은 더욱 향상된다.
B. 조립 후 캠버와 평평도 측정.
C. 볼트 다운 후 그리고 -65℃∼+150℃의 온도 범위로 열을 순환시킨 후의 세라믹 균열(예컨대, MIL-STD 883 시험 방법 1010.7)
상기 시험 결과에 대한 데이터는 이하의 표 4에 제시되어 있다.
시험 층화된 기판:Ni로 도금된 Cu/W억제층 층화된 기판:도금되지 않은Cu/W 억제층 Cu/W억제층만 Cu-Mo-Cu로층화된 기판
평명도(in) 0.00015-0.00071 0.00015-0.00071 0.00015-0.00071 0.00041-0.00068
캠버 방향 혼합형 혼합형 혼합형 오목형
θjc(℃/W) 0.92 1.06 1.28 0.9
세라믹 균열의볼트 다운 시험
1 in-Ib 토크 무균열 무균열 무균열 10개의 PCS 중 9개 균열
6 in-Ib 토크 무균열 무균열 무균열 10개의 PCS 중 9개 균열
1000 싸이클 후(말루미늄 도금에볼트 다운된 패키지 무균열 무균열 무균열 10개의 PCS 중 10개 균열
표 4로부터 다수의 결론을 도출할 수 있다. 열성능(θjc)은 본 발명에 따라 제조된 패키지가 종래의 Cu/W 베이스 패키지와 비교할 때 열저항에 있어서 더욱 낮아진다는 점을 나타낸다. 또한, 열저항(θjc)성능은 본 발명에 따라 니켈 도금된 Cu/W 억제층을 이용하여 제조된 패키지는 IR 성능을 10%만큼 감소시킨다는 점을 나타내고있다. 이점을 토대로, 본 발명의 바람직한 제조 방법은 니켈 도금없이 Cu/W 억제층으로 제조하는 것이다. 그러나, 특정 응용에서는 니켈 도금이 수용될 수 있거나 심지어 바람직할 수 있다. 도금되지 않은 Cu/W 억제층을 갖는 본 발명의 층을 이루는 기판의 열저항(θjc) 성능은 종래의 1:1:1 Cu-Mo-Cu 기판과 거의 동일하다. 그러나, 캠버와 평평도의 관측과, 온도 순환 시험 뿐만 아니라 "볼트 다운" 시험에서의 세라믹 균열에 관한 데이터의 조합에 의해 분명해진 바와 같이, 본 발명의 층화된 기판의 기계적 강도가 더욱 크다는 점은 매우 중요한 사항이다.
통상적인 전자 패키징 응용에서, 니켈 도금을 갖지 않고 베이스 또는 억제층을 갖는 본 발명의 층화된 기판으로 제조된 패키지는 종래의 Cu/W 베이스 패키지보다 열 성능(IR)면에서 29% 정도 나은 열 성능을 갖는 다는 점이 표 4의 데이터를 통해 분명하게 나타나 있다. 그러므로, 본 발명의 패키지가 종래의 1;1;1 Cu-Mo-Cu 베이스 패키지에 비해 더욱 바람직하며, 이것은 전술한 품질 및 특성 때문이고 또한 상기 패키지가 MIL-STD-883, 방법 1010.7, 상태 "C"에 의해 명시된 바와 같이 전자 패키지의 신뢰성 필요치에 부합하기 때문이다.
상기와 같이 구성되어, 본 발명은 원격 통신의 송수신기용 고전력 RF-마이크로파-밀리미터파 증폭기 패키지, 고전력의 상업용 및 군사용 AC/DC 인버터 모듈, DC/DC 컨버터, 고출력의 상업용 및 군사용의 전원, 높은 신뢰도의 밀봉형 패키지, 스위칭 애플리케이션, 마이크로프로세서 패키지 및 다이오드 레이저용 마운트 및 서브마운트를 포함하는 다양한 응용에 적합하다. 그러나, 공정은 또한 금속과 금속의 결합 및 금속과 세라믹의 결합이 수행되고 강화될 필요가 있는 어떠한 시장 또는 응용에 의해 이용될 수 있기 때문에, 상기 응용은 전자 제품 시장에서 단지 세라믹과 금속의 결합 패키지로 제한되지 않는다. 예컨대, 본 발명의 층화된 기판은 또한 인쇄 회로 기판(PCB) 등과 같은 다른 유기적 적층물을 변경하고 적층물의 강도를 강화하는 열팽창 계수(CTE)에 대한 핵심으로 이용될 수 있다. 또한, 본 발명의 층화된 기판의 또 다른 이용에는 블록, 대규모의 방열기, 튜브 및 대규모의 시트와 호일 등과 같은 상이한 기하학적 구조물의 제조를 포함한다. 또한, 본 발명의 층화된 구조는 일반적으로는 상업용 응용에서 발견되지만 더욱 통상적으로는 항공 우주 및 국방 응용에서 발견되는 대규모의 전자 조립품, 부조립품과 SEM-E 보드, 및 박스에 대한 구조적 강도 강화기(rigidizer)로서 이용될 수 있다.
본 발명이 실시예에 따른 설명으로 예시되었고, 실시예가 상세히 설명되었지만, 이것으로 첨부된 청구 범위의 기술 범위를 제한하지는 않는다. 당업자들은 추가의 장점 및 변경에 대해 쉽게 인식할 수 있을 것이다. 예컨대, 본 발명에 따른 다소의 층은 밀봉부의 물리적 치수를 더욱 증가시키기 위해 적층될 수 있고, 재료층의 평면 기하학은 직사각형, 원통형 및 삼각형 등의 조립체를 형성하도록 변경될 수 있다. 따라서, 본 발명은 특정 실시예, 장치 및 설명으로 제한되지는 않는다. 따라서, 출원인의 일반적인 발명 개념의 사상 및 범위를 벗어나지 않고서 본 발명의 상기 설명으로부터 시작될 수 있다.

Claims (57)

  1. 반도체 패키지용 기판으로서, 상기 반도체 패키지용 기판의 적어도 일부는,
    (a)제1 면과 제2 면을 가지며, 대략 50∼95 중량%의 내화 금속의 조성을 갖는 구리/내화 금속 복합재료를 구비한 금속 기지 복합재료와;
    (b)상기 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 금속 기지 복합재료의 제1 면에 접착되는 제1 캐리어층과;
    (c)상기 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 금속 기지 복합재료의 제2 면에 접착되는 제2 캐리어층
    을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  2. 제1항에 있어서, 상기 제1 캐리어층은 구리를 포함하는 반도체 패키지용 기판.
  3. 제1항에 있어서, 상기 제2 캐리어층은 구리를 포함하는 반도체 패키지용 기판.
  4. 제1항에 있어서, 상기 내화 금속은 텅스텐과 몰리브덴으로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  5. 제1항에 있어서, 상기 제2 캐리어층에 접착된 제2 금속 기지 복합재료를 더 포함하는 반도체 패키지용 기판.
  6. 제5항에 있어서, 상기 제2 금속 기지 복합재료에 접착된 제3 캐리어층을 더 포함하는 반도체 패키지용 기판.
  7. 제1항에 있어서, 상기 내화 금속은 텅스텐, 몰리브덴, 크롬, 니오븀, 탄탈륨, 바나듐 및 티타늄으로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  8. 제1항에 있어서, 상기 제1 캐리어층에 접착된 세라믹층을 더 포함하는 반도체 패키지용 기판.
  9. 제8항에 있어서, 상기 세라믹층은 산화베릴륨(BeO), 산화알루미늄 및 질산알루미늄으로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  10. 제8항에 있어서, 상기 세라믹층은 하나 이상의 비아(via)를 포함하는 반도체 패키지용 기판.
  11. 제1항에 있어서, 기능적으로 등급이 매겨진 재료 코어를 더 포함하는 반도체패키지용 기판.
  12. 제11항에 있어서, 상기 기능적으로 등급이 매겨진 재료 코어는 구리, 은, 구리은, 금, 백금, 베릴륨 구리, 구리/텅스텐, 구리/몰리브덴, 은/텅스텐, 은/몰리브덴, 은/인바, 다이아몬드 및 삼질산붕소로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  13. 제1항에 있어서, 상기 제1 캐리어층은 개구를 포함하는 반도체 패키지용 기판.
  14. 제13항에 있어서, 상기 금속 기지 복합재료는 개구를 포함하는 반도체 패키지용 기판.
  15. 제14항에 있어서, 상기 제1 캐리어층의 개구 내에 기능적으로 등급이 매겨진 재료를 더 포함하는 반도체 패키지용 기판.
  16. 제14항에 있어서, 상기 제1 캐리어층과 상기 금속 기지 복합재료의 개구 내에 기능적으로 등급이 매겨진 재료를 더 포함하는 반도체 패키지용 기판.
  17. 반도체 패키지용 기판으로서, 상기 반도체 패키지용 기판의 적어도 일부는,
    (a)제1 면과 제2 면을 갖는 구리층과;
    (b)상기 구리층의 제1 면에 접착되는 제1 금속 기지 복합재료층과;
    (c)상기 구리층의 제2 면에 접착되는 제2 금속 기지 복합재료층
    을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  18. 제17항에 있어서, 상기 제1 금속 기지 복합재료는 대략 50∼95 중량%의 내화 금속의 조성을 갖는 구리/내화 금속 복합재료를 포함하는 반도체 패키지용 기판.
  19. 제18항에 있어서, 상기 제2 금속 기지 복합재료는 대략 50∼95 중량%의 내화 금속의 조성을 갖는 구리/내화 금속 복합재료를 포함하는 반도체 패키지용 기판.
  20. 제18항에 있어서, 상기 내화 금속은 텅스텐과 몰리브덴으로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  21. 제19항에 있어서, 상기 내화 금속은 텅스텐과 몰리브덴으로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  22. 반도체 패키지용 기판으로서, 상기 반도체 패키지용 기판의 적어도 일부는,
    (a)제1 면과 제2 면을 갖는 금속 기지 복합재료와;
    (b)상기 금속 기지 복합재료의 제1 면에 접착되는 기능적으로 등급이 매겨진재료 코어를 갖는 제1 층과;
    (c)상기 금속 기지 복합재료의 제2 면에 접착되는 기능적으로 등급이 매겨진 재료 코어를 갖는 제2 층
    을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  23. 제22항에 있어서, 상기 금속 기지 복합재료는 구리/내화 금속 복합재료를 포함하는 반도체 패키지용 기판.
  24. 제23항에 있어서, 상기 구리/내화 금속 복합재료는 대략 50∼95 중량%의 내화 금속을 포함하는 반도체 패키지용 기판.
  25. 제23항에 있어서, 상기 내화 금속은 텅스텐, 몰리브덴, 크롬, 니오븀, 탄탈륨, 바나듐 및 티타늄으로 구성된 그룹으로부터 선택되는 금속을 포함하는 반도체 패키지용 기판.
  26. 제22항에 있어서, 상기 기능적으로 등급이 매겨진 재료 코어는 구리, 은, 구리은, 금, 백금, 베릴륨 구리, 구리/텅스텐, 구리/몰리브덴, 은/텅스텐, 은/몰리브덴, 은/인바, 다이아몬드 및 삼질산붕소로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  27. 제22항에 있어서, 상기 금속 기지 복합재료의 제1 면은 적어도 하나의 공동(空洞)을 포함하는 반도체 패키지용 기판.
  28. 제27항에 있어서, 상기 제1 기능적으로 등급이 매겨진 재료 코어는 상기 금속 기지 복합재료의 제1 면 내의 적어도 하나의 공동을 통하여 상기 금속 기지 복합재료에 접착되는 것인 반도체 패키지용 기판.
  29. 제22항에 있어서, 상기 금속 기지 복합재료의 제2 면은 적어도 하나의 공동을 포함하는 반도체 패키지용 기판.
  30. 제29항에 있어서, 상기 제2 기능적으로 등급이 매겨진 재료 코어는 상기 금속 기지 복합재료의 제2 면 내의 적어도 하나의 공동을 통하여 상기 금속 기지 복합재료에 접착되는 것인 반도체 패키지용 기판.
  31. 반도체 패키지용 기판으로서, 상기 반도체 패키지용 기판의 적어도 일부는,
    (a)제1 면과 제2 면을 가지며, 대략 50∼95 중량%의 내화 금속의 조성을 갖는 구리/내화 금속 복합재료를 구비한 억제 금속 기지 복합재료와;
    (b)상기 억제 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 억제 금속 기지 복합재료의 제1 면에 접착되는 금속 기지 복합재료를 구비한 제1 캐리어층과;
    (c)상기 억제 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 억제 금속 기지 복합재료의 제2 면에 접착되는 금속 기지 복합재료를 구비한 제2 캐리어층
    을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  32. 제31항에 있어서, 상기 내화 금속은 텅스텐, 몰리브덴, 크롬, 니오븀, 탄탈륨, 바나듐 및 티타늄으로 구성된 그룹으로부터 선택되는 것인 반도체 패키지용 기판.
  33. 제31항에 있어서, 상기 내화 금속은 15 중량%의 구리와 85 중량%의 텅스텐을 가진 구리/텅스텐 복합재료를 형성하도록 85 중량%의 텅스텐을 포함하는 반도체 패키지용 기판.
  34. 제31항에 있어서, 상기 내화 금속은 15 중량%의 구리와 85 중량%의 몰리브덴을 가진 구리/몰리브덴 복합재료를 형성하도록 85 중량%의 몰리브덴을 포함하는 반도체 패키지용 기판.
  35. 제33항에 있어서, 상기 제1 캐리어층의 금속 기지 복합재료는 상기 억제층보다 많은 중량%의 구리를 포함하는 반도체 패키지용 기판.
  36. 제31항에 있어서, 상기 제1 캐리어층은 비아(via)를 포함하는 반도체 패키지용 기판.
  37. 제31항에 있어서, 상기 제2 캐리어층은 비아를 포함하는 반도체 패키지용 기판.
  38. 반도체 패키지용 기판으로서, 상기 반도체 패키지용 기판의 적어도 일부는,
    (a)제1 면과 제2 면을 갖는 베릴리아/베릴륨 복합재료와;
    (b)상기 베릴리아/베릴륨 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 베릴리아/베릴륨 복합재료의 제1 면에 접착되는 제1 캐리어층과;
    (c)상기 베릴리아/베릴륨 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 베릴리아/베릴륨 복합재료의 제2 면에 접착되는 제2 캐리어층
    을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  39. 제37항에 있어서, 상기 제1 캐리어층은 구리를 포함하는 반도체 패키지용 기판.
  40. 제37항에 있어서, 상기 제2 캐리어층은 구리를 포함하는 반도체 패키지용 기판.
  41. 제37항에 있어서, 상기 베릴리아/베릴륨 복합재료는 20∼60 용적%의 베릴리아를 포함하는 반도체 패키지용 기판.
  42. 반도체 패키지용 기판으로서, 상기 반도체 패키지용 기판의 적어도 일부는,
    (a)제1 면과 제2 면을 갖는 알루미늄/실리콘 카바이드 복합재료와;
    (b)상기 알루미늄/실리콘 카바이드 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 알루미늄/실리콘 카바이드 복합재료의 제1 면에 접착되는 제1 캐리어층과;
    (c)상기 알루미늄/실리콘 카바이드 복합재료 보다 큰 열팽창 계수와 열전도율을 가지며, 이 알루미늄/실리콘 카바이드 복합재료의 제2 면에 접착되는 제2 캐리어층
    을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  43. 제42항에 있어서, 상기 알루미늄/실리콘 카바이드 복합재료는 55∼75 용적%의 실리콘 카바이드를 포함하는 반도체 패키지용 기판.
  44. 반도체 패키지용 기판을 제조하는 방법에 있어서,
    (a)50∼95 중량%의 내화 금속 기지 복합재료를 제공하는 단계와;
    (b)상기 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 갖는 제1 재료를 상기 금속 기지 복합재료의 제1 면에 접착하는 단계와;
    (c)상기 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 갖는 제2 재료를 상기 금속 기지 복합재료의 제2 면에 접착하는 단계
    를 포함하는 반도체 패키지용 기판의 제조 방법.
  45. 제44항에 있어서, 상기 (b) 단계는, 상기 금속 기지 복합재료의 제1 면 상에 제1 브레이징 예비 형성물을 배치하는 단계를 포함하는 반도체 패키지용 기판의 제조 방법.
  46. 제45항에 있어서, 상기 (c) 단계는, 상기 금속 기지 복합재료의 제2 면 상에 제2 브레이징 예비 형성물을 배치하는 단계를 포함하는 반도체 패키지용 기판의 제조 방법.
  47. 제45항에 있어서, 상기 (b) 단계는, 제1 캐리어층을 상기 제1 브레이징 예비 형성물과 접촉시키는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  48. 제46항에 있어서, 상기 (c) 단계는, 제2 캐리어층을 상기 제2 브레이징 예비 형성물과 접촉시키는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  49. 제46항에 있어서, 상기 반도체 패키지용 기판을 대략 280∼900 ℃ 사이의 온도로 가열하는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  50. 제44항에 있어서, 제1 캐리어층 위에 세라믹 윈도우층을 접착하는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  51. 반도체 패키지용 기판을 제조하는 방법에 있어서,
    (a)50∼95 중량%의 내화 금속 기지 복합재료를 제공하는 단계와;
    (b)상기 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 갖는 제1 재료를 DBC 공정을 통하여 상기 금속 기지 복합재료의 제1 면에 접착하는 단계와;
    (c)상기 금속 기지 복합재료 보다 큰 열팽창 계수와 열전도율을 갖는 제2 재료를 DBC 공정을 통하여 상기 금속 기지 복합재료의 제2 면에 접착하는 단계
    를 포함하는 반도체 패키지용 기판의 제조 방법.
  52. 제51항에 있어서, 상기 (b) 단계는, 상기 금속 기지 복합재료의 제1 면과 상기 제1 재료의 사이에 제1 구리 예비 형성물을 배치하는 단계를 포함하는 반도체 패키지용 기판의 제조 방법.
  53. 제52항에 있어서, 상기 (c) 단계는, 상기 금속 기지 복합재료의 제2 면과 상기 제2 재료의 사이에 제2 구리 예비 형성물을 배치하는 단계를 포함하는 반도체 패키지용 기판의 제조 방법.
  54. 제53항에 있어서, 상기 반도체 패키지용 기판을 1065 ℃ 이상의 온도로 가열하는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  55. 제51항에 있어서, 상기 (a) 단계는, 50∼95 중량%의 텅스텐 금속 기지 복합재료를 제공하는 단계를 포함하는 반도체 패키지용 기판의 제조 방법.
  56. 제51항에 있어서, 상기 (a) 단계는, 50∼95 중량%의 몰리브덴 금속 기지 복합재료를 제공하는 단계를 포함하는 반도체 패키지용 기판의 제조 방법.
  57. 제51항에 있어서, 세라믹 윈도우층을 상기 제1 재료층에 접착하는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
KR1020027013466A 2000-04-06 2001-04-03 고강도 다층 반도체 패키지 및 그 제조 방법 KR20030028462A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54470600A 2000-04-06 2000-04-06
US09/544,706 2000-04-06

Publications (1)

Publication Number Publication Date
KR20030028462A true KR20030028462A (ko) 2003-04-08

Family

ID=24173237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013466A KR20030028462A (ko) 2000-04-06 2001-04-03 고강도 다층 반도체 패키지 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20010038140A1 (ko)
EP (1) EP1273037A2 (ko)
JP (1) JP2004507073A (ko)
KR (1) KR20030028462A (ko)
WO (1) WO2001078109A2 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017276A (ko) * 2015-08-06 2017-02-15 주식회사 아모센스 통신용 증폭 반도체
KR20170017275A (ko) * 2015-08-06 2017-02-15 주식회사 아모센스 통신용 증폭 반도체
KR20170032616A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지
KR20170032618A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지
KR20170032617A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지
WO2017132462A1 (en) * 2016-01-28 2017-08-03 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
WO2021125761A1 (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 반도체 패키지 및 이의 제조방법
US11869857B2 (en) 2018-12-11 2024-01-09 Amosense Co., Ltd. Semiconductor package component

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577018B1 (en) 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
JP3889933B2 (ja) * 2001-03-02 2007-03-07 シャープ株式会社 半導体発光装置
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
SG102637A1 (en) 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
AT5972U1 (de) * 2002-03-22 2003-02-25 Plansee Ag Package mit substrat hoher wärmeleitfähigkeit
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
US20050247945A1 (en) * 2004-05-10 2005-11-10 United Epitaxy Company, Ltd. LED heat-radiating substrate and method for making the same
US7416789B2 (en) * 2004-11-01 2008-08-26 H.C. Starck Inc. Refractory metal substrate with improved thermal conductivity
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
US20060289887A1 (en) * 2005-06-24 2006-12-28 Jabil Circuit, Inc. Surface mount light emitting diode (LED) assembly with improved power dissipation
CN101496165B (zh) * 2006-07-28 2011-01-19 京瓷株式会社 电子部件收容用封装件以及电子装置
JP4906496B2 (ja) * 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ
EP2263111B1 (en) * 2008-03-31 2019-05-29 3M Innovative Properties Company Low layer count reflective polarizer with optimized gain
AT11107U1 (de) 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
JP5540036B2 (ja) * 2012-03-26 2014-07-02 富士フイルム株式会社 内視鏡
US9117793B2 (en) 2012-06-29 2015-08-25 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
WO2015030699A2 (en) * 2013-06-28 2015-03-05 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
WO2015055899A1 (fr) * 2013-10-18 2015-04-23 Griset Support pour composants électroniques de puissance, module de puissance doté d'un tel support, et procédé de fabrication correspondant
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
KR20170010816A (ko) 2014-05-29 2017-02-01 가부시끼가이샤 아라이도 마테리아루 히트 스프레더와 그 제조 방법
US10366936B2 (en) 2014-06-18 2019-07-30 Element Six Technologies Limited Electronic device component with an integral diamond heat spreader
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
US10732265B1 (en) * 2019-04-11 2020-08-04 Analog Devices, Inc. Optical illuminator module and related techniques

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997698A (en) * 1987-05-04 1991-03-05 Allied-Signal, Inc. Ceramic coated metal substrates for electronic applications
US5493153A (en) * 1992-11-26 1996-02-20 Tokyo Tungsten Co., Ltd. Plastic-packaged semiconductor device having a heat sink matched with a plastic package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017276A (ko) * 2015-08-06 2017-02-15 주식회사 아모센스 통신용 증폭 반도체
KR20170017275A (ko) * 2015-08-06 2017-02-15 주식회사 아모센스 통신용 증폭 반도체
KR20170032616A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지
KR20170032618A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지
KR20170032617A (ko) * 2015-09-15 2017-03-23 주식회사 아모센스 통신용 증폭 반도체 패키지
WO2017132462A1 (en) * 2016-01-28 2017-08-03 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
US9859185B2 (en) 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
US11869857B2 (en) 2018-12-11 2024-01-09 Amosense Co., Ltd. Semiconductor package component
WO2021125761A1 (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 반도체 패키지 및 이의 제조방법
KR20210076873A (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
JP2004507073A (ja) 2004-03-04
US20010038140A1 (en) 2001-11-08
WO2001078109A2 (en) 2001-10-18
EP1273037A2 (en) 2003-01-08
WO2001078109A3 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
KR20030028462A (ko) 고강도 다층 반도체 패키지 및 그 제조 방법
US8143717B2 (en) Surface mount package with ceramic sidewalls
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
US8080872B2 (en) Surface mount package with high thermal conductivity
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
EP1231633B1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
WO2018190023A1 (ja) 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール
CN113594101B (zh) 一种金属封装外壳及其制作方法
JPH08102570A (ja) セラミックス回路基板
Occhionero et al. Aluminum silicon carbide (AlSiC) for advanced microelectronic packages
JPH07105464B2 (ja) 半導体素子搭載用半導体装置
JPS63173348A (ja) 半導体装置
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JP2525873B2 (ja) 半導体装置用部品間の接続構造
JP2009277794A (ja) 半導体素子収納用パッケージ
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP2000114441A (ja) 多層金属板およびその製造方法
JPH0748180A (ja) セラミックス−金属接合体
JP2004119655A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH02146748A (ja) 半導体容器
CN116913885A (zh) 半导体器件组件
JP2004149401A (ja) 接合方法および接合体
JPH08125076A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid