JPS59224146A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59224146A JPS59224146A JP9806783A JP9806783A JPS59224146A JP S59224146 A JPS59224146 A JP S59224146A JP 9806783 A JP9806783 A JP 9806783A JP 9806783 A JP9806783 A JP 9806783A JP S59224146 A JPS59224146 A JP S59224146A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor element
- metal substrate
- cerdip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、半導体素子の放熱効果、また半導体素子に
対する電磁シールド効果を有する半導体装置に関する。
対する電磁シールド効果を有する半導体装置に関する。
（従来技術）
第１図は従来のザーディップ半導体素子パッケージ（以
下サーディツプという）の断面図である。
下サーディツプという）の断面図である。
この第１図において、半導体素子１から発生した熱は主
としてキャビティ部２のメタルバリア層３を通してアル
ミナセラミック基板４に伝達され、このアルミナセラミ
ック基板４の表面から放熱される。
としてキャビティ部２のメタルバリア層３を通してアル
ミナセラミック基板４に伝達され、このアルミナセラミ
ック基板４の表面から放熱される。
５は金スズ、金シリコンなどの半導体素子１をメタルバ
リア層３に共晶により接巻するダイボンド金属層、６け
リードである。
リア層３に共晶により接巻するダイボンド金属層、６け
リードである。
アルミナセラミック基板４の熱伝導率は約０．０４”
ｒ −／１ｙＨ７、ｗ 、 ｃ’ トＲイｋ メ、サー
ｒイツーｙ’ノ熱抵抗は約り００℃／Ｗ程度となｐ、発
熱の大きい半導体素子の塔載が困難であった。また、外
部電磁界などに対して影響を受は易い構造であった。
ｒ −／１ｙＨ７、ｗ 、 ｃ’ トＲイｋ メ、サー
ｒイツーｙ’ノ熱抵抗は約り００℃／Ｗ程度となｐ、発
熱の大きい半導体素子の塔載が困難であった。また、外
部電磁界などに対して影響を受は易い構造であった。
（発明の目的）
この発明は、上記従来の欠点を除去するためになされた
もので、電磁界シールド効果および放熱効果を高めるこ
とのできる半導体装置を提供することを目的とする。
もので、電磁界シールド効果および放熱効果を高めるこ
とのできる半導体装置を提供することを目的とする。
（発明の構成）
この発明の半導体装置は、ガラスまたは樹脂で防蝕およ
び絶縁処理した金属でサーディツプパッケージの基材を
形成してそのキャビティ部に開口部を形成し、この開口
部にメタルバリア層を形成し、このメタルバリア層に半
導体素子をグイボンディングしたものである。
び絶縁処理した金属でサーディツプパッケージの基材を
形成してそのキャビティ部に開口部を形成し、この開口
部にメタルバリア層を形成し、このメタルバリア層に半
導体素子をグイボンディングしたものである。
（実施例）
以下、この発明の半導体装置の実施例について図面に基
づき説明する。第２図はその一実施例の構成を示す断面
図であシ、この第２図において、第１図と同一部分には
同一符号を付して述べる。
づき説明する。第２図はその一実施例の構成を示す断面
図であシ、この第２図において、第１図と同一部分には
同一符号を付して述べる。
この第２図において、１は発熱体となる半導体素子、２
はグイボンドを行うキャビティ部、２１ハグイボンド金
属、３１はグイボンドを行つボｙディングメタルバリア
層、４１は絶縁処理された鉄、銅、アルミニウムなどの
金属基板である。この金属基板４１の外周面は、上記キ
ャビティ部２、ピンディングメタルバリア層３１および
グイボンド金属２１の部分を除いて絶縁処理を施して、
絶縁処理層５１が形成されている。
はグイボンドを行うキャビティ部、２１ハグイボンド金
属、３１はグイボンドを行つボｙディングメタルバリア
層、４１は絶縁処理された鉄、銅、アルミニウムなどの
金属基板である。この金属基板４１の外周面は、上記キ
ャビティ部２、ピンディングメタルバリア層３１および
グイボンド金属２１の部分を除いて絶縁処理を施して、
絶縁処理層５１が形成されている。
半導体素子１はボンディングして、リード６に接続され
ている。このリード６とと□もに、半導体素子１を封止
するために、金属基板４１の絶縁処理層５１上と、絶縁
処理された金属基板キャップ７との間にシール材８が封
入されている。
ている。このリード６とと□もに、半導体素子１を封止
するために、金属基板４１の絶縁処理層５１上と、絶縁
処理された金属基板キャップ７との間にシール材８が封
入されている。
このように構成することによシ、半導体素子１から発生
した熱は主としてグイボンド金属２１、ボンディングメ
タルバリア層３１を通じて、金属基板４１に伝達され、
金属基板４１の表面から主として放熱される。
した熱は主としてグイボンド金属２１、ボンディングメ
タルバリア層３１を通じて、金属基板４１に伝達され、
金属基板４１の表面から主として放熱される。
金属基板４１としては、鉄あるいは銅系の材料またはア
ルミニウムなどが用いられる。これらの熱伝導率は、次
の第１表のごとくである。
ルミニウムなどが用いられる。これらの熱伝導率は、次
の第１表のごとくである。
く第１表〉
金属基板４工の材料にＦｅ 、 Ｎｉ ｚ Ｃｕ 、
ＡＩなどを使用した場合、パッケージ素体であるアルミ
ナ質セラミックと比較すると、熱伝導率が約１桁高いた
め、発熱の大ぎい半導体素子の塔載が可能となる。
ＡＩなどを使用した場合、パッケージ素体であるアルミ
ナ質セラミックと比較すると、熱伝導率が約１桁高いた
め、発熱の大ぎい半導体素子の塔載が可能となる。
金属基板４１の絶縁処理は鉄、銅系の場合にはホーロ、
アルミ系の場合にはアルマイトまたはホーロなどの絶縁
処理を行う。
アルミ系の場合にはアルマイトまたはホーロなどの絶縁
処理を行う。
また、ホーロ、アルマイト処理に代わ勺、エポキシ樹脂
などの樹脂を用いて絶縁処理を行うことができる。
などの樹脂を用いて絶縁処理を行うことができる。
電磁シールド効果として、たとえば、導体が銅である場
合には、導電率σ−５，８Ｘ １０７（ｖ ７ｍ ）透
磁率μ；μｏ ＝ ４π” ”−７’（Ｈ／ｍ ）であ
るから、電磁波ｆ−６０（ｈｚ ） 、 ］、 （ＭＨ
ｚ）に対する表皮の深さδは、それぞれ ｆ ＝ ６０ ：δ＝ ＊ｆｔｔｃｉ ＝ πｘ６０ｘ
４πｘ１．０−７Ｘ５．８Ｘ１０７−８．５５（ａｍ：
］ｆ＝１０ 、 ０＝６．６７ｘｌＯ（ｍｎ）：６０μ
である。
合には、導電率σ−５，８Ｘ １０７（ｖ ７ｍ ）透
磁率μ；μｏ ＝ ４π” ”−７’（Ｈ／ｍ ）であ
るから、電磁波ｆ−６０（ｈｚ ） 、 ］、 （ＭＨ
ｚ）に対する表皮の深さδは、それぞれ ｆ ＝ ６０ ：δ＝ ＊ｆｔｔｃｉ ＝ πｘ６０ｘ
４πｘ１．０−７Ｘ５．８Ｘ１０７−８．５５（ａｍ：
］ｆ＝１０ 、 ０＝６．６７ｘｌＯ（ｍｎ）：６０μ
である。
以上のような厚さの金属基板４１があれば、外部に電磁
界があっても導体の内部にはとんど浸入しない。また内
部に電磁界があっても外部に対する影響は防止できる。
界があっても導体の内部にはとんど浸入しない。また内
部に電磁界があっても外部に対する影響は防止できる。
これらのパッケージの封止は従来のサーディツプと同様
がラスシールを行うが、樹脂による絶縁、防蝕処理を行
った場合は、樹脂シールおよびグイボンドは銀ペースト
などのベーストボンドを行つ。
がラスシールを行うが、樹脂による絶縁、防蝕処理を行
った場合は、樹脂シールおよびグイボンドは銀ペースト
などのベーストボンドを行つ。
この発明の第２図の実施例には、絶縁処理さｈた金属基
板４１に絶縁処理された金属基板キャップ７を設置した
が、絶縁処理さノ］、た、金属基板４１だけでも放熱効
果は高まるが、絶縁処理された金属基板キャップ７を設
置すれば、絶縁処理された金属基板４１だけよりも放熱
効果は向−ヒすると思われる。
板４１に絶縁処理された金属基板キャップ７を設置した
が、絶縁処理さノ］、た、金属基板４１だけでも放熱効
果は高まるが、絶縁処理された金属基板キャップ７を設
置すれば、絶縁処理された金属基板４１だけよりも放熱
効果は向−ヒすると思われる。
また、絶縁処理された金属基板４１、金属基板キャップ
７を設置することにより、電磁シールド効果も得られる
。
７を設置することにより、電磁シールド効果も得られる
。
式らに、第２図め実施例におけるシール材８にガラスシ
ール材を用いた場合には、金属基板４工の絶縁処理にホ
ーロ処理を用いれば耐リーク性も向上すると思われる。
ール材を用いた場合には、金属基板４工の絶縁処理にホ
ーロ処理を用いれば耐リーク性も向上すると思われる。
以上述べたごとく、サーディツプ基板のアルミナに叱較
して約１桁の熱伝導率の高い金属を用いることによシ、
熱抵抗の小さなサーディツプが構成でき、従来困難であ
ったサーディツプに発熱量の大きい半導体素子の塔載が
可能になシ、また外部に電磁界があっても装置に紹込み
ができる汎用性の高い半導体装置が製造できる。
して約１桁の熱伝導率の高い金属を用いることによシ、
熱抵抗の小さなサーディツプが構成でき、従来困難であ
ったサーディツプに発熱量の大きい半導体素子の塔載が
可能になシ、また外部に電磁界があっても装置に紹込み
ができる汎用性の高い半導体装置が製造できる。
たとえば、２４Ｐサーデイツプパツケージの場合。
熱抵抗 ７０℃／Ｗ ・・・ Ｒチッ
プ表面の温度限界 １５０℃／ｗ ・・・Ｔｊ外気温
２５℃／Ｘｖ ・・・Ｔａとすれば、
チップ発熱量の限界Ｑは となシ、２’４Ｐの場合１．７９ （Ｗ）の搭載が限界
だったが、この発明では数（Ｗ）以上の素子の塔載が可
能になる。
プ表面の温度限界 １５０℃／ｗ ・・・Ｔｊ外気温
２５℃／Ｘｖ ・・・Ｔａとすれば、
チップ発熱量の限界Ｑは となシ、２’４Ｐの場合１．７９ （Ｗ）の搭載が限界
だったが、この発明では数（Ｗ）以上の素子の塔載が可
能になる。
さらに、放熱効果が高まれば、放熱板の設置が削除でき
、安価なパッケージ方法となるとともに、電磁シールド
効果が得られれば、半導体装置の外部に設置していたシ
ールド板なども削除でき、安価にパッケージできる。
、安価なパッケージ方法となるとともに、電磁シールド
効果が得られれば、半導体装置の外部に設置していたシ
ールド板なども削除でき、安価にパッケージできる。
（発明の効果）
以上のように、この発明の半導体装置によれば、ガラス
または樹脂で防蝕および絶縁処理した金属でサーディツ
プパッケージの基材を形成してそのキャビティ部に開口
部を形成し、この開口部にメタルバリア層を形成し、こ
のメタルバリア層に半導体素子をダイボンディングする
ようにしたので、熱抵抗の小さなサーディツプが構成で
き、放熱効果を高めることができ、しかもこのサーディ
ツプに発熱量の大きい半導体素子の塔載が可能であるば
かシか、電磁シール効果も高くなる。
または樹脂で防蝕および絶縁処理した金属でサーディツ
プパッケージの基材を形成してそのキャビティ部に開口
部を形成し、この開口部にメタルバリア層を形成し、こ
のメタルバリア層に半導体素子をダイボンディングする
ようにしたので、熱抵抗の小さなサーディツプが構成で
き、放熱効果を高めることができ、しかもこのサーディ
ツプに発熱量の大きい半導体素子の塔載が可能であるば
かシか、電磁シール効果も高くなる。
これにともない、放熱板ならびにシールド板などを削除
でき、安価にできる。
でき、安価にできる。
第１図は従来のサーディツプ半導体素子パッケージ構造
を示す断面図、第２図はこの発明の半導体装置の一実施
例の構成を示す断面図である。 １・・・半導体素子％ ２・・・キャビティ、６・・・
リード、７°°゛金属基板キヤツプ、８・・・シール材
、２１・・・ダイボンド金属、３１・・・ボンディング
メタルバリア層、４１・・・金属基板、５１・・・絶縁
処理層。 特許出願人 沖電気工業株式会社 第１図
を示す断面図、第２図はこの発明の半導体装置の一実施
例の構成を示す断面図である。 １・・・半導体素子％ ２・・・キャビティ、６・・・
リード、７°°゛金属基板キヤツプ、８・・・シール材
、２１・・・ダイボンド金属、３１・・・ボンディング
メタルバリア層、４１・・・金属基板、５１・・・絶縁
処理層。 特許出願人 沖電気工業株式会社 第１図
Claims (1)
- ガラスまたは樹脂で防蝕および絶縁処理した金属でサー
ディツプパッケージの基材を形成してそのキャビティ部
に開口部を形成し、この開口部にメタルバリア層を形成
し、このメタルバリア層に半導体素子をグイボンディン
グしてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9806783A JPS59224146A (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9806783A JPS59224146A (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59224146A true JPS59224146A (ja) | 1984-12-17 |
| JPH0118584B2 JPH0118584B2 (ja) | 1989-04-06 |
Family
ID=14209984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9806783A Granted JPS59224146A (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59224146A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614254A (ja) * | 1984-06-14 | 1986-01-10 | アドバンスト・マイクロ・デバイシズ・インコーポレイテッド | ヒートシンク機能を有する集積回路用パツケージ |
| JPS61281541A (ja) * | 1985-06-06 | 1986-12-11 | Sumitomo Electric Ind Ltd | 半導体装置用パツケ−ジ |
| JPS6318846U (ja) * | 1986-07-22 | 1988-02-08 | ||
| JPS63100840U (ja) * | 1986-12-18 | 1988-06-30 | ||
| JPS63174339A (ja) * | 1986-12-22 | 1988-07-18 | ティアールダブリュー インコーポレーテッド | 集積回路チップパッケージおよびその作製方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661060U (ja) * | 1979-10-15 | 1981-05-23 |
-
1983
- 1983-06-03 JP JP9806783A patent/JPS59224146A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661060U (ja) * | 1979-10-15 | 1981-05-23 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614254A (ja) * | 1984-06-14 | 1986-01-10 | アドバンスト・マイクロ・デバイシズ・インコーポレイテッド | ヒートシンク機能を有する集積回路用パツケージ |
| JPS61281541A (ja) * | 1985-06-06 | 1986-12-11 | Sumitomo Electric Ind Ltd | 半導体装置用パツケ−ジ |
| JPS6318846U (ja) * | 1986-07-22 | 1988-02-08 | ||
| JPH0526756Y2 (ja) * | 1986-07-22 | 1993-07-07 | ||
| JPS63100840U (ja) * | 1986-12-18 | 1988-06-30 | ||
| JPH0438523Y2 (ja) * | 1986-12-18 | 1992-09-09 | ||
| JPS63174339A (ja) * | 1986-12-22 | 1988-07-18 | ティアールダブリュー インコーポレーテッド | 集積回路チップパッケージおよびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0118584B2 (ja) | 1989-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126218B1 (en) | Embedded heat spreader ball grid array | |
| KR100815740B1 (ko) | 전자 소자의 에어 캐비티 패키지의 형성 방법 | |
| JPH08213536A (ja) | パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法 | |
| CA1210874A (en) | Hermetically sealable package for hybrid solid-state electronic devices and the like | |
| US20010035577A1 (en) | Heat dissipating microelectronic package | |
| JPH0621276A (ja) | 熱強化型半導体素子およびその製造方法 | |
| CN107863328A (zh) | 使用冷却流体冷却并且包括屏蔽层的封装体 | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| AU2002310466A1 (en) | Use of diverse materials in air-cavity packaging of electronic devices | |
| JP2019071392A (ja) | 半導体装置 | |
| JP2003163314A (ja) | 半導体装置 | |
| JPS59224146A (ja) | 半導体装置 | |
| TW446742B (en) | Lead frame moisture barrier for molded plastic electronic packages | |
| JPH043450A (ja) | 樹脂封止型半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JP2795063B2 (ja) | 混成集積回路装置 | |
| US3828229A (en) | Leadless semiconductor device for high power use | |
| US3462654A (en) | Electrically insulating-heat conductive mass for semiconductor wafers | |
| JPH0778921A (ja) | 半導体装置 | |
| JPH05166963A (ja) | 半導体装置 | |
| JPS6127909B2 (ja) | ||
| EP4084062A1 (en) | Power semiconductor module arrangement | |
| US20230223331A1 (en) | Semiconductor module | |
| JP2002158322A (ja) | 半導体モジュール | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 |