KR100815740B1 - 전자 소자의 에어 캐비티 패키지의 형성 방법 - Google Patents

전자 소자의 에어 캐비티 패키지의 형성 방법 Download PDF

Info

Publication number
KR100815740B1
KR100815740B1 KR1020047000468A KR20047000468A KR100815740B1 KR 100815740 B1 KR100815740 B1 KR 100815740B1 KR 1020047000468 A KR1020047000468 A KR 1020047000468A KR 20047000468 A KR20047000468 A KR 20047000468A KR 100815740 B1 KR100815740 B1 KR 100815740B1
Authority
KR
South Korea
Prior art keywords
base
lid
plastic
temperature
package
Prior art date
Application number
KR1020047000468A
Other languages
English (en)
Other versions
KR20040036898A (ko
Inventor
브레건트레이몬드에스
샤퍼토니
멜렌케이스콧
로스리차드제이
Original Assignee
알제이알폴리머스,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알제이알폴리머스,인코포레이티드 filed Critical 알제이알폴리머스,인코포레이티드
Publication of KR20040036898A publication Critical patent/KR20040036898A/ko
Application granted granted Critical
Publication of KR100815740B1 publication Critical patent/KR100815740B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packages (AREA)
  • Casings For Electric Apparatus (AREA)
  • Packaging Frangible Articles (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Organic Insulating Materials (AREA)

Abstract

반도체 회로 소자(dies)는 3개의 개별적인 부품(즉, 베이스, 측벽, 뚜껑) 둘레에 밀폐체를 형성함으로써 습기 불침투성 전자 패키지로 합체되어 있다. 다이는 측벽이 베이스에 부착된 다음 베이스에 납땜되거나 그렇지 않으면 접합되고, 최종적으로 뚜껑이 측벽에 부착된다. 열전도성 베이스와 높은 땜납 온도를 포함하는 공정에 있어서, 측벽이 잠재적으로 고온에 의해 손상되는 것을 피할 수 있는 현저하게 낮은 온도에서 측벽을 베이스에 고정한 후에 다이는 높은 납땜 온도로 베이스에 고정될 수 있다. 따라서, 높은 납땜 온도에 노출시 뒤틀리거나 질이 나빠지는 플라스틱 측벽을 사용할 수 있다. 일반적으로 전자 패키지에 있어서, 플라스틱 측벽을 사용함으로써, 양립할 수 없는 뚜껑 및 베이스용 재료를 조합하여 사용할 수 있게 허용하여 패키지의 제조, 조립, 테스트 혹은 사용 중에 겪게 되는 고온 중에 일어나는 응력의 분열로 인한 불량율을 감소 혹은 없애준다.

Description

전자 소자의 에어 캐비티 패키지의 형성 방법{USE OF DIVERSE MATERIALS IN AIR-CAVITY PACKAGING OF ELECTRONIC DEVICES}
본 발명은 반도체 회로 소자(dies, 이하 다이)를 에워싸고 보호하며, 다이 회로를 인쇄 회로 기판의 요소 등의 외부 요소에 결합시키는 전기 접속을 제공하는 전자 패키지(electronic package) 분야에 관한 것이다. 본 발명은 특히 에어 캐비티 패키지(air-cavity package) 즉, 공기의 낮은 유전율에 의해 다이의 성능을 유리하게 만드는, 공기로 충전된 캐비티 내에 다이가 배치되어 있는 패키지에 관한 것이다. 특히, 본 발명은 패키지의 제조 중에 겪게되는 고온과 패키지의 사용시에 처하게 되는 조건하에서 가스 불침투성 시일을 유지하기 위해 다이와 공기 충전 캐비티 둘레에 패키지를 밀봉시키기가 곤란하다는 점을 다루고 있다.
전자 패키지는 보호 밀폐체(protective enclosure) 내측에 밀봉된 다이로 구성되며, 그 밀폐체의 벽은 리드선(lead)에 의해 관통되고 이로 인해 다이 회로가 인쇄 배선 기판 상에 있는 회로 등의 외부 회로에 전기적으로 연결된다. 본 발명에서 관심의 대상인 패키지는 다이가 밀폐체 내에서 중공의 내부 공기 충전 캐비티에 놓여 있고 공기가 그 낮은 유전율로 인해 전기 절연체로서의 역할을 하기 때문에 전자 산업에서는 "에어 캐비티 패키지"로 알려져 있는 패키지이다. 이러한 절연 능력은 전자 소자가 마이크로웨브 파워 칩인 경우에 특히 유용하다. 또한, 공기는 다이의 표면에 완전한 광 액세스(optical access)를 제공하기 때문에 다이가 CCD 및 CMOS 소자 등과 같이 광 투과를 필요로 할 경우 공기 충전 캐비티가 유용하다.
현재 다이에 사용되고 있는 높은 전류 밀도와 극히 미세한 회로 라인을 이용하여 일관되고 신뢰성 있는 성능을 얻기 위해, 상기 패키지는 수증기 및 다른 주변 가스의 침입을 방지하도록 밀봉되어야 한다. 이와 동시에, 패키지는 사용 중에 다이에서 발생하는 열을 방산(放散)할 수 있어야 하다. 열 방산은 일반적으로 패키지의 플로어(floor)를 통해 이루어지며, 이를 위해 열전도성 재료, 대개 금속 플레이트가 플로어로 사용되고, 다이는 고온의 열전도성 땜납, 대개 공융 땜납을 이용하여 플로어에 결합된다. 일반적으로, 패키지는 패키지의 본체를 형성하도록 측벽을 금속 플레이트에 먼저 접합시킴으로써 형성되며, 상기 측벽은 이것을 관통하는 전기 리드선을 구비하고 있다. 패키지 본체가 형성되면 다이는 그 본체 내측에 배치되고 땜납에 의해 플로어에 고정된다. 그 다음, 다이 회로를 리드선에 결합하기 위해 와이어 본딩(wire bonding)이 행해지며, 끝으로 상부를 밀폐시키기 위해 적절한 접착제를 사용하여 뚜껑을 본체에 고정함으로써 패키지가 완성된다.
다이를 패키지의 플로어에 고정하는데 요구되는 고온의 납땜 온도로 인해, 패키지의 본체의 구성 재료는 균열, 용융, 유동, 분해, 또는 패키지 전체에 걸친 밀봉을 손상시킬 수 있는 그 밖의 변형없이 고온에서 견딜 수 있어야 한다. 높은 와트의 전력을 사용하는 패키지는 사용 중에 발생하는 높은 온도 때문에 패키지의 벽과 뚜껑에 추가적인 응력이 인가된다. 이러한 이유로, 종래 기술에 의한 패키지의 측벽과 뚜껑은 세라믹 재료로 제조되었다. 그러나, 세라믹은 고가이며, 패키지의 대량 생산에서 세라믹의 비용이 패키지 제조비의 대부분을 차지한다. 세라믹을 플라스틱 물질로 대체할 경우 비용은 현저하게 줄어들 수 있지만, 플라스틱은 고온의 납땜 온도를 견디기 어려우며 다이가 베이스에 납땜될 때 용융되거나 분해될 수 있다. 그 결과, 플라스틱 측벽을 구비한 전자스 패키지의 제조시 불량률은 매우 높다.
베이스와 측벽은, 금속 열 확산기(heat spreader)가 플로어로서 성형되거나 그렇지 않으면 삽입되어 있는 세라믹 혹은 플라스틱의 단일 성형 부재로서 초기에 형성되고, 제2 부재는 뚜껑인, 2부재 밀폐체로 제조된 패키지에서도 유사한 문제가 생긴다. 만약 세라믹을 단일의 베이스와 측벽의 구성 재료로 사용할 경우 비용은 높아지고, 플라스틱을 사용하면 양산 체제에서 산출량은 플라스틱의 열화 혹은 뒤틀림으로 인해 그리고 유닛의 상당 부분에 누설 부위의 형성으로 인해 감소하게 된다.
광학 패키지, 즉 광 투과를 허용하기 위해 투명한 뚜껑을 필요로 하는 CCD 혹은 CMOS 소자를 포함하는 패키지는 또 다른 문제가 있다. 이러한 패키지는 사용시 열을 발생하지 않기 때문에, 급속히 열을 분산시키는 금속 베이스를 필요로 하지 않으며, 금속, 플라스틱 혹은 세라믹 베이스를 사용할 수 있다. 추가적으로, 빠른 열 분산의 필요성이 줄어들면 고온의 금속 납땜의 필요성도 배제된다. 그 대신, 에폭시 등의 납땜 재료를 사용하여 저온 납땜을 행할 수 있다. 그럼에도 불구 하고, 패키지를 사용할 수 있기 전에 패키지 자체의 조립에 후속하는 추가의 처리를 받기 때문에 고온에 대한 반응은 중요하다. 이러한 추가의 처리로는 품질 검사뿐만 아니라 외부 회로에 대한 패키지 외측 리드선의 납땜 등이 있으며, 이들 모두는 고온을 사용한다. 이러한 온도에 노출되는 중에 패키지 구성 요소의 열팽창 계수(CTE)의 차이로 인해 패키지가 쉽게 손상된다. 특히, 광 투과를 허용하기 위해 통상의 광학 패키지 상에 사용되는 유리 뚜껑은, 베이스가 금속, 플라스틱 혹은 세라믹으로 구성되는가에 상관없이 베이스보다 현저하게 낮은 CTE을 가진다. 이러한 차이로 인해 열 사이클 도중에 뚜껑과 베이스는 상이한 정도로 팽창하게 된다. 상이한 팽창은 패키지의 굴절을 유발하는 동시에 측벽이 응력 하에서 놓이게 만들며, 측벽을 베이스에 또는 뚜껑에 또는 이들 양자에 접합시키는 시일을 손상시킬 위험이 높아진다. 틈새가 형성될 때, 패키지는 사용에 적합한 가를 결정하는 전체적인 누설 시험 및 순분 민감성 테스트에 불합격될 것이고, 유용한 제품(기능적이고 긴 수명의 패키지)의 생산성은 저하될 것이다.
에어 캐비티 전자 패키지의 제조에 따른 전술한 문제점과 그 밖의 문제점은 밀폐체를 형성하기 위한 적어도 3개의 개별적인 초기 구성 요소(즉, 베이스, 측벽 프레임 및 뚜껑)를 사용하는 본 발명에 의해 해결될 것이다. 사용 중에 높은 열이 발생되고 고온 땜납에 의해 다이와 베이스가 결합되어 있는 패키지에 있어서, 패키지 밀폐체의 3개의 구성 요소로 이루어진 구조는 밀폐체의 다른 임의의 구성 요소가 조립되기 이전에, 즉 측벽이 베이스에 접합되거나 뚜껑이 측벽에 접합되기 이전 에 다이가 베이스에 납땜될 수 있도록 해준다. 그 다음, 플라스틱 측벽은 다이를 베이스에 납땜하기 위해 요구되는 고온에 플라스틱을 노출시킬 위험 없이 베이스에 접합될 수 있다. 또한, 전체적으로 세라믹을 사용하는 것을 피하고 또는 단지 베이스에만 세라믹을 사용함으로써 비싼 세라믹의 사용을 줄이거나 배제시킬 수 있다. 투명한 뚜껑을 구비한 비전 패키지(vision package)의 경우, 패키지 밀폐체의 3개의 구성 요소로 이루어진 구조는 플라스틱이 아닌 베이스와 플라스틱이 아닌 뚜껑을 갖는 플라스틱 측벽을 사용할 수 있게 해준다. 그 다음, 베이스와 뚜껑은 열팽창 계수의 값이 비슷한 재료로 형성될 수 있지만, 측벽은 베이스와 뚜껑 양자의 CTE와 실질적으로 다른 CTE를 갖는 재료로 형성된다. 상대적으로 CTE가 높은 플라스틱을 측벽으로서 사용함으로써, 비록 측벽의 두께가 조립 공정 및 시험에 처하게 되는 고온에서 두꺼워질 수 있지만 (즉, 내측 및 외측으로 팽창) 베이스 및 뚜껑은 실질적으로 균일하게 팽창하여 패키지가 구부러지는 것을 방지하기 때문에, 패키지 시일에 과도한 응력이 인가되지 않게 된다.
따라서, 본 발명은 사용되는 패키지와 재료의 타입에 따라 여러 장점을 제공하게 된다. 일반적으로, 본 발명은 조립 및 사용 중에 처하게 되는 고온으로부터 초래되는 틈새로 인한 패키지 고장의 위험성을 없애거나 감소시키는 동시에 재료를 폭넓게 선택할 수 있게 해준다. 본 발명의 전술한 장점 및 다른 장점, 특징 및 실시예는 후술하는 설명으로부터 더욱 명백해질 것이다.
전술한 바와 같이, 본 발명의 제조 공정의 제1 단계는 패키지의 플로어 역할 을 하는 베이스 플레이트에 다이를 고정시키는 단계이다. 패키지의 타입에 따라, 베이스 플레이트는 열을 다이로부터 신속하게 방산시키는 플레이트일 수도 있고, 열 방산이 중요하지 않는 (예컨대, 광학 패키지) 플레이트일 수도 있다. 높은 열전도성이 요구될 때, 상기 플레이트는 금속 재료, 세라믹 재료, 금속 피복 세라믹 재료, 또는 금속 삽입물을 지닌 세라믹 재료 중 어느 하나일 수 있다. 높은 열전도성이 필요 없을 경우, 상기 플레이트는 플라스틱을 포함하여 전술한 재료들 중 임의의 것이라도 좋다.
금속 혹은 금속 삽입물 혹은 코팅으로 구성된 베이스 플레이트에 있어서, 적절한 금속 목록은 아래와 같으며, 이들 부호는 1989년 오하이오주 머티리얼즈 파크 소재의 ASM International 회사의 Minges, M.L. 등이 편집한 Electronic Materials 핸드북 제1권에 사용된 것이다.
구리
구리-텅스텐 합금
구리-철 합금: C19400, C19500, C19700, C19210
구리-크롬 합금: CCZ, EFTEC647
구리-니켈-규소 합금: C7025, KLF 125, C19010
구리-주석 합금: C50715, C50710
구리-지르코늄 합금: C15100
구리-망간 합금: C15500
철-니켈 합금: ASTM F30(합금 42)
철-니켈-코발트 합금: ASTM F15(Kovar)
연강
알루미늄
이들 중 구리, 구리 함량이 적어도 95 중량%인 구리 함유 합금, 철 함량이 약 50 내지 75 중량%인 철-니켈 합금, 철 함량이 약 50 내지 75 중량%인 철-니켈-코발트 합금이 바람직하다. 각종 구리 합금뿐만 아니라 특히 철-니켈 합금 Alloy 42(58% Fe, 42% Ni)와 철-니켈-코발트 합금 Kovar(54% Fe, 29% Ni, 17% Co)도 관심의 대상이다. 또한, 금속 라미네이트가 사용될 수 있는데, 현저하게 높은 열전도성의 관점에서 볼 때 구리-몰리브덴-구리 라미네이트가 주목할 만하다. 이러한 금속 및 합금은 또한 패키지의 측벽을 관통하는 리드선으로서 사용될 수 있다.
세라믹 베이스를 사용하는 패키지에 있어서, 적절한 세라믹의 예로는 Al2O3(알루미나), BeO(산화베릴륨), AlN(질화알루미늄), SiN(질화규소), 이들 재료의 혼합물, 그리고 BaO(산화바륨), SiO2(실리카) 혹은 CuO(산화구리)를 첨가하여 개질한 Al2O3을 들 수 있다. 바람직한 세라믹으로는 선택적으로 개질된 알루미나 및 산화베릴륨이 있다.
플라스틱 베이스를 사용하는 패키지에 있어서, 적절한 플라스틱은 열경화성 재료 및 열가소성 재료를 포함한다. 열경화성 재료의 예로는 에폭시 수지와 개질 에폭시 수지, 폴리이미드, 개질 폴리이미드, 폴리에스테르 및 실리콘을 들 수 있다. 열가소성 재료의 예로는 폴리우레탄, 폴리페닐렌 설피드, 폴리술폰, 폴리에테 르 케톤, 그리고 유리, 세라믹 혹은 미네랄 등의 충전재를 약 20-40% 함유하는 액정 폴리머 등의 방향족 폴리에스테르가 있다.
다이와 베이스 사이에 높은 열전달 접합이 필요할 때, 아주 다양한 땜납 재료를 이용하여 그러한 접합을 형성할 수 있다. 땜납 합금은 주석, 납, 안티몬, 비스무스, 카드뮴, 은, 구리 혹은 금, 그리고 상대적으로 소량인 불가피 원소로 형성될 수 있다. 공융 합금은 용융 및 응고 중에 성분비를 유지하는 능력이 있기 때문에 일반적으로 바람직하다. 예를 들면 구리-철 합금, 구리-크롬 합금, 구리-주석 합금, 철-니켈 합금, 철-니켈-코발트 합금, 주석-은 합금 및 금-주석 합금이 있다. 80:20 금-주석 공융 땜납은 높은 열전도성으로 인해 특히 바람직하다.
다이가 베이스에 납땜 혹은 접합되는 온도는 사용되는 땜납 혹은 접합제에 따라 변하게 된다. 높은 열전달성을 필요로 하는 고온 납땜에 있어서는, 일반적으로 250℃ 이상의 납땜 온도를 이용한다. 대부분의 경우, 납땜 온도는 250 내지 500℃이며, 특히 금-주석 공융 땜납의 경우는 300 내지 400℃인 것이 바람직하다. 저온 납땜 혹은 접합에 있어서, 온도는 일반적으로 125 내지 175℃이다. 에폭시를 사용할 때, 예컨대 통상적인 접합 온도는 약 150℃이다.
베이스에 다이를 납땜하거나 접합하여 냉각시킨 후, 측벽은 베이스 위에서 프레임으로서 더해진다. 전술한 바와 같은 열경화성 혹은 열가소성 재료 중 어느 하나를 측벽으로 사용할 수 있다. 열경화성 물질은 통상적으로 트랜스퍼 성형(transfer molding)에 의해 성형되는 반면, 열가소성 물질은 통상적으로 사출 성형에 의해 성형되지만, 각각에 대해 상이한 성형법이 이용될 수도 있다. 상기 측벽은 리드선이 매설된 상태로 예비 성형될 수 있으며, 표면 혹은 단부를 구비한 리드선은 측벽에 의해 포위된 공간으로 연장되어, 와이어 본딩을 위해 다이에 대해 접근할 수 있게 된다. 비금속을 베이스로 할 경우, 상기 리드선은 또한 베이스에 매설될 수 있다. 어느 경우라도, 리드선은 금속 베이스에 사용한 것과 동일한 형태의 재료로 형성될 수 있으며, 그 예는 전술한 바와 같다. 리드선이 베이스의 일부라면, 측벽은 전체적으로 플라스틱으로 제조될 수 있고, 제조 과정 중 상기 단계에서 습윤 방지를 위한 밀봉이 측벽과 베이스 사이의 계면에서만 필요하게 된다.
리드선이 측벽에 매설되어 있는 패키지에 있어서, 측벽 프레임은 리드선 위로 성형될 수 있다. 리드선 위로 측벽을 성형하는 절차는 공지되어 있으며, 일반적으로 연결 웹에 의해 결합되어 있고 이산 그룹으로 배열된 일련의 금속 리드선을 포함하며 인접한 그룹은 성형 완료시 결국은 제거될 추가의 연결 웹에 의해 연결되어 있는 리드선 프레임 조립체 위로 플라스틱을 성형하는 단계를 포함한다. 성형 합성물을 구속하는 것을 보조하기 위해 리드선을 따라 소정의 위치에 댐(dam)이 마련되며, 이 댐도 마찬가지로 성형된 측벽 본체가 분리되기 전에 제거된다. 사출 성형, 트랜스퍼 성형, 인서트 성형 및 반응 사출 성형 등의 종래의 성형 기술은 사용되는 재료에 따라 선택될 수 있다. 성형 공정 이전에, 리드선과 플라스틱이 접촉하게 되는 위치에 있는 리드선 프레임에는 접착제가 도포된다. 이 접착제는 플라스틱 성형 온도에서 경화되고 리드선 둘레에 시일을 형성하여 습기 및 다른 대기 가스의 침입을 방지하게 된다. 리드선의 수는 다이와 의도하는 용례에 따라 크게 변할 수 있다. 따라서, 적게는 2개, 많게는 100개의 리드선이 제공될 수 있으며, 이 리드선은 프레임의 일측면 또는 4개의 측면 전부에 마련될 수 있다.
베이스에 대한 측벽 프레임의 접합도 마찬가지로 접착제, 주로 열경화형 폴리머 접착제를 사용함으로써 수행된다. 양쪽 위치에 사용 가능한 접착제로는 에폭시 접착제, 폴리아미드, 실리콘, 페놀 수지, 폴리술폰, 혹은 페녹시 접착제 등의 열가소성 재료와 열경화성 재료 모두를 포함한다. 열경화성 접착제의 예로는,
D.E.R. 332: 비스페놀 A를 지닌 에폭시 수지(미국 미시간주 미드랜드 소재의 Dow Chemical Company 제품)
ARALDITE(등록상표) ECN 1273: 에폭시 크레졸 노보랙(미국 뉴욕주 아드슬리 소재의 Ciba-Geigy Corporation 제품)
ARALDITE(등록상표) MY 721: 다기능성 액체 에폭시 수지(Ciba-Geigy Corporation 제품)
QUARTEX(등록상표) 1410: 비스페놀 A를 지닌 에폭시 수지(Dow Chemical Company 제품)
EPON(등록상표) 828, 1001F, 58005: 개질 비스페놀 A 에폭시 수지(미국 텍사스주 휴스톤 소재의 Shell Chemical Company 제품)를 들 수 있다.
열가소성 접착제의 예로는,
페녹시 PKHJ: 페녹시 수지(Phenoxy Associates)
폴리술폰을 들 수 있다.
접착제의 조성은 다양한 희망하는 임의의 특징들을 부여하기 위한 하나 이상의 성분을 선택적으로 포함한다. 이들 성분은 경화제, 소포제, 습기 게터(건조제) 및 부피를 증대시키는 충전재를 포함한다. 경화제의 예로는 폴리아민, 폴리아미드, 폴리페놀, 폴리메릭 티올, 폴리카르복실산, 무수물, 디시안디아미드, 시아노구아니딘, 이미다졸, 그리고 아민 혹은 에테르를 지닌 3불화붕소의 합성물 등과 같은 루이스 산(Lewis acid)을 들 수 있다. 소포제의 예로는 실리콘 수지 및 실란 등의 소수성 실리카, 폴리테트라플루오로에틸렌 등의 플루오르화탄소, 에틸렌 디아민 스테아르아미드, 설폰아미드, 탄화수소 왁스 등의 지방산 아미드, 그리고 고체 지방산 및 에스테르를 들 수 있다. 습기 게터의 예로는 활성 알루미나 및 활성 탄소를 들 수 있다. 습기 게터의 역할을 하는 구체적인 제품으로는 공급업체(미국 뉴저지주 저지 시티 소재의 Alpha Metals)가 GA2000-2, SD1000 및 SD800으로 명명한 것이 있다. 충전제의 예로는 알루미나, 이산화티타늄, 카본 블랙, 탄산칼슘, 고령토, 운모, 실리카, 활석 및 목재 분말이 있다.
베이스, 뚜껑 혹은 이들 양자를 접합하는 바람직한 방법에 있어서, 접합 대상의 표면에 접착제를 먼저 도포한 다음, 접착제가 B-스테이지(접착제가 점성이 없어지고 실온에서 반고체상으로 되는 스테이지)상태가 되도록 적절한 온도로 가열한다. 그 다음, 접합될 부분, 즉 B-스테이지의 접착제로 피복된 한 부분 또는 양자는 결합 및 추가로 가열되어 B-스테이지의 접착제를 액화시키고, 상기 표면을 젖게하며, 가스 불침투성 시일을 형성하도록 완전히 경화된다.
측벽 프레임을 베이스에 결합하는 접착제를 경화시키는데 사용되는 온도는 사용되는 특정의 접착제에 따라 변하지만 일반적으로 200℃ 이하이다. 대부분의 경우, 온도 범위는 100℃ 내지 200℃, 바람직하게는 125℃ 내지 185℃이다.
측벽 프레임이 베이스에 접합되면, 다이는 리드선에 와이어 본딩되고, 뚜껑은 다이를 에워싸도록 측벽 프레임에 부착된다. 뚜껑을 측벽 프레임에 고정하는 것은 측벽 프레임을 베이스에 고정하는 것과 동일한 방식으로 접착제에 의해 달성될 수 있다.
베이스와 뚜껑으로 사용된 재료, 측벽 프레임에 사용된 플라스틱, 리드선에 사용된 금속, 그리고 리드선을 측벽 프레임에, 측벽 프레임을 베이스에, 뚜껑을 측벽 프레임에 접합하는데 사용된 접착제의 파라미터는 열팽창 계수("CTE")이다. 각각의 재료는 섭씨 1도 당 백만분의 1의 단위(ppm, 중량 기준)로 표현되는 고유의 CTE를 지니며, 이 CTE는 사용되는 재료의 선택에 있어서 영향을 미치게 된다. 임의의 2개의 인접한 구성 요소의 CTE와, 임의의 접착제 및 서로 결합되어 있는 구성 요소의 CTE는 현저한 차이가 있을 수 있다. 이러한 차이는 대부분의 경우에 단독의 접착제 성분 혹은 열경화성 접착제 성분을 갖는 혼합물 중 하나로서 접착제의 조성물에 열가소성 성분을 포함시킴으로써 보상될 수 있다.
본 발명의 공정은 전자 패키지 제조에 사용되는 재료에 높은 융통성을 부여한다. 예컨대, 각각의 측면에 8개의 리드선을 지닌 중간 본체(즉, 측벽 프레임)가 있는 0.4 인치의 정사각형 패키지는 베이스가 금속이고 뚜껑이 세라믹인 파워 패키지에 사용될 수 있다. 동일한 중간 본체는 베이스가 세라믹이고 뚜껑이 깨끗한 유리인 CCD 혹은 CMOS 비전 패키지에 사용할 수 있다. 동일한 중간 본체는 다이를 RF 혹은 전자기 방사선으로부터 차폐하기 위해 금속 베이스 및 금속 뚜껑과 함께 사용할 수 있다. 또한, 본 발명은 패키지 구성 요소에 대해 친화성이 없는 그 밖의 재료를 수용할 수 있게 해준다. 예컨대, 통상의 비전 패키지에서 뚜껑으로 사용되는 유리는 약 7 ppm/℃의 CTE를 갖는 반면에, 패키지가 인쇄 회로 기판에 적용되는 경우 베이스는 15 내지 25 ppm/℃의 CTE를 갖다. 이러한 차이는, CTE가 베이스 및 뚜껑의 CTE의 평균 등과 같은 중간치의 ±30% 인 플라스틱으로 제조된 중간 본체를 사용함으로써 완화될 수 있다. 이는 패키지가 낮은 CTE 유리 뚜껑의 방향으로 굴절되는 경향이나, 혹은 극단적인 경우에 뚜껑에 균열이 생기거나 패키지의 제조 중에 혹은 제조후의 조립 및 테스트 과정에서 처하게 되는 온도 사이클 중에 접합선에 누설이 생기는 경향을 감소시킬 것이다.
모든 패키지 제조 단계는 복수 개의 유닛이 2차원의 어레이에서 동시에 처리되는 어레이 포맷으로 실행될 수 있다. 적절한 위치에 구멍을 배치함으로써, 인접한 구성 요소의 2차원의 어레이는 동시 조립을 위해 정확하게 정렬될 수 있다. 별법으로서, 임의의 구성 요소들은 개별적으로 제조 및 접합될 수 있다.
전술한 설명은 본 발명의 특별한 실시예 및 예들에 중점을 두었다. 그러나 당업자들에 의해 본 발명은 재료, 작동 조건, 작동 과정, 그리고 패키지의 구조 및 그 조립 절차의 다른 파라미터에 관하여 전술한 실시예로부터 다양하게 변형 및 수정될 수 있다는 것으로 이해될 것이다.

Claims (10)

  1. 반도체 회로 소자를 에워싸서 밀봉된 에어 캐비티 패키지를 형성하는 방법으로서,
    (a) 250℃ 내지 500℃의 온도에서 상기 반도체 회로 소자를 열전도성 베이스에 납땜하는 단계와;
    (b) 상기 단계 (a)의 완료 후 플라스틱 측벽 프레임을 상기 열전도성 베이스 위에 부착하는 단계로서, 100℃ 내지 200℃의 온도에서 상기 측벽 프레임과 상기 열전도성 베이스 사이에 밀봉을 형성하여 상기 반도체 회로 소자 둘레에 부분적인 밀폐체를 형성하는 것을 포함하고, 상기 플라스틱 프레임 혹은 상기 열전도성 베이스는 전기 전도성 리드선을 구비하도록 예비 성형된 것이며, 상기 전기 전도성 리드선은 상기 부분적인 밀폐체를 관통하는 것인 플라스틱 측벽 프레임 부착 단계와;
    (c) 상기 반도체 회로 소자의 회로를 상기 리드선에 전기적으로 연결시키는 단계와;
    (d) 상기 반도체 회로 소자가 실질적으로 가스에 대해 불침투성인 하우징으로 에워싸이도록, 뚜껑을 상기 부분적인 밀폐체에 부착하는 뚜껑 부착 단계
    를 포함하는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  2. 제1항에 있어서, 상기 단계 (a)의 온도는 300℃ 내지 400℃ 범위에 속하는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  3. 제1항에 있어서, 상기 단계 (b)의 온도는 125℃ 내지 185℃ 범위에 속하는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  4. 제1항에 있어서, 상기 열전도성 베이스는 구리, 구리를 주성분으로 하는 구리 합금, 철-니켈 합금, 철-니켈-코발트 합금으로 이루어진 그룹에서 선택되는 금속 베이스이며, 상기 뚜껑은 플라스틱 재료로 이루어지는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  5. 제1항에 있어서, 상기 열전도성 베이스는 그 재료가 Al2O3와, BeO와, AlN과, SiN, 그리고 BaO, SiO2 및 CuO로 이루어진 그룹에서 선택된 요소로 개질된 Al2O3로 이루어진 그룹에서 선택되고, 상기 뚜껑의 재료는 유리인 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  6. 제1항에 있어서, 상기 플라스틱 프레임은 방향족 폴리에스테르 또는 액정 폴리머로 형성되는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  7. 제1항에 있어서, 상기 플라스틱 프레임과 상기 뚜껑은 모두 열가소성 폴리머로 형성되는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  8. 제1항에 있어서, 상기 단계 (b)는 에폭시 접착제, 폴리아미드, 실리콘, 페놀 수지, 폴리술폰 및 페녹시 접착제로 이루어진 그룹에서 선택된 열경화형 폴리머 접착제를 이용하여 상기 플라스틱 프레임을 상기 베이스에 밀봉하는 단계를 포함하는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  9. 제1항에 있어서, 상기 단계 (b) 및 단계 (d)는 125℃ 내지 185℃ 범위의 온도에서 열경화형 폴리머 접착제를 이용하여 상기 플라스틱 프레임을 상기 베이스에 그리고 상기 뚜껑을 상기 플라스틱 프레임에 각각 밀봉하는 단계를 포함하는 것인 밀봉된 에어 캐비티 패키지 형성 방법.
  10. 광학 반도체 회로 소자를 에워싸서 밀봉된 에어 캐비티 패키지를 형성하는 방법으로서,
    (a) 125℃ 내지 175℃ 범위내의 온도에서 열경화형 폴리머 접착제를 이용하여 상기 반도체 회로 소자를 베이스에 고정하는 단계와;
    (b) 상기 단계 (a)의 완료 후 플라스틱 측벽 프레임을 상기 베이스 위에 부착하는 단계로서, 100℃ 내지 200℃의 온도에서 상기 측벽 프레임과 상기 베이스 사이에 밀봉을 형성하여 상기 반도체 회로 소자 둘레에 부분적인 밀폐체를 형성하는 것을 포함하고, 상기 플라스틱 프레임 혹은 상기 베이스는 전기 전도성 리드선을 구비하도록 예비 성형된 것이며, 상기 전기 전도성 리드선은 상기 부분적인 밀폐체를 관통하는 것인 플라스틱 측벽 프레임 부착 단계와;
    (c) 상기 반도체 회로 소자의 회로를 상기 리드선에 전기적으로 연결시키는 단계와;
    (d) 상기 반도체 회로 소자가 실질적으로 가스에 대해 불침투성인 하우징에 에워싸이도록, 뚜껑을 상기 부분적인 밀폐체에 부착하는 뚜껑 부착 단계
    를 포함하며, 상기 뚜껑은 유리인 것인 밀봉된 에어 캐비티 패키지 형성 방법.
KR1020047000468A 2001-07-12 2002-06-19 전자 소자의 에어 캐비티 패키지의 형성 방법 KR100815740B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/904,583 2001-07-12
US09/904,583 US6511866B1 (en) 2001-07-12 2001-07-12 Use of diverse materials in air-cavity packaging of electronic devices
PCT/US2002/019501 WO2003007362A1 (en) 2001-07-12 2002-06-19 Use of diverse materials in air-cavity packaging of electronic devices

Publications (2)

Publication Number Publication Date
KR20040036898A KR20040036898A (ko) 2004-05-03
KR100815740B1 true KR100815740B1 (ko) 2008-03-20

Family

ID=25419388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000468A KR100815740B1 (ko) 2001-07-12 2002-06-19 전자 소자의 에어 캐비티 패키지의 형성 방법

Country Status (17)

Country Link
US (1) US6511866B1 (ko)
EP (1) EP1415335B1 (ko)
JP (1) JP4362366B2 (ko)
KR (1) KR100815740B1 (ko)
CN (1) CN1266751C (ko)
AT (1) ATE343851T1 (ko)
AU (1) AU2002310466B2 (ko)
CA (1) CA2453003C (ko)
DE (1) DE60215669T2 (ko)
HK (1) HK1065641A1 (ko)
IL (1) IL159727A0 (ko)
MA (1) MA26134A1 (ko)
MX (1) MXPA04000248A (ko)
MY (1) MY122915A (ko)
PL (1) PL205553B1 (ko)
TW (1) TW554504B (ko)
WO (1) WO2003007362A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848539B2 (ja) * 2001-08-23 2011-12-28 Ｄｏｗａメタルテック株式会社 放熱板およびパワー半導体モジュール、ｉｃパッケージ
JP2003139593A (ja) * 2001-11-07 2003-05-14 Hitachi Ltd 車載電子機器および熱式流量計
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US7075174B2 (en) * 2004-02-26 2006-07-11 Agere Systems Inc. Semiconductor packaging techniques for use with non-ceramic packages
US7030472B2 (en) 2004-04-01 2006-04-18 Agere Systems Inc. Integrated circuit device having flexible leadframe
KR100716041B1 (ko) 2004-06-02 2007-05-09 어플라이드 머티어리얼스, 인코포레이티드 챔버를 밀봉하기 위한 방법 및 장치
US8648977B2 (en) 2004-06-02 2014-02-11 Applied Materials, Inc. Methods and apparatus for providing a floating seal having an isolated sealing surface for chamber doors
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7683480B2 (en) * 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
EP2141973A1 (en) * 2008-07-02 2010-01-06 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
US9293350B2 (en) * 2008-10-28 2016-03-22 Stats Chippac Ltd. Semiconductor package system with cavity substrate and manufacturing method therefor
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
US8013429B2 (en) 2009-07-14 2011-09-06 Infineon Technologies Ag Air cavity package with copper heat sink and ceramic window frame
US8283769B2 (en) * 2009-10-14 2012-10-09 Stmicroelectronics, Inc. Modular low stress package technology
US8564968B1 (en) 2011-05-10 2013-10-22 Triquint Semiconductor, Inc. Air cavity package including a package lid having at least one protrusion configured to facilitate coupling of the package lid with a package wall
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
SG11201609799QA (en) * 2014-05-23 2016-12-29 Materion Corp Air cavity package
US10015882B1 (en) 2015-01-05 2018-07-03 Qorvo Us, Inc. Modular semiconductor package
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
DE102015209892A1 (de) * 2015-05-29 2016-12-01 Rolls-Royce Deutschland Ltd & Co Kg Adaptives Flugzeugtriebwerk und Flugzeug mit einem adaptiven Triebwerk
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10115605B2 (en) 2016-07-06 2018-10-30 Rjr Technologies, Inc. Vacuum assisted sealing processes and systems for increasing air cavity package manufacturing rates
US11791251B2 (en) 2021-07-29 2023-10-17 Qorvo Us, Inc. High power laminate RF package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06117705A (ja) * 1992-10-06 1994-04-28 Haruo Arashi 太陽熱受熱器
US5598034A (en) 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693239A (en) * 1969-07-25 1972-09-26 Sidney Dix A method of making a micromodular package
JPS57177583A (en) * 1981-04-14 1982-11-01 Int Standard Electric Corp Holl effect device
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
US5773377A (en) 1993-12-22 1998-06-30 Crystalline Materials Corporation Low temperature sintered, resistive aluminum nitride ceramics
US6339191B1 (en) * 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US6323550B1 (en) * 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US5837935A (en) * 1996-02-26 1998-11-17 Ford Motor Company Hermetic seal for an electronic component having a secondary chamber
US5793104A (en) * 1996-02-29 1998-08-11 Lsi Logic Corporation Apparatus for forming electrical connections between a semiconductor die and a semiconductor package
US5787578A (en) 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
US5943558A (en) * 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5869883A (en) 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6384353B1 (en) * 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6291263B1 (en) * 2000-06-13 2001-09-18 Siliconware Precision Industries Co., Ltd. Method of fabricating an integrated circuit package having a core-hollowed encapsulation body

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598034A (en) 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JPH06117705A (ja) * 1992-10-06 1994-04-28 Haruo Arashi 太陽熱受熱器
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate

Also Published As

Publication number Publication date
MA26134A1 (fr) 2004-04-01
TW554504B (en) 2003-09-21
DE60215669D1 (de) 2006-12-07
MY122915A (en) 2006-05-31
CA2453003A1 (en) 2003-01-23
US6511866B1 (en) 2003-01-28
DE60215669T2 (de) 2007-08-23
EP1415335A4 (en) 2005-12-21
KR20040036898A (ko) 2004-05-03
PL205553B1 (pl) 2010-04-30
ATE343851T1 (de) 2006-11-15
CN1526162A (zh) 2004-09-01
EP1415335A1 (en) 2004-05-06
AU2002310466B2 (en) 2006-07-20
CA2453003C (en) 2009-12-22
WO2003007362A1 (en) 2003-01-23
PL368717A1 (en) 2005-04-04
IL159727A0 (en) 2004-06-20
EP1415335B1 (en) 2006-10-25
CN1266751C (zh) 2006-07-26
MXPA04000248A (es) 2004-05-04
US20030013234A1 (en) 2003-01-16
HK1065641A1 (en) 2005-02-25
JP2004535675A (ja) 2004-11-25
JP4362366B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
KR100815740B1 (ko) 전자 소자의 에어 캐비티 패키지의 형성 방법
AU2002310466A1 (en) Use of diverse materials in air-cavity packaging of electronic devices
EP0421005B1 (en) Process of assembling an electronic package
US5172213A (en) Molded circuit package having heat dissipating post
US7208819B2 (en) Power module package having improved heat dissipating capability
US7736573B2 (en) Thermoplastic material
KR0158868B1 (ko) 반도체장치
US5792984A (en) Molded aluminum nitride packages
CA1210874A (en) Hermetically sealable package for hybrid solid-state electronic devices and the like
US20100295172A1 (en) Power semiconductor module
KR20020036578A (ko) 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
US5218215A (en) Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path
US6975512B1 (en) Thermally enhanced heat sink BGA package
JPS6146061B2 (ko)
AP1317A (en) Lead frame moisture barrier for moulded plastic electronic packages.
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
WO2017137880A1 (en) Electronic packages, housings or packages having one or more apertures
CA1304172C (en) Metal electronic package
KR0161355B1 (ko) 반도체장치의 제조방법
JPH03234044A (ja) パッケージの組立方法とパッケージ
JPS63173349A (ja) 半導体素子搭載用配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 13