JPS61281541A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS61281541A JPS61281541A JP60123240A JP12324085A JPS61281541A JP S61281541 A JPS61281541 A JP S61281541A JP 60123240 A JP60123240 A JP 60123240A JP 12324085 A JP12324085 A JP 12324085A JP S61281541 A JPS61281541 A JP S61281541A
- Authority
- JP
- Japan
- Prior art keywords
- package
- sealing
- surface layer
- alloy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この・発明は半導体装置用パッケージに関し、さらに詳
細にいえば、軽石で、かつ熱放射性が良好な、ガラス等
によ゛る封止を行なう型式の半導体装置用゛□パッケー
ジに関する。
細にいえば、軽石で、かつ熱放射性が良好な、ガラス等
によ゛る封止を行なう型式の半導体装置用゛□パッケー
ジに関する。
く従□来の技術、および発明が解決しようとする問題点
〉 従来から半導体装置においてはセラミック基板が多用さ
れており、例えば、ＣｅｒＯＩＰ型半導体パッケージに
おいては、セラミック基板上に半導体素子を搭載し、ガ
ラスで気密封止する形態が採用されている。上記半導体
装置のパッケージに開する技術は、例えば工業調査会発
行［ＩＣ化実装技術１ （［］］本マイクロ丁しク１−
〇二クス協会編のρ１３５−ｐ１５０に示されている。
〉 従来から半導体装置においてはセラミック基板が多用さ
れており、例えば、ＣｅｒＯＩＰ型半導体パッケージに
おいては、セラミック基板上に半導体素子を搭載し、ガ
ラスで気密封止する形態が採用されている。上記半導体
装置のパッケージに開する技術は、例えば工業調査会発
行［ＩＣ化実装技術１ （［］］本マイクロ丁しク１−
〇二クス協会編のρ１３５−ｐ１５０に示されている。
そして、上記のようにセラミックからなる基板を使用し
Ｉこ場合には、以下に訂述する不都合を右づることにな
る。即ら、 ■ セラミック基板は、一般に、その単品が大きく、セ
ラミック基板を使用したパッケージをモジコール基板（
ボード）等の実装基板に実装すると、大塵す重化の６の
どなり、持運びに不便をぎたでという不都合がある。特
に、最近では高密疫実装化の傾向が強く、これに伴なっ
て、ｌ−記重石の増大に起因する不都合が一層顕著なも
のに２Ｔつてぎている。
Ｉこ場合には、以下に訂述する不都合を右づることにな
る。即ら、 ■ セラミック基板は、一般に、その単品が大きく、セ
ラミック基板を使用したパッケージをモジコール基板（
ボード）等の実装基板に実装すると、大塵す重化の６の
どなり、持運びに不便をぎたでという不都合がある。特
に、最近では高密疫実装化の傾向が強く、これに伴なっ
て、ｌ−記重石の増大に起因する不都合が一層顕著なも
のに２Ｔつてぎている。
■ レラミックｌＡ板は、他物との衝突により欠【」Ｉ
、：す、割れたりリ−るという不都合がある。この不都
合の原因の一部は、１２ラミツク基板の重石が大ぎいこ
とであると思われる。
、：す、割れたりリ−るという不都合がある。この不都
合の原因の一部は、１２ラミツク基板の重石が大ぎいこ
とであると思われる。
■ 」？ラミック基板は加■ゼｌに難点があり、所望の
形状のものを製造することが容易で＜ｒいという不都合
がある。
形状のものを製造することが容易で＜ｒいという不都合
がある。
■ セラミック基板は、Ｃ１ｌ、ＡＩ等の金属材料ど比
較して熱抵抗が大きく、熱伝導竹、即ち熱蔵散性が悪い
という不都合がある。したがって、例えば、大電流を流
す、ｄ′ｊ費電力の大きい≧１′轡体装置では放熱フィ
ンを取付（ｊる等の対策を講じ１．ＫＩＪればならない
という不都合をも／１−じさせることになる。
較して熱抵抗が大きく、熱伝導竹、即ち熱蔵散性が悪い
という不都合がある。したがって、例えば、大電流を流
す、ｄ′ｊ費電力の大きい≧１′轡体装置では放熱フィ
ンを取付（ｊる等の対策を講じ１．ＫＩＪればならない
という不都合をも／１−じさせることになる。
この発明は上記の問題点に鑑みＣなされたものであり、
軒ｍ化、ａ３よび良好な熱伝導ｖ１を達成することがで
きる半導体装置ｍのパッケージを提供することを目的と
している。
軒ｍ化、ａ３よび良好な熱伝導ｖ１を達成することがで
きる半導体装置ｍのパッケージを提供することを目的と
している。
〈問題点を解決するための手段、おＪ：び作用〉上記の
目的を達成するための、この発明の゛１′導体装置用パ
ッケージは、Ｓｉを３０〜５０重ＩＪＨ％含右するＡ
ＬＳ ｉ合金からイするパッケージ主体部の、少なくと
も気密Ｉｆ １１部分に、ト１１１月利による封止に適
した表面層を形成し、この表面層」に１記刊止材利から
なる、リード線、またはり−ドフレームＪ′１庄川の封
１ト部を形成したものである。
目的を達成するための、この発明の゛１′導体装置用パ
ッケージは、Ｓｉを３０〜５０重ＩＪＨ％含右するＡ
ＬＳ ｉ合金からイするパッケージ主体部の、少なくと
も気密Ｉｆ １１部分に、ト１１１月利による封止に適
した表面層を形成し、この表面層」に１記刊止材利から
なる、リード線、またはり−ドフレームＪ′１庄川の封
１ト部を形成したものである。
ここで、Ｓｉの金石割合を３０〜５０車吊％とじたのは
、下表から明らかなように、熱膨張係数を小さく（〕て
、ガガラスによる月１１゛を、良好な気密性を保持させ
た状態で達成するた□めであり、上記範囲以外では良好
な気密性保持を達成することができない。また、Ｓｉが
５０重量％を越えると熱伝導度が小さくなりすぎ、所期
の放熱効果が得られない。
、下表から明らかなように、熱膨張係数を小さく（〕て
、ガガラスによる月１１゛を、良好な気密性を保持させ
た状態で達成するた□めであり、上記範囲以外では良好
な気密性保持を達成することができない。また、Ｓｉが
５０重量％を越えると熱伝導度が小さくなりすぎ、所期
の放熱効果が得られない。
一１ニ記の構成の半導体装置用パッケージは、良好な熱
伝導竹を有し、かつ熱膨張係数が小さいＡ１−Ｓｉ合金
からなるパッケージ主体部の気Ｗ Ｈ＋１部分に、ＩＪ
止材利による封止に適した表面層（熱膨張係数と並んで
重要４１因子どなる表面のぬれ旧を良好にする表面層）
を介して月Ｊ１部を形成することにより、リード線、ま
たはリードフレームを１・１止部を倒通さゼて外方に導
出させた状態で、半導体装置を気密性良好に封止するこ
とがＣきる。
伝導竹を有し、かつ熱膨張係数が小さいＡ１−Ｓｉ合金
からなるパッケージ主体部の気Ｗ Ｈ＋１部分に、ＩＪ
止材利による封止に適した表面層（熱膨張係数と並んで
重要４１因子どなる表面のぬれ旧を良好にする表面層）
を介して月Ｊ１部を形成することにより、リード線、ま
たはリードフレームを１・１止部を倒通さゼて外方に導
出させた状態で、半導体装置を気密性良好に封止するこ
とがＣきる。
但し、上記封止材１１が低融点ガラスであることが好ま
しく、また、上記表面層どしては、金属酸化物から仕る
ものであってもよく、［ｅ、Ｎｉ、ｃ。
しく、また、上記表面層どしては、金属酸化物から仕る
ものであってもよく、［ｅ、Ｎｉ、ｃ。
のうち少なくとも一種を含むものであってもＪ、く、表
面のぬれ牲を良好にすることができる。さらには、上記
Ａ Ｉ−Ｓｉ合金のＳｉ初品が５０μ１１以下の大きさ
であれば、熱膨張係数を通常のＡ１の約１７２にするこ
とができるので好ましく、また、ｌ １ｌＦＡ’１−Ｓ
ｉ合金の熱膨張係数が１５Ｘ １０−６／ ’Ｃ以下で
あることが好ましい。
面のぬれ牲を良好にすることができる。さらには、上記
Ａ Ｉ−Ｓｉ合金のＳｉ初品が５０μ１１以下の大きさ
であれば、熱膨張係数を通常のＡ１の約１７２にするこ
とができるので好ましく、また、ｌ １ｌＦＡ’１−Ｓ
ｉ合金の熱膨張係数が１５Ｘ １０−６／ ’Ｃ以下で
あることが好ましい。
〈実施例〉
以下、実施例を示す添付図面によって訂細に説−〇 −
明する。
図面は半導体菰首用パッケージの一実施例を示１縦Ｗｉ
面図であり、Ｃｅｒｌ）ＩＰ型パックージ内に半導体素
子を封入した状態を示している。
面図であり、Ｃｅｒｌ）ＩＰ型パックージ内に半導体素
子を封入した状態を示している。
パツノノ“−ジ１一体部（１）は、Ｓｉを３０〜５０重
品％含右する金石Ｓｉ合金から２ｉるものであり、中央
部上面に、Ｓｉブップ等の半導体素子を搭載する凹入部
（２）を形成しているとともに、凹入部（２）の上面に
Ａ １１ベースト、Ａｌｌメッキ等からなる所定厚みの
半導体索子載１６膜（３）を形成し、半導体索子載置膜
（３）の上（１−オ導体ス；子（４）を搭載している。
品％含右する金石Ｓｉ合金から２ｉるものであり、中央
部上面に、Ｓｉブップ等の半導体素子を搭載する凹入部
（２）を形成しているとともに、凹入部（２）の上面に
Ａ １１ベースト、Ａｌｌメッキ等からなる所定厚みの
半導体索子載１６膜（３）を形成し、半導体索子載置膜
（３）の上（１−オ導体ス；子（４）を搭載している。
また、−１−記パツウージーＩＸ体部（１）の外側面、
および底面に所定厚みのＮｉ メツ：１−、アルマイト
等からなる耐蝕表面層（５）を形成している。
および底面に所定厚みのＮｉ メツ：１−、アルマイト
等からなる耐蝕表面層（５）を形成している。
そして、上記パッケージに体部（１）の、凹入部（２）
を除く１面に、Ｆｅ、Ｎｉ、Ｃｏのうち少なくとも一種
を含む材料、まＩどは金属酸化物からなる表面層（６）
を形成している。ここで、表面層（６）の形成方法とし
ては、前者の材質であれば、気相」−ティング、電気メ
ッキ等の方法を使用することが可能であり、後者の材質
であれば、陽極酸化、気相コーティング等の方法が使用
可能である。
を除く１面に、Ｆｅ、Ｎｉ、Ｃｏのうち少なくとも一種
を含む材料、まＩどは金属酸化物からなる表面層（６）
を形成している。ここで、表面層（６）の形成方法とし
ては、前者の材質であれば、気相」−ティング、電気メ
ッキ等の方法を使用することが可能であり、後者の材質
であれば、陽極酸化、気相コーティング等の方法が使用
可能である。
上記の表面層（６）の上面に、低融点封止用ガラスから
なる封止部［７１を形成し、封止部（力の−Ｆ面間に適
宜Ｕｌｌ＋からなる４ニヤツブ（８）を気密的に取付４
Ｊでいる。
なる封止部［７１を形成し、封止部（力の−Ｆ面間に適
宜Ｕｌｌ＋からなる４ニヤツブ（８）を気密的に取付４
Ｊでいる。
尚、（９）は、上記封ＩＬ部（力を貫通した状態で固定
させられているリードフレームであり、パッケージ内方
への突出端部と半導体素子（／Ｉ）との間をボンディン
グワイア００）で接続している。そして、材質としては
、コバール、４２７０イ等の用孔使用されている材料を
そのまま使用することができる。
させられているリードフレームであり、パッケージ内方
への突出端部と半導体素子（／Ｉ）との間をボンディン
グワイア００）で接続している。そして、材質としては
、コバール、４２７０イ等の用孔使用されている材料を
そのまま使用することができる。
以−トの構成であれば、現在のパッケージ技術をそのま
ま使用して、パッケージ自体の軽量化、気密性の向上、
および放熱性能の向上を達成覆ることができる。
ま使用して、パッケージ自体の軽量化、気密性の向上、
および放熱性能の向上を達成覆ることができる。
具体例
Ｓｉを４０重量％含有したＡ ｉ３ ｉ合金にＪ：リパ
ッケージ主体部（１）を形成し、表面層（６）として、
反応性イオンブレーティング法により形成したＳｉＯ２
層を使用し、ワイヤボンディング部にＡ１を被覆形成し
た、４２７ｎイからなるリードフレーム（９）を、低融
点ガラスからなる封止部（力により固定し、その後、半
導体素子（４）としてのＳｉチツプを凹入部（２）に搭
載し、上記リードフレーム（９）との間にワイヤボンデ
ィングを施し、さらにキャップ（８）を低融点ガラスか
らなる封止部（′７１で封止することにより、半導体装
置を得た。
ッケージ主体部（１）を形成し、表面層（６）として、
反応性イオンブレーティング法により形成したＳｉＯ２
層を使用し、ワイヤボンディング部にＡ１を被覆形成し
た、４２７ｎイからなるリードフレーム（９）を、低融
点ガラスからなる封止部（力により固定し、その後、半
導体素子（４）としてのＳｉチツプを凹入部（２）に搭
載し、上記リードフレーム（９）との間にワイヤボンデ
ィングを施し、さらにキャップ（８）を低融点ガラスか
らなる封止部（′７１で封止することにより、半導体装
置を得た。
上記の構成の半導体装置について熱抵抗を測定したとこ
ろ、従来のＣｅｒ［）、’ Ｉ Ｐ型パッケージの熱抵
抗の１／２以下であり、良好な艷伝導竹を達成すること
ができ、その結束として、消費電力が１Ｗ以上の半導体
素子を搭載することができることを確認した。また、気
密封止ｖ１についても、１−１ｅ！Ｊ−クチ、） ｈ
ヲ行なツタ結束、５ Ｘ １Ｏ−９ｃｃ／ｓｅｃ 、以
上の気密性が（りられ、Ａ Ｉ−Ｓｉ合金に直接がラス
封止を施した場合の気密性１０−５〜１０’ｃｃ／ｓｅ
ｃ、と比較して著しく気密性が向上し、半導体装置とし
で十分な信頼性を有すること〃確認された。
ろ、従来のＣｅｒ［）、’ Ｉ Ｐ型パッケージの熱抵
抗の１／２以下であり、良好な艷伝導竹を達成すること
ができ、その結束として、消費電力が１Ｗ以上の半導体
素子を搭載することができることを確認した。また、気
密封止ｖ１についても、１−１ｅ！Ｊ−クチ、） ｈ
ヲ行なツタ結束、５ Ｘ １Ｏ−９ｃｃ／ｓｅｃ 、以
上の気密性が（りられ、Ａ Ｉ−Ｓｉ合金に直接がラス
封止を施した場合の気密性１０−５〜１０’ｃｃ／ｓｅ
ｃ、と比較して著しく気密性が向上し、半導体装置とし
で十分な信頼性を有すること〃確認された。
尚、この発明は上記の実施例に限定されるものではなく
、例えば、金属キャンタイプのパッケージに適用するこ
とが可能である他、低融点ガラスによる封止に変えて樹
脂（半導体封止用エポキシ樹脂等）による封止を行なう
パッケージにも適用することが可能であり（但し、半導
体対１ト用エポキシ樹脂に対しては、金属酸化物薄層を
表面層とすることが好ましい）、″その他この発明の要
旨を変更しない範囲内において、種々の設翳１変更を施
ずことが可能である。
、例えば、金属キャンタイプのパッケージに適用するこ
とが可能である他、低融点ガラスによる封止に変えて樹
脂（半導体封止用エポキシ樹脂等）による封止を行なう
パッケージにも適用することが可能であり（但し、半導
体対１ト用エポキシ樹脂に対しては、金属酸化物薄層を
表面層とすることが好ましい）、″その他この発明の要
旨を変更しない範囲内において、種々の設翳１変更を施
ずことが可能である。
〈発明の効果〉
以上のようにこの発明は、半導体装置全体としての軽量
化、熱伝導性の向上、おにび他物との衝突に起因する破
損の軽減を達成することができるという特有の効果を奏
する。
化、熱伝導性の向上、おにび他物との衝突に起因する破
損の軽減を達成することができるという特有の効果を奏
する。
さらに、Ａ Ｉ−Ｓｉ合金は塑性変形や延展性に優れ、
加工が極めて容易なので、各種複雑な形状面を有するパ
ッケージ基体を容易に製造することができ、任意の形状
のものを用途に応じて適宜作り出すことができるという
効果をも奏する。
加工が極めて容易なので、各種複雑な形状面を有するパ
ッケージ基体を容易に製造することができ、任意の形状
のものを用途に応じて適宜作り出すことができるという
効果をも奏する。
図面は半導体装置用パッケージの一実施例を示す縦断面
図である。
図である。
Claims (1)
- 【特許請求の範囲】 １、Ｓｉを３０〜５０重量％含有するＡｌ−Ｓｉ合金か
らなるパッケージ主体部の、少な くとも気密封止部分に、封止材料による 封止に適した表面層を形成し、この表面 層上に上記封止材料からなる、リード線、 またはリードフレーム封止用の封止部を 形成したことを特徴とする半導体装置用 パッケージ。 ２、封止材料が低融点ガラスである上記特 許請求の範囲第１項記載の半導体装置用 パッケージ。 ３、表面層が金属酸化物からなるものであ る上記特許請求の範囲第２項記載の半導 体装置用パッケージ。 ４、表面層が、Ｆｅ、Ｎｉ、Ｃｏのうち少なくとも一種
を含むものである上記特許請求 の範囲第２項記載の半導体装置用パッケ ージ。 ５、Ａｌ−Ｓｉ合金のＳｉ初晶が５０μｍ以下の大きさ
である上記特許請求の範囲第１項 記載の半導体装置用パッケージ。 ６、Ａｌ−Ｓｉ合金の熱膨脹計数が１５×１０／℃以下
である上記特許請求の範囲第１ 項記載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60123240A JPS61281541A (ja) | 1985-06-06 | 1985-06-06 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60123240A JPS61281541A (ja) | 1985-06-06 | 1985-06-06 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61281541A true JPS61281541A (ja) | 1986-12-11 |
Family
ID=14855668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60123240A Pending JPS61281541A (ja) | 1985-06-06 | 1985-06-06 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281541A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205055A (ja) * | 1988-02-12 | 1989-08-17 | Sumitomo Electric Ind Ltd | 半導体装置用基板材料 |
| US5155299A (en) * | 1988-10-05 | 1992-10-13 | Olin Corporation | Aluminum alloy semiconductor packages |
| EP0700083A3 (ja) * | 1988-10-05 | 1996-04-10 | Olin Corp |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5097507A (ja) * | 1973-12-28 | 1975-08-02 | ||
| JPS59224146A (ja) * | 1983-06-03 | 1984-12-17 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1985
- 1985-06-06 JP JP60123240A patent/JPS61281541A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5097507A (ja) * | 1973-12-28 | 1975-08-02 | ||
| JPS59224146A (ja) * | 1983-06-03 | 1984-12-17 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205055A (ja) * | 1988-02-12 | 1989-08-17 | Sumitomo Electric Ind Ltd | 半導体装置用基板材料 |
| US5155299A (en) * | 1988-10-05 | 1992-10-13 | Olin Corporation | Aluminum alloy semiconductor packages |
| EP0700083A3 (ja) * | 1988-10-05 | 1996-04-10 | Olin Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650663A (en) | Electronic package with improved thermal properties | |
| US8642408B2 (en) | Semiconductor device | |
| US10262953B2 (en) | Semiconductor device | |
| US7683477B2 (en) | Semiconductor device including semiconductor chips having contact elements | |
| US11710709B2 (en) | Terminal member made of plurality of metal layers between two heat sinks | |
| US20180301422A1 (en) | Semiconductor device | |
| JP2007165714A (ja) | 半導体装置 | |
| KR20040027110A (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPH03116948A (ja) | 超高周波ｉｃ用窒化アルミニウムパッケージ | |
| US5652184A (en) | Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat | |
| JPS60167454A (ja) | 半導体装置 | |
| US5087962A (en) | Insulated lead frame using plasma sprayed dielectric | |
| JPS61281541A (ja) | 半導体装置用パツケ−ジ | |
| JPH0411758A (ja) | 半導体装置 | |
| KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 | |
| JPH05160304A (ja) | 半導体装置 | |
| JP3165559B2 (ja) | 半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5812445Y2 (ja) | 半導体集積回路容器 | |
| JPS62205650A (ja) | 半導体装置用基板 | |
| JPH01184854A (ja) | 高熱伝導半導体実装構造体 | |
| JPS6236287Y2 (ja) | ||
| KR940011380B1 (ko) | 반도체 리드 프레임 | |
| JP2532821B2 (ja) | 半導体装置 | |
| JPS62285448A (ja) | ハ−メチツクシ−ル構造 |